JP2001118991A - スタンバイモード用降圧回路及びこれを備えた半導体集積回路 - Google Patents
スタンバイモード用降圧回路及びこれを備えた半導体集積回路Info
- Publication number
- JP2001118991A JP2001118991A JP29508599A JP29508599A JP2001118991A JP 2001118991 A JP2001118991 A JP 2001118991A JP 29508599 A JP29508599 A JP 29508599A JP 29508599 A JP29508599 A JP 29508599A JP 2001118991 A JP2001118991 A JP 2001118991A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- standby mode
- semiconductor integrated
- transistor
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】スタンバイモードでの消費電力を低減する。
【解決手段】入力電源電位ＶＣＣと降圧電位ＶＤＤとの
間に接続されたＰＭＯＳトランジスタ２４と、降圧電位
ＶＤＤが閾値ＶＬ以下のときＰＭＯＳトランジスタ２４
をオンにし、降圧電位ＶＤＤが閾値ＶＬより高いときＰ
ＭＯＳトランジスタ２４をオフにするシュミット回路２
５とを備え、シュミット回路２５は小サイズＭＯＳトラ
ンジスタを用いたロジック回路で構成されている。
間に接続されたＰＭＯＳトランジスタ２４と、降圧電位
ＶＤＤが閾値ＶＬ以下のときＰＭＯＳトランジスタ２４
をオンにし、降圧電位ＶＤＤが閾値ＶＬより高いときＰ
ＭＯＳトランジスタ２４をオフにするシュミット回路２
５とを備え、シュミット回路２５は小サイズＭＯＳトラ
ンジスタを用いたロジック回路で構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、スタンバイモード
用降圧回路及びこれを備えた半導体集積回路に関する。
用降圧回路及びこれを備えた半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路では、素子微細化に伴
い、素子が破壊されないように内部電源電圧が低下する
傾向にある。しかし、周辺の回路や装置との関係で、外
部電源電圧を従来のままにするものがある。この場合、
半導体集積回路内に降圧回路を備える必要がある。
い、素子が破壊されないように内部電源電圧が低下する
傾向にある。しかし、周辺の回路や装置との関係で、外
部電源電圧を従来のままにするものがある。この場合、
半導体集積回路内に降圧回路を備える必要がある。
【０００３】一方、スタンバイモードでは、例えば入力
装置のキーを定期的にスキャンする処理のみ行えばよい
ので、通常モードの場合よりもクロックを低周波数にし
且つ電源電圧を下げて、低消費電力にすることができ
る。
装置のキーを定期的にスキャンする処理のみ行えばよい
ので、通常モードの場合よりもクロックを低周波数にし
且つ電源電圧を下げて、低消費電力にすることができ
る。
【０００４】図４は、スタンバイモードにおいて、半導
体集積回路１０の外部端子に印加される電源電圧ＶＣＣ
を内部電源電圧ＶＤＤに降圧して回路１１に供給する従
来の降圧回路２０を示す。
体集積回路１０の外部端子に印加される電源電圧ＶＣＣ
を内部電源電圧ＶＤＤに降圧して回路１１に供給する従
来の降圧回路２０を示す。
【０００５】この回路は、直列接続された抵抗Ｒ１とＲ
２とで電圧ＶＣＣを分圧し、その分圧を、ボルテージホ
ロア回路２１を介し電圧ＶＤＤとして取り出している。
ボルテージホロア回路２１の出力端には、電源電圧の変
動を抑えるためのキャパシタ２２が接続されている。ス
タンバイモードでは高速動作が要求されないので、高抵
抗値の抵抗Ｒ１及びＲ２を用いて降圧回路２０の消費電
力を低減することができる。
２とで電圧ＶＣＣを分圧し、その分圧を、ボルテージホ
ロア回路２１を介し電圧ＶＤＤとして取り出している。
ボルテージホロア回路２１の出力端には、電源電圧の変
動を抑えるためのキャパシタ２２が接続されている。ス
タンバイモードでは高速動作が要求されないので、高抵
抗値の抵抗Ｒ１及びＲ２を用いて降圧回路２０の消費電
力を低減することができる。
【０００６】
【発明が解決しようとする課題】しかし、抵抗Ｒ１及び
Ｒ２に流す電流が少なすぎると、寄生容量に対する充放
電時間が長くなり過ぎるので、降圧回路２０を正常に動
作させるためにはこの電流を数μＡ程度にする必要があ
る。電池の長寿命が要求される携帯電子機器に半導体集
積回路１０が用いられる場合、一般に、スタンバイモー
ドでの回路１１の消費電力は極めて低いので、降圧回路
２０のそれが数μＡ程度でも問題となる。
Ｒ２に流す電流が少なすぎると、寄生容量に対する充放
電時間が長くなり過ぎるので、降圧回路２０を正常に動
作させるためにはこの電流を数μＡ程度にする必要があ
る。電池の長寿命が要求される携帯電子機器に半導体集
積回路１０が用いられる場合、一般に、スタンバイモー
ドでの回路１１の消費電力は極めて低いので、降圧回路
２０のそれが数μＡ程度でも問題となる。
【０００７】本発明の目的は、このような問題点に鑑
み、スタンバイモードにおいて、より消費電力を低減す
ることが可能なスタンバイモード用降圧回路及びこれを
備えた半導体集積回路を提供することにある。
み、スタンバイモードにおいて、より消費電力を低減す
ることが可能なスタンバイモード用降圧回路及びこれを
備えた半導体集積回路を提供することにある。
【０００８】
【課題を解決するための手段及びその作用効果】請求項
１のスタンバイモード用降圧回路では、制御入力端を有
し、入力電源電位と降圧電位との間に接続されたトラン
ジスタスイッチと、該降圧電位が第１閾値以下のとき該
トランジスタスイッチをオンにし、該降圧電位が該第１
閾値より高い第２閾値以上のとき該トランジスタスイッ
チをオフにするスイッチ制御回路とを有する。
１のスタンバイモード用降圧回路では、制御入力端を有
し、入力電源電位と降圧電位との間に接続されたトラン
ジスタスイッチと、該降圧電位が第１閾値以下のとき該
トランジスタスイッチをオンにし、該降圧電位が該第１
閾値より高い第２閾値以上のとき該トランジスタスイッ
チをオフにするスイッチ制御回路とを有する。
【０００９】このスタンバイモード用降圧回路によれ
ば、スイッチ制御回路をロジック回路のみで構成するこ
とができ、さらに小サイズのトランジスタを用いること
ができるので、スタンバイモード用降圧回路の消費電流
を低減することができる。
ば、スイッチ制御回路をロジック回路のみで構成するこ
とができ、さらに小サイズのトランジスタを用いること
ができるので、スタンバイモード用降圧回路の消費電流
を低減することができる。
【００１０】請求項２のスタンバイモード用降圧回路で
は、請求項１において、上記トランジスタスイッチはＰ
ＭＯＳトランジスタであり、上記スイッチ制御回路は、
上記入力電源電位の電源供給線を有するシュミット回路
である。
は、請求項１において、上記トランジスタスイッチはＰ
ＭＯＳトランジスタであり、上記スイッチ制御回路は、
上記入力電源電位の電源供給線を有するシュミット回路
である。
【００１１】請求項３の半導体集積回路では、請求項２
記載のスタンバイモード用降圧回路を備えている。
記載のスタンバイモード用降圧回路を備えている。
【００１２】この半導体集積回路によれば、これが用い
られる携帯電子機器の電池寿命を長くすることができ
る。
られる携帯電子機器の電池寿命を長くすることができ
る。
【００１３】本発明の他の目的、構成及び効果は以下の
説明から明らかになる。
説明から明らかになる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
施形態を説明する。
【００１５】［第１実施形態］図１は、本発明の第１実
施形態のスタンバイモード用降圧回路２０Ａが適用され
た半導体集積回路１０Ａを示す。
施形態のスタンバイモード用降圧回路２０Ａが適用され
た半導体集積回路１０Ａを示す。
【００１６】半導体集積回路１０Ａの外部電源電圧入力
端子（ＶＣＣ）と回路１１の内部電源電圧入力端（ＶＤ
Ｄ）との間には、ＰＭＯＳトランジスタ２３が接続さ
れ、そのゲートにモード信号ＭＯＤＥが供給される。降
圧回路２０Ａは、ＰＭＯＳトランジスタ２３に並列接続
されたＰＭＯＳトランジスタ２４と、入出力端がそれぞ
れ降圧回路２０Ａの電源電圧出力端（ＶＤＤ）及びＰＭ
ＯＳトランジスタ２４のゲートに接続されたシュミット
回路２５とを備えている。シュミット回路２５の電源ラ
インには、電圧ＶＣＣが印加される。降圧回路２０Ａの
出力端には、電源電圧の変動を抑えるためのキャパシタ
２２が接続されている。
端子（ＶＣＣ）と回路１１の内部電源電圧入力端（ＶＤ
Ｄ）との間には、ＰＭＯＳトランジスタ２３が接続さ
れ、そのゲートにモード信号ＭＯＤＥが供給される。降
圧回路２０Ａは、ＰＭＯＳトランジスタ２３に並列接続
されたＰＭＯＳトランジスタ２４と、入出力端がそれぞ
れ降圧回路２０Ａの電源電圧出力端（ＶＤＤ）及びＰＭ
ＯＳトランジスタ２４のゲートに接続されたシュミット
回路２５とを備えている。シュミット回路２５の電源ラ
インには、電圧ＶＣＣが印加される。降圧回路２０Ａの
出力端には、電源電圧の変動を抑えるためのキャパシタ
２２が接続されている。
【００１７】シュミット回路２５は、図２に示す第１及
び第２の閾値電圧ＶＬ及びＶＨを持ってヒステリシス動
作を行い、ＶＤＤ＞ＶＨのときシュミット回路２５の出
力が高レベルでＰＭＯＳトランジスタ２４がオフにな
り、ＶＤＤ＜ＶＬのときシュミット回路２５の出力が低
レベルでＰＭＯＳトランジスタ２４がオフになってい
る。例えば、ＶＣＣ＝５．０Ｖ、ＶＨ＝３．０Ｖ、ＶＬ
＝２．０Ｖである。
び第２の閾値電圧ＶＬ及びＶＨを持ってヒステリシス動
作を行い、ＶＤＤ＞ＶＨのときシュミット回路２５の出
力が高レベルでＰＭＯＳトランジスタ２４がオフにな
り、ＶＤＤ＜ＶＬのときシュミット回路２５の出力が低
レベルでＰＭＯＳトランジスタ２４がオフになってい
る。例えば、ＶＣＣ＝５．０Ｖ、ＶＨ＝３．０Ｖ、ＶＬ
＝２．０Ｖである。
【００１８】次に、上記の如く構成された本第１実施形
態の動作を説明する。
態の動作を説明する。
【００１９】通常動作モードでは、モード信号ＭＯＤＥ
が低レベルにされてＰＭＯＳトランジスタ２３がオンに
なる。このとき、ＶＤＤ＞ＶＨとなっており、これによ
りＰＭＯＳトランジスタ２４は常にオフである。
が低レベルにされてＰＭＯＳトランジスタ２３がオンに
なる。このとき、ＶＤＤ＞ＶＨとなっており、これによ
りＰＭＯＳトランジスタ２４は常にオフである。
【００２０】スタンバイモードでは、モード信号ＭＯＤ
Ｅが高レベルでＰＭＯＳトランジスタ２３がオフになっ
ている。
Ｅが高レベルでＰＭＯＳトランジスタ２３がオフになっ
ている。
【００２１】ＰＭＯＳトランジスタ２４がオフの状態
で、回路１１での電力消費により電圧ＶＤＤが低下し、
ＶＤＤ＜ＶＬとなると、シュミット回路２５の出力が低
レベルとなってＰＭＯＳトランジスタ２４がオンにな
る。これにより、キャパシタ２２が充電されて電圧ＶＤ
Ｄが上昇する。ＶＤＤ＞ＶＨとなると、シュミット回路
２５の出力が高レベルとなってＰＭＯＳトランジスタ２
４がオフになる。このような動作が繰り返されて、スタ
ンバイモードでの内部電源電圧ＶＤＤは、図２に示すよ
うに閾値電圧ＶＬとＶＨの間の値に保たれる。
で、回路１１での電力消費により電圧ＶＤＤが低下し、
ＶＤＤ＜ＶＬとなると、シュミット回路２５の出力が低
レベルとなってＰＭＯＳトランジスタ２４がオンにな
る。これにより、キャパシタ２２が充電されて電圧ＶＤ
Ｄが上昇する。ＶＤＤ＞ＶＨとなると、シュミット回路
２５の出力が高レベルとなってＰＭＯＳトランジスタ２
４がオフになる。このような動作が繰り返されて、スタ
ンバイモードでの内部電源電圧ＶＤＤは、図２に示すよ
うに閾値電圧ＶＬとＶＨの間の値に保たれる。
【００２２】スタンバイモードでは、一般に回路１１の
消費電流が極めて少ないので、電圧ＶＤＤの変化は緩や
かであり、シュミット回路２５は高速動作が要求されな
い。このため、シュミット回路２５で使用されているト
ランジスタのサイズを小さくすることができる。
消費電流が極めて少ないので、電圧ＶＤＤの変化は緩や
かであり、シュミット回路２５は高速動作が要求されな
い。このため、シュミット回路２５で使用されているト
ランジスタのサイズを小さくすることができる。
【００２３】降圧回路２０Ａを図４の降圧回路２０と対
比すると、ＰＭＯＳトランジスタ２４に対応するものは
ボルテージホロア回路２１内の不図示の出力段に備えら
れており、シュミット回路２５は抵抗Ｒ１及びＲ２に対
応している。
比すると、ＰＭＯＳトランジスタ２４に対応するものは
ボルテージホロア回路２１内の不図示の出力段に備えら
れており、シュミット回路２５は抵抗Ｒ１及びＲ２に対
応している。
【００２４】シュミット回路２５は、ＭＯＳトランジス
タを用いたロジック回路のみで構成することができ、さ
らに小サイズのトランジスタを用いることができるの
で、シュミット回路２５の消費電流を０．１μＡ程度に
することができる。この値は、図４の抵抗Ｒ１及びＲ２
に流れる数μＡの電流に比し充分小さい。
タを用いたロジック回路のみで構成することができ、さ
らに小サイズのトランジスタを用いることができるの
で、シュミット回路２５の消費電流を０．１μＡ程度に
することができる。この値は、図４の抵抗Ｒ１及びＲ２
に流れる数μＡの電流に比し充分小さい。
【００２５】これにより、半導体集積回路１０が用いら
れる携帯電子機器の電池寿命を長くすることができる。
れる携帯電子機器の電池寿命を長くすることができる。
【００２６】また、上記構成及びサイズにより、従来よ
りもチップサイズを縮小して、チップ製造コストを低減
することができる。
りもチップサイズを縮小して、チップ製造コストを低減
することができる。
【００２７】［第２実施形態］図３は、本発明の第２実
施形態の半導体集積回路１０Ｂを示す。
施形態の半導体集積回路１０Ｂを示す。
【００２８】制御回路２６は、ＰＭＯＳトランジスタ２
３とともに通常モード用降圧回路を構成しており、モー
ド信号ＭＯＤＥが低レベルのとき、電源電圧ＶＤＤがＶ
Ｈより高い所定値になるようにＰＭＯＳトランジスタ２
３のゲート電位を制御する。制御回路２６は、モード信
号ＭＯＤＥが高レベルでスタンバイモードのとき、ＰＭ
ＯＳトランジスタ２３のゲート電位を高レベルにしてＰ
ＭＯＳトランジスタ２３をオフにする。
３とともに通常モード用降圧回路を構成しており、モー
ド信号ＭＯＤＥが低レベルのとき、電源電圧ＶＤＤがＶ
Ｈより高い所定値になるようにＰＭＯＳトランジスタ２
３のゲート電位を制御する。制御回路２６は、モード信
号ＭＯＤＥが高レベルでスタンバイモードのとき、ＰＭ
ＯＳトランジスタ２３のゲート電位を高レベルにしてＰ
ＭＯＳトランジスタ２３をオフにする。
【００２９】降圧回路２０Ａは、図１のそれと同一であ
る。図３ではシュミット回路２５の構成例を示してお
り、３０〜３３はＰＭＯＳトランジスタ、３４〜３７は
ＮＭＯＳトランジスタである。
る。図３ではシュミット回路２５の構成例を示してお
り、３０〜３３はＰＭＯＳトランジスタ、３４〜３７は
ＮＭＯＳトランジスタである。
【００３０】シュミット回路２５の入力段は、トランジ
スタ３０、３１、３４及び３５が電源電圧ラインＶＣＣ
とグランドラインとの間に直列接続されたインバータで
あり、これらのゲートに共通に降圧電圧ＶＤＤが供給さ
れる。シュミット回路２５の出力段は、トランジスタ３
３と３７とが電圧ラインＶＣＣとグランドラインとの間
に直列接続されたインバータである。ＰＭＯＳトランジ
スタ３２は、シュミット回路２５に閾値電圧ＶＬを持た
せるためのものであり、ＰＭＯＳトランジスタ３０と３
１の接続ノードと、グランドラインとの間に接続されて
いる。ＮＭＯＳトランジスタ３６は、シュミット回路２
５に閾値電圧ＶＨを持たせるためのものであり、ＮＭＯ
Ｓトランジスタ３４と３５の接続ノードと、電圧ライン
ＶＣＣとの間に接続されている。ＰＭＯＳトランジスタ
３２及びＮＭＯＳトランジスタ３６のゲートには、シュ
ミット回路２５の上記入力段の出力電位が印加されてい
る。
スタ３０、３１、３４及び３５が電源電圧ラインＶＣＣ
とグランドラインとの間に直列接続されたインバータで
あり、これらのゲートに共通に降圧電圧ＶＤＤが供給さ
れる。シュミット回路２５の出力段は、トランジスタ３
３と３７とが電圧ラインＶＣＣとグランドラインとの間
に直列接続されたインバータである。ＰＭＯＳトランジ
スタ３２は、シュミット回路２５に閾値電圧ＶＬを持た
せるためのものであり、ＰＭＯＳトランジスタ３０と３
１の接続ノードと、グランドラインとの間に接続されて
いる。ＮＭＯＳトランジスタ３６は、シュミット回路２
５に閾値電圧ＶＨを持たせるためのものであり、ＮＭＯ
Ｓトランジスタ３４と３５の接続ノードと、電圧ライン
ＶＣＣとの間に接続されている。ＰＭＯＳトランジスタ
３２及びＮＭＯＳトランジスタ３６のゲートには、シュ
ミット回路２５の上記入力段の出力電位が印加されてい
る。
【００３１】上述のように、トランジスタＰＭＯＳトラ
ンジスタ３０〜３７は小サイズで充分であるので、シュ
ミット回路２５を小面積にすることができ、しかも、ト
ランジスタにはＶＤＤが閾値電圧付近で微小電流が流れ
るので、その消費電流を例えば０．１μＡ程度と従来の
数μＡ程度よりも少なくすることができる。
ンジスタ３０〜３７は小サイズで充分であるので、シュ
ミット回路２５を小面積にすることができ、しかも、ト
ランジスタにはＶＤＤが閾値電圧付近で微小電流が流れ
るので、その消費電流を例えば０．１μＡ程度と従来の
数μＡ程度よりも少なくすることができる。
【図１】本発明の第１実施形態のスタンバイモード用降
圧回路が適用された半導体集積回路を示す概略図であ
る。
圧回路が適用された半導体集積回路を示す概略図であ
る。
【図２】図１中の降圧回路の出力電圧の変化を示す波形
図である。
図である。
【図３】本発明の第２実施形態の半導体集積回路を示す
概略図である。
概略図である。
【図４】従来のスタンバイモード用降圧回路を含む半導
体集積回路を示す概略図である。
体集積回路を示す概略図である。
１０、１０Ａ、１０Ｂ 半導体集積回路 １１ 回路 ２０、２０Ａ 降圧回路 ２１ ボルテージホロア回路 ２２ キャパシタ ２３、２４、３０〜３３ ＰＭＯＳトランジスタ ２４、３４〜３７ ＮＭＯＳトランジスタ ２５ シュミット回路 ２６ 制御回路
Claims (3)
- 【請求項１】 制御入力端を有し、入力電源電位と降圧
電位との間に接続されたトランジスタスイッチと、 該降圧電位が第１閾値以下のとき該トランジスタスイッ
チをオンにし、該降圧電位が該第１閾値より高い第２閾
値以上のとき該トランジスタスイッチをオフにするスイ
ッチ制御回路と、 を有することを特徴とするスタンバイモード用降圧回
路。 - 【請求項２】 上記トランジスタスイッチはＰＭＯＳト
ランジスタであり、 上記スイッチ制御回路は、上記入力電源電位の電源供給
線を有するシュミット回路である、 ことを特徴とする請求項１記載のスタンバイモード用降
圧回路。 - 【請求項３】 請求項２記載のスタンバイモード用降圧
回路を備えていることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29508599A JP2001118991A (ja) | 1999-10-18 | 1999-10-18 | スタンバイモード用降圧回路及びこれを備えた半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29508599A JP2001118991A (ja) | 1999-10-18 | 1999-10-18 | スタンバイモード用降圧回路及びこれを備えた半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118991A true JP2001118991A (ja) | 2001-04-27 |
Family
ID=17816123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29508599A Withdrawn JP2001118991A (ja) | 1999-10-18 | 1999-10-18 | スタンバイモード用降圧回路及びこれを備えた半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118991A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083737A1 (ja) * | 2006-01-20 | 2007-07-26 | Pioneer Corporation | 情報記録媒体挿入排出制御装置、情報記録媒体挿入排出制御方法、情報記録媒体挿入排出制御プログラムおよび情報記録媒体挿入排出制御プログラムを記録した記録媒体 |
-
1999
- 1999-10-18 JP JP29508599A patent/JP2001118991A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083737A1 (ja) * | 2006-01-20 | 2007-07-26 | Pioneer Corporation | 情報記録媒体挿入排出制御装置、情報記録媒体挿入排出制御方法、情報記録媒体挿入排出制御プログラムおよび情報記録媒体挿入排出制御プログラムを記録した記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419816B1 (ko) | 신호 전위 변환 회로 | |
| US11398813B2 (en) | Integrated oscillator | |
| KR0161308B1 (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로 | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| US7151419B2 (en) | Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method | |
| JP3478596B2 (ja) | 電源接続回路及び電源線用スイッチｉｃ | |
| US7218145B2 (en) | Level conversion circuit | |
| JPH09289288A (ja) | 半導体装置 | |
| US9281804B2 (en) | Semiconductor device with amplification circuit and output buffer circuit coupled to terminal | |
| US6559709B2 (en) | Low-consumption charge pump for a nonvolatile memory | |
| JP7465200B2 (ja) | 遅延回路 | |
| JP7534590B2 (ja) | 放電制御回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2001118991A (ja) | スタンバイモード用降圧回路及びこれを備えた半導体集積回路 | |
| US6353560B1 (en) | Semiconductor memory device | |
| US20060145749A1 (en) | Bias circuit having reduced power-up delay | |
| CN113917967B (zh) | 一种低功耗修调电路 | |
| US5786686A (en) | Low-power consumption type semiconductor device | |
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| JP4523119B2 (ja) | レギュレータ回路およびこれを用いた回路 | |
| JP2004199763A (ja) | 半導体集積回路装置 | |
| JP2010118802A (ja) | パワーオンリセット回路 | |
| KR20010081707A (ko) | 파워온 리셋 회로 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH07152443A (ja) | 電流源スタート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |