JP3478596B2 - 電源接続回路及び電源線用スイッチｉｃ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源線との接続を制御
する電源接続回路及びそのための電源線用スイッチＩＣ
に関し、特にオン抵抗が小さく、更に非導通状態に切り
換わった時に電源線の電圧安定化のための容量素子内の
電荷をすみやかに放電させ、導通状態時には電流が流れ
ない放電回路を有する電源接続回路及び電源線用スイッ
チＩＣに関する。

【０００２】

【従来の技術】電気機器においては、消費電力を低減す
ることが重要である。特に、電源として電池が使用され
る場合には、消費電力が電池の寿命に影響するため、消
費電力量が電池の交換又は電池の充電を行わずに使用で
きる時間を決定することになる。消費電力を低減するた
めに、電気機器を複数の部分に分け、使用していない部
分への電源供給を停止させる方法がある。電気機器によ
っては、使用中であるかないかにかかわらず常時動作さ
せる必要のある機能を有する場合がある。例えば、電気
機器自体は使用しなくても、タイマ等の機能は常時動作
させる必要がある。タイマ機能を停止させた場合には、
再度使用する時にタイマを再度設定する必要があり、そ
の設定動作はたいへん煩雑である。しかし、タイマ等の
機能を動作させるために、使用していない時にも電気機
器全体に電力を供給したのでは、動作する必要のない部
分にもスタンバイ電流が流れ、消費電力が大きくなると
いう問題がある。そのため、電気機器の本体部とタイマ
等の部分を分け、使用しない時には本体部への電力の供
給を停止することが行われる。

【０００３】また、コンピュータにおいては、ディスプ
レイ、ディスク装置等の多くの周辺機器が接続され、コ
ンピュータを介して各機器に電力を供給することが行わ
れる。このような周辺機器はコンピュータが動作中であ
ってもかならずしも動作する必要のない場合が多い。そ
のような場合にはこれらの周辺機器への電力の供給を停
止することにより、スタンバイ電流が流れるのを防止し
ている。

【０００４】以上のように、機器の一部への電力の供給
を停止することにより、消費電力の低減を図ることが行
われているが、このためには機器の一部への電力の供給
を自由に制御できることが必要であり、電源線との接続
を制御するために電源線用スイッチが使用される。電源
線用スイッチは、常時動作している制御部からの制御信
号により制御される。

【０００５】電源線用スイッチとしては従来パワーＦＥ
Ｔが使用され、ディスクリート回路で電源接続回路を構
成するのが一般的である。図１０はＭＯＳ型トランジス
タを使用した従来の電源接続回路の例を示す図であり、
（１）がＮチャンネルＭＯＳ型トランジスタの例であ
り、（２）がＰチャンネルＭＯＳ型トランジスタの例で
ある。なお以下に示す図においては、便宜上同一の機能
部分には同一の参照番号を付して表すこととする。

【０００６】図１０において、参照番号４は電源であ
り、５は機器本体部（負荷回路）であり、６は制御部で
あり、２００は電源線である。１３と１４は電源線用ス
イッチであり、１３はＮチャンネルＭＯＳ型トランジス
タ、１４はＰチャンネルＭＯＳ型トランジスタであり、
１５は制御信号を反転するインバータである。図１０の
（１）において、ＮチャンネルＭＯＳ型トランジスタ１
３を導通（オン）状態にするには制御部６から正電圧の
信号が供給され、非導通（オフ）状態にするには制御部
６から接地電圧の信号が供給される。図１０の（２）に
おいては、ＰチャンネルＭＯＳ型トランジスタ１４が使
用されるため、制御部６が図１１の（１）と同じ制御信
号を出力するならば、制御信号を反転させるインバータ
１５が必要である。

【０００７】図１０に示すような電源線用スイッチを使
用した構成においては、オン状態時に電源線用スイッチ
の抵抗がほとんど無視できるほど小さく、オフ状態時に
は電源線用スイッチが完全に遮断されているとみなせる
ことが重要である。オン状態時に電源線用スイッチが抵
抗を有するとその分電圧降下が生じ、電力も消費され
る。またオフ状態時に電源線用スイッチが完全に遮断さ
れていないと、オフ状態時に微量ではあるが機器本体部
に電流が流れ、電力が消費される。そのため、ＭＯＳ型
トランジスタを使用した従来の電源線用スイッチ回路に
おいては、ＭＯＳ型トランジスタのオン抵抗が十分に小
さく且つオフ抵抗が十分に大きいことが必要である。

【０００８】図１０に示した従来のＭＯＳ型トランジス
タを電源線用スイッチに使用した回路においても上記の
条件を満たすことが必要であり、そのためにはパワーＦ
ＥＴのゲート電圧を上記の条件を満たすことができる電
圧値にする。例えば、ＮチャンネルＭＯＳ型トランジス
タの場合には、オン状態にするための電圧を制御部６の
正の論理値に対応する電圧より高い電圧にし、Ｐチャン
ネルＭＯＳ型トランジスタの場合にはオフ状態にするた
めの電圧を制御部６の正の論理値に対応する電圧より高
い電圧にする。

【０００９】図１１は電源線用スイッチを使用する電源
接続回路の従来例を示す図である。図１１において、参
照番号５は機器本体部（負荷）であり、１６は電源線用
スイッチであるＮチャンネルＭＯＳ型トランジスタであ
り、４１は直流５Ｖ電源であり、４２は直流１２Ｖ電源
であり、６１は制御回路である。２０１は５Ｖ用電源線
であり、２０２は１２Ｖ用電源線である。Ｌ１は制御回
路６１からの約５Ｖの制御信号を１２Ｖの信号に変換す
る電圧変換回路であり、その出力はＮチャンネルＭＯＳ
型トランジスタ１６のゲートに印加される。抵抗Ｒ１は
制御回路６１からの制御信号の動作速度を向上させるプ
ルダウン抵抗であり、容量素子Ｃ１は電圧変換回路Ｌ１
の出力を安定化するためのものである。

【００１０】負荷５に接続される電源線２００の電圧を
安定化するためにコンデンサ等の容量素子を接続するの
が一般的であり、このような容量素子を使用することに
より、機器本体部での消費電力の変動に対して安定した
電源電圧が維持される。抵抗Ｒ２と容量素子Ｃ２はこの
目的で使用されるものである。図１１に示すように、Ｎ
チャンネルＭＯＳ型トランジスタ１６のゲートに印加さ
れる制御信号を上記の条件を満たすものにするには、制
御信号の電圧をＮチャンネルＭＯＳ型トランジスタのゲ
ート電圧に合った電圧に変換する電圧変換回路Ｌ１が必
要であり、このような電圧変換回路Ｌ１を動作させるに
は、５Ｖ電源４１の他に１２Ｖ電源４２が必要である。

【００１１】また電気機器によっては、機器の一部につ
いては電源電圧を切り換えて使用するものがある。図１
２はそのような機器における従来の電源接続回路の構成
を示す図である。図１２の回路において、５Ｖ電源４
４、１２Ｖ電源４５、ＮチャンネルＭＯＳ型トランジス
タ１８、電圧変換回路Ｌ３、負荷５１、及び抵抗Ｒ４、
Ｒ５、容量素子Ｃ４、Ｃ５はそれぞれ図１１の回路の各
要素に対応する。図１２の回路では、図１１に回路に更
に直流３Ｖを発生する３Ｖ電源４３を設け、３Ｖの電源
線２０４と負荷５１の間に電源線スイッチとしてＮチャ
ンネルＭＯＳ型トランジスタ１７を設けたもので、Ｎチ
ャンネルＭＯＳ型トランジスタ１７のゲートに印加され
る制御信号の電圧を変化させる電圧変換回路Ｌ２も設け
られている。そして、制御回路からは、ＮチャンネルＭ
ＯＳ型トランジスタ１７、１８のいずれかを導通状態に
するか、又はいずれも非導通状態にする制御信号が出力
される。

【００１２】図１３は上記のより具体的な例を示す図で
あり、フラッシュメモリと呼ばれる電気的に一括消去可
能な不揮発性メモリの電源接続回路の従来例を示す図で
ある。フラッシュメモリには、データの読み出し時に電
源電圧として５Ｖを供給するタイプと３．３Ｖを供給す
るタイプの２種類がある。いずれのタイプでも書き込み
時には電源電圧として１２Ｖが供給される。５Ｖタイプ
が通常型であるが、低電力版として３．３Ｖタイプがあ
る。フラッシュメモリを使用する機器では、いずれのタ
イプも使用できることが望ましい。そこで、図１３に示
すように、１２Ｖ電源４６と、５Ｖ電源４７と、３．３
Ｖ電源４８を設け、各電源の電源線とフラッシュメモリ
５２の間に設けたＰチャンネルＭＯＳ型トランジスタ１
９１と、ＮチャンネルＭＯＳ型トランジスタ１９２、１
９３を制御回路６３からの制御信号ａ、ｂ、ｃで制御す
るようにしている。制御信号ａはデータ書き込み時には
「低」状態で、それ以外の時には「高」状態（１２Ｖ）
になる。通常タイプのフラッシュメモリを使用する場合
には、データ読み出し時には制御信号ｂが「高」状態
（１２Ｖ）になり、省エネルギタイプのフラッシュメモ
リを使用する場合には、データ読み出し時には制御信号
ｃが「高」状態（１２Ｖ）になり、それ以外の時には制
御信号ｂ、ｃとも「低」状態になる。

【００１３】またマイクロプロセッサにおいては、通常
は５Ｖの電源電圧が供給されるが、マイクロプロセッサ
が動作しない状態が所定時間以上続くと、自動的に３．
３Ｖの電源電圧が供給される低消費電力モードに切り換
わるものがある。この場合にも、図１２と同様の回路が
使用される。図１４は電源線スイッチとしてＮチャンネ
ルＭＯＳ型トランジスタを使用する場合のスイッチ電圧
とオン抵抗の関係を説明するための図である。（１）が
測定回路を示し、（２）が（１）の回路で測定された特
性を示す。図１４から明らかなように、ゲートに同じ１
２Ｖの電圧が印加されていても、電源電圧Ｖｓによって
オン抵抗が異なる。

【００１４】従って、図１２に示した電源接続回路で、
ＮチャンネルＭＯＳ型トランジスタ１７、１８として同
一の特性のものが使用される場合には、それらのオン抵
抗が異なることになる。電気機器においては、電源線ス
イッチのオン抵抗として要求される範囲が仕様として決
められおり、図１２のような回路のままではこの仕様を
満たすことができないため、ＮチャンネルＭＯＳ型トラ
ンジスタ１７と１８は異なる特性の別の部品を使用する
か、電圧変換回路Ｌ２、Ｌ３を構成する抵抗等の部品を
調整して仕様が満たされるようにしていた。しかし、異
なるＮチャンネルＭＯＳ型トランジスタを使用したり、
部品を調整するのは工程管理上も好ましくなく、そのた
めにコストが増加するという問題がある。

【００１５】図１２のような同一負荷に印加する電源電
圧を変化させる場合だけでなく、機器内で異なる負荷に
印加する電源電圧が異なる場合にも、同様の問題が生じ
る。更に、図１２、１３に示した回路や電池を使用する
機器等では、使用モードによって電源線に供給する電源
電圧を変化させるものもある。そのような場合、同一の
ＭＯＳトランジスタに印加される電源電圧が変化するこ
とになり、使用モードによって電源線スイッチのオン抵
抗が異なることになる。

【００１６】また上記の説明では、電源線用スイッチと
してＮチャンネルＭＯＳトランジスタを使用する場合に
ついて説明したが、ＰチャンネルＭＯＳトランジスタを
使用する場合には、ゲート電圧を０Ｖにすれば通常十分
なオン抵抗が得られるが、電源線の電圧が変化した場合
にはオフ抵抗が変化することになる。図１２、１３のよ
うな１個の負荷回路が複数の電源線に接続される回路に
おいて、電源線の電圧によって十分なオフ抵抗が得られ
ない場合には、電源線の間で電流が流れることになり、
消費電力が大きくなるという問題が生じる。

【００１７】図１１及び図１２に示すように、負荷への
電源線には電源電圧を安定化するために容量素子を接続
している。しかし容量素子を接続すると、容量素子に蓄
積された電荷のため、電源線用スイッチをオフ状態にし
た時に電源線の電圧はゆっくりと低下することになり、
機器本体部での誤動作を生じる恐れが増大するという問
題がある。図１５はこのような誤動作発生を防止するた
めに、容量素子に並列に抵抗素子を接続した放電回路を
有する従来例の構成を示す図である。

【００１８】図示のように、図１５の回路は電源線２０
０の電圧を安定化するためにコンデンサ７と放電用の抵
抗８を接続した構成を有する。コンデンサ７に蓄積され
た電荷は、電源線用スイッチ１がオフ状態になると同時
に抵抗８を介してアース（接地線）に流れ、電源線２０
０の電圧はすみやかに低下する。

【００１９】

【発明が解決しようとする課題】上記のように、従来の
電源接続回路においては、電源線スイッチとしてパワー
ＦＥＴを使用するディスクリート回路で構成し、ゲート
に印加する電圧を生成するために別に高圧発生回路を設
けていたため、回路が大きく製造コストの高くなるとい
う問題があった。そのため必要な部品をできるだけＩＣ
化することで回路の小型化及びコスト低減を図ることが
望まれている。

【００２０】更に、パワーＦＥＴのゲートに印加される
制御信号の電圧は一定であるため、異なる電源電圧の電
源線との接続に同一特性のパワーＦＥＴを使用した場合
には、オン抵抗が仕様を満たすことができなくなるとい
う問題が生じる。特に、上記のように、パワーＦＥＴを
含む部品をＩＣ化する場合、複数個のパワーＦＥＴを１
パッケージに収めることが行われるが、その場合には個
々のオン抵抗を調整するのは不可能であり、この点から
もＩＣ化は難しいのが現状である。

【００２１】また、図１５に示した放電用の抵抗を有す
る構成においては、オン状態時に電源線２００からアー
スに抵抗８を介して常時電流が流れるという問題があ
る。通常この抵抗は非常に大きな抵抗値を有するためこ
の抵抗を流れる電流による消費電力は小さいが、電池を
使用する機器ではそのような消費電力も大きな問題であ
る。

【００２２】本発明は上記問題点に鑑みてなされたもの
であり、電源線の電圧が変化しても一定のオン抵抗及び
オフ抵抗が得られる電源接続回路及び電源線用スイッチ
ＩＣの提供と、電源線の電圧安定化のための容量素子内
の電荷をオフ状態に切り換わった時にすみやかに放電さ
せると共にオン状態時には電流が流れないようにした電
源接続回路及び電源線用スイッチＩＣの提供を目的とす
る。

【００２３】

【課題を解決するための手段】図１は本発明の半導体記
憶装置の第一の原理構成図である。図１に示すように、
本発明の第一の態様の電源接続回路は、制御部６からの
制御信号をゲートに印加することにより導通状態が変化
するＭＯＳ型トランジスタ１０を、負荷回路５と電源線
２００との間に設け、負荷回路５の電源線２００との接
続状態を制御する回路であり、電圧変換手段２とクラン
プ手段９とを備える。電圧変換手段２は、制御信号の電
圧を変化させてＭＯＳ型トランジスタ１０のゲートに印
加する。クランプ手段９は、電圧変換手段２の出力電圧
が電源線２００の電圧に対して所定の差を有するように
する。

【００２４】図２は本発明の半導体記憶装置の第二の原
理構成図である。図２に示すように、本発明の第二の態
様の電源接続回路は、負荷回路５と電源線２００との間
に設けられた電源線用スイッチ１を備え、電源線用スイ
ッチ１を導通状態又は非導通状態にすることにより負荷
回路５の電源線２００との接続状態を制御可能にした回
路であり、電源線用スイッチ１が非導通状態の時に負荷
回路５に接続される電源線を接地線に接続し、電源線用
スイッチ１が導通状態の時には負荷回路５に接続される
電源線を接地線から遮断状態にする放電回路３を備え
る。

【００２５】

【作用】本発明の第一の態様の電源接続回路において
は、クランプ手段９が電源線用スイッチを構成するＭＯ
Ｓ型トランジスタ１０のゲートに印加される電圧を電源
線２００の電圧に対して所定の差を有するようにクラン
プするため、電源線の電圧が変化してもＭＯＳ型トラン
ジスタ１０のオン抵抗は一定になる。

【００２６】本発明の第二の態様の電源接続回路におい
ては、電源線用スイッチ１がオフ状態の時に出力側の電
源線と接地線とを接続状態にし、電源線用スイッチ１が
オン状態の時には出力側の電源線と接地線とを遮断状態
にする放電手段３を備えるため、電源線用スイッチ１が
オフ状態になった時にはこの放電回路３を介して電源線
２００の電圧安定のための容量素子に蓄積された電荷が
すみやかに放電され、電源線用スイッチ１がオン状態の
時にはこの放電手段３は遮断されるため、不要な電流が
流れることもない。従って、消費電力を低減できる。

【００２７】しかも上記の電圧変換手段２、クランプ手
段９、放電手段３の少なくとも１つを電源線用スイッチ
と一緒にＩＣ化すれば、ディスクリート部品で構成する
のに比べて、回路構成を簡単にすることができる。図１
及び図２における参照番号１００は、ＩＣ化する場合の
好ましい範囲を示す。

【００２８】

【実施例】図３は本発明の第一実施例の構成を示す図で
ある。図３において、１１はＮチャンネルＭＯＳトラン
ジスタを、４は電源を、５は負荷回路を、６は制御回路
を、２１は制御信号の電圧を昇圧するチャージポンプ回
路を、９１はクランプ回路を、２００は電源線を示す。
チャージポンプ回路２１が電圧変換手段２に相当し、ク
ランプ回路９１がクランプ手段９に相当する。電源４は
例えば５Ｖ電源である。

【００２９】図３に示すように、チャージポンプ回路２
１はリング発振回路２１１と、５個のダイオードＤ１、
Ｄ２、Ｄ３、Ｄ４、Ｄ５と、容量素子Ｃ１、Ｃ２、Ｃ
３、Ｃ４と、２個のインバータＩＮＶ１、ＩＮＶ２を有
する。クランプ回路９１は、ツェナーダイオードＺ１
と、ダイオードＤｂと、ＰＮＰランジスタＱ１、Ｑ２を
有する。

【００３０】ＮチャンネルＭＯＳトランジスタを導通状
態にする時、制御回路６からは電源４の出力する電圧５
Ｖに近似した電圧の信号が出力される。この信号はダイ
オードＤ１のアノードに印加されると共に、リング発振
回路２１１に印加される。これに応じてリング発振回路
２１１が発振し、クロック信号を出力する。クロック信
号はインバータＩＮＶ１に入力され、その出力は更にイ
ンバータＩＮＶ２に入力され、相補クロック信号ＣＫ、
／ＣＫが生成される。ＣＫが「低」の時ノードＮ１は約
５Ｖになり、容量素子Ｃ１はこの電圧に充電される。次
に、ＣＫが「高」に変化すると、容量素子Ｃ１の一方の
電極の電位が上昇するため、ノードＮ１の電位も上昇す
る。ノードＮ１と制御回路６の間にはダイオードＤ１が
あるため、ノードＮ１は制御信号以上の電位になる。ノ
ードＮ１の電位が高くなると、ダイオードＤ２を通して
ノードＮ２の電位が上昇する。この時、容量素子Ｃ２の
一方の電極に印加されている／ＣＫは「低」状態であ
り、容量素子Ｃ２はノードＮ２の電位になるように充電
されることになる。再びＣＫが「低」状態に、／ＣＫが
「高」状態になると、ノードＮ２の電位は更に上昇し、
これに応じてノードＮ３の電位も上昇する。このような
動作を繰り返すことで、ノードＮ５の電位が上昇、すな
わちダイオードＤ５のカソードから出力される電圧が昇
圧される。

【００３１】ノードＮ５は、ツェナーダイオードＺ１、
ダイオードＤｂ及びトランジスタＱ１、Ｑ２を介して電
源線２００に接続されている。そのため、チャージポン
プ回路２１によってノードＮ５の電位が上昇しても、電
源線２００の電位よりツェナーダイオードＺ１の閾値Ｖ
ＦＺ１とダイオードＤｂの閾値ＶＦＤｂと、トランジス
タＱ１又はＱ２の閾値ＶＢＥＰＮＰの和以上に高くなる
ことはない。すなわち、ノードＮ５の電位は、電源線２
００の電圧よりＶＦＺ１＋ＶＦＤｂ＋ＶＢＥＰＮＰだけ
高い電圧になる。この電圧がＮチャンネルＭＯＳトラン
ジスタ１１のゲートに印加される。従って、Ｎチャンネ
ルＭＯＳトランジスタ１１のゲートに印加される電圧
を、常に電源線２００の電圧よりＶＦＺ１＋ＶＦＤｂ＋
ＶＢＥＰＮＰだけ高くすることができる。

【００３２】ＭＯＳトランジスタは、トランジスタのゲ
ートに印加される電圧と電源線の電圧の差が一定であれ
ばオン抵抗は一定であるから、図３の回路であれば、た
とえ電源線の電圧が変化してもオン抵抗は変化しないこ
とになる。ＮチャンネルＭＯＳトランジスタ１１をオフ
状態にする時には、制御回路６から出力される制御信号
を「低」状態にすればよい。通常のＮチャンネルＭＯＳ
トランジスタならば、０Ｖで十分高いオフ抵抗が得られ
る。

【００３３】電源線用スイッチをＩＣ化する場合には、
ＮチャンネルＭＯＳトランジスタ１１、チャージポンプ
回路２１、クランプ回路９１をまとめてＩＣ化すること
が望ましいが、チャージポンプ回路２１とクランプ回路
９１のいずれか一方のみをＮチャンネルＭＯＳトランジ
スタ１１と一緒にＩＣ化してもよい。図３の第一実施例
では、ＮチャンネルＭＯＳトランジスタを使用している
が、ＰチャンネルＭＯＳトランジスタを使用することも
可能である。その場合、図１０で説明したように、負荷
回路を電源線に接続する場合にはゲートに「低」の信
号、すなわち約０Ｖを印加し、負荷回路を電源線から切
り離す場合にはゲートに電源線の電圧より所定量高い電
圧を印加するようにする。これにより、オフ抵抗が十分
に高くなる。ＰチャンネルＭＯＳトランジスタを使用す
るとＮチャンネルＭＯＳトランジスタに比べて、同一サ
イズではオン抵抗が高くなるが、回路構成が簡単になる
等の利点がある。

【００３４】図４は本発明の第二実施例の構成を示す図
である。図４において、１２１は電源線用スイッチに相
当するＮチャンネルＭＯＳトランジスタを示し、３２１
はインバータを示し、３２２は電源線２００とアース
（接地線）の間を接続するＮチャンネルＭＯＳトランジ
スタを示し、７は電源線２００とアースの間に接続され
た電源線２００の電圧安定用コンデンサを示す。２個の
ＮチャンネルＭＯＳトランジスタ１２１、３２２とイン
バータ３２１は電源線用スイッチＩＣ内に形成される。

【００３５】制御部６からの制御入力信号は、Ｎチャン
ネルＭＯＳトランジスタ１２１のゲートに印加されると
共に、インバータ３２１を介してＮチャンネルＭＯＳト
ランジスタ３２２のゲートに印加される。従って、Ｎチ
ャンネルＭＯＳトランジスタ１２１がオン状態の時には
ＮチャンネルＭＯＳトランジスタ３２２はオフ状態にな
り、逆にＮチャンネルＭＯＳトランジスタ１２１がオフ
状態の時にはＮチャンネルＭＯＳトランジスタ３２２は
オン状態になる。ＮチャンネルＭＯＳトランジスタ３２
２のオフ抵抗は十分に大きくすることが可能であり、電
源線２００に電源電圧が印加される場合でも、電源線２
００からアースに流れる電流は非常に小さくすることが
できる。また電源線２００への電源電圧の供給が停止さ
れた場合、コンデンサ７の電荷はＮチャンネルＭＯＳト
ランジスタ３２２を介してすみやかにアースに流れるた
め、負荷回路５で誤動作を生じる恐れも低減される。

【００３６】図５は第三実施例の構成を示す図であり、
図４の第二実施例におけるＮチャンネルＭＯＳトランジ
スタ３２２のかわりにＰチャンネルＭＯＳトランジスタ
３３２を設けたものであり、インバータが不要になる。
図６は第四実施例の構成を示す図であり、図４の第二実
施例に抵抗３４４とＮＰＮトランジスタ３４３を付加し
たものである。このような構成をとることにより、Ｎチ
ャンネルＭＯＳトランジスタ３４２がオン状態又はオフ
状態になるのに応じてＮＰＮトランジスタ３４３もオン
状態又はオフ状態になり、ＮＰＮトランジスタ３４３が
オン状態になると図４のＮＭＯＳトランジスタ３２２だ
けでコンデサに蓄積された電荷を放電させるより、もっ
と、急速にアースに流れる。

【００３７】図７は第五実施例の構成を示す図であり、
放電用のトランジスタをＰＮＰトランジスタ３５５とし
たものであり、ＰＮＰトランジスタ３５５のベースには
ＰチャンネルＭＯＳトランジスタ３５２とＮチャンネル
ＭＯＳトランジスタ３５３で構成されるＣＭＯＳインバ
ータ回路の出力が印加される。但し、この実施例におい
ては、電源線２００の電位をアース電位（ＧＮＤ）まで
低下させることはできないため、そのような状態でも支
障のない場合に使用する必要がある。

【００３８】図８は第六実施例の構成を示す図であり、
図５の第三実施例に抵抗３６４とＮＰＮトランジスタ３
６４を付加したものであり、同様にＮＰＮトランジスタ
３６４を介して放電が急速に行われる。図９は第七実施
例の構成を示す図であり、第七実施例は図３のチャージ
ポンプ回路とクランプ回路を有する第一実施例の構成に
図４の第二実施例の放電回路のＮチャンネルＭＯＳ型ト
ランジスタを付加した実施例である。このような構成を
とることにより、これまで説明した両方の効果が得られ
る。

【００３９】

【発明の効果】本発明によれば、外部の複雑な回路を必
要とせずに所望のオン抵抗及びオフ抵抗が得られる電源
線用スイッチＩＣが提供されると共に、電源線の電圧安
定化のための容量素子内の電荷をオフ状態に切り換わっ
た時にすみやかに放電させると共にオン状態時には無駄
な電流が流れないようにした電源接続回路及び電源線用
スイッチＩＣが提供される。

【図面の簡単な説明】

【図１】本発明の第一の原理構成図である。

【図２】本発明の第二の原理構成図である。

【図３】本発明の第一実施例の構成を示す図である。

【図４】本発明の第二実施例の構成を示す図である。

【図５】本発明の第三実施例の構成を示す図である。

【図６】本発明の第四実施例の構成を示す図である。

【図７】本発明の第五実施例の構成を示す図である。

【図８】本発明の第六実施例の構成を示す図である。

【図９】本発明の第七実施例の構成を示す図である。

【図１０】従来の電源線用スイッチの例を示す図であ
る。

【図１１】電源線用スイッチを使用する従来例を示す図
である。

【図１２】電源線用スイッチを使用する他の従来例を示
す図である。

【図１３】フラッシュメモリの電源接続回路の従来例を
示す図である。

【図１４】ＮチャンネルＭＯＳトランジスタでのゲート
電圧、電源電圧、オン抵抗の関係を説明する図である。

【図１５】電圧安定化用コンデンサと放電用抵抗を有す
る従来の電源回路の構成例を示す図である。

【符号の説明】

１…電源線用スイッチ ２…電圧変換手段 ３…放電回路 ４…電源 ５…機器本体部（負荷回路） ６…制御部 ７…容量素子 ９…クランプ手段 １０…ＭＯＳ型トランジスタ １１…ＮチャンネルＭＯＳ型トランジスタ １００…電源線用スイッチＩＣ ２００…電源線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−237509（ＪＰ，Ａ) 特開 平４−172963（ＪＰ，Ａ) 特開 昭63−206815（ＪＰ，Ａ) 特開 平６−61826（ＪＰ，Ａ) 特開 平１−196913（ＪＰ，Ａ) 特開 平５−28786（ＪＰ，Ａ) 特開 平２−134920（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05F 1/445 G05F 1/56 G05F 1/613 G05F 1/618 H03K 17/00 - 17/70 H02M 3/00 - 3/44

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 第１の被制御端子が電源線に接続され、
   第２の被制御端子が負荷回路に接続され、ゲートに制御
   信号が供給されることにより導通状態が変化するＭＯＳ
   トランジスタと、 電圧を変化させた制御信号を前記ＭＯＳトランジスタの
   ゲートに供給するチャージポンプ回路と、 前記チャージポンプ回路の出力電圧が前記電源線の電圧
   に対して所定の電圧差を有するようにするクランプ手段
   と、 を有し、 前記クランプ手段は、 一端において、前記チャージポンプ回路と前記ＭＯＳト
   ランジスタのゲートとに接続された電圧降圧回路と、 前記電圧降圧回路の他端と接地とに接続され、前記ＭＯ
   Ｓトランジスタの前記第１の被制御端子の電圧によって
   制御される第１のトランジスタと、 前記電圧降圧回路の他端と接地とに接続され、前記ＭＯ
   Ｓトランジスタの前記第２の被制御端子の電圧によって
   制御される第２のトランジスタと、 を有することを特徴とする電源接続回路。
2. 【請求項２】 前記電圧降圧回路は、少なくとも一個以
   上のダイオードを有することを特徴とする請求項１に記
   載の電源接続回路。
3. 【請求項３】 前記第１のトランジスタと前記第２のト
   ランジスタとはバイポーラトランジスタであることを特
   徴とする請求項１又は２に記載の電源接続回路。
4. 【請求項４】 第１の被制御端子が電源線に接続され、
   第２の被制御端子が負荷回路に接続され、ゲートに制御
   信号が供給されることにより導通状態が変化するＭＯＳ
   トランジスタと、 電圧を変化させた制御信号を前記ＭＯＳトランジスタの
   ゲートに供給するチャージポンプ回路と、 前記チャージポンプ回路の出力電圧が前記電源線の電圧
   に対して所定の電圧差を有するようにするクランプ手段
   と、 を有し、 前記クランプ手段は、 一端において、前記チャージポンプ回路と前記ＭＯＳト
   ランジスタのゲートとに接続された電圧降圧回路と、 前記電圧降圧回路の他端と接地とに接続され、前記ＭＯ
   Ｓトランジスタの前記第１の被制御端子の電圧によって
   制御される第１のトランジスタと、 前記電圧降圧回路の他端と接地とに接続され、前記ＭＯ
   Ｓトランジスタの前記第２の被制御端子の電圧によって
   制御される第２のトランジスタと、 を有することを特徴とする電源用スイッチＩＣ。
5. 【請求項５】 前記電圧降圧回路は、少なくとも一個以
   上のダイオードを有することを特徴とする請求項４に記
   載の電源用スイッチＩＣ。
6. 【請求項６】 前記第１のトランジスタと前記第２のト
   ランジスタとはバイポーラトランジスタであることを特
   徴とする請求項４又は５に記載の電源用スイッチＩＣ。