JP6666985B1 - パワースイッチ制御回路とその制御方法 - Google Patents
パワースイッチ制御回路とその制御方法 Download PDFInfo
- Publication number
- JP6666985B1 JP6666985B1 JP2018215792A JP2018215792A JP6666985B1 JP 6666985 B1 JP6666985 B1 JP 6666985B1 JP 2018215792 A JP2018215792 A JP 2018215792A JP 2018215792 A JP2018215792 A JP 2018215792A JP 6666985 B1 JP6666985 B1 JP 6666985B1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- activates
- control circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000004913 activation Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 abstract description 7
- 238000003491 array Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Abstract
Description
(1)パッドP11:電圧XVCCを印加するための端子である。
(2)パッドP12:電圧XVDDを印加するための端子である。
(3)パッドP13:電圧BOPを印加するための端子である。
(1)パッドP1:電圧VCCの端子である。
(2)パッドP2:電圧VSSの端子である。
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第1及び第2の基準電圧発生回路と、
前記パッド電圧を第1の基準電圧と比較して第1の比較結果信号を出力する第1の比較回路と、
前記低電圧を第2の基準電圧と比較して第2の比較結果信号を出力する第2の比較回路と、
前記第1及び第2の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第1及び第2のスイッチを制御する制御回路と、
第1のタイマ回路を含み、前記パワースイッチ制御回路の起動後に前記第1の基準電圧発生回路を起動させた後、前記第1の比較回路を起動させる第1のパワーオン回路とを備え、
前記制御回路は、前記第1の比較回路の起動後に、前記第1の比較結果信号が第1のレベルのとき前記電圧変換回路を起動する一方、前記第1の比較結果信号が第2のレベルのとき前記第1のスイッチをオンするように制御し、
前記パワースイッチ制御回路はさらに、
第2のタイマ回路を含み、前記電圧変換回路の起動後に前記第2の基準電圧発生回路を起動させた後、前記第2の比較回路を起動させる第2のパワーオン回路とを備え、
前記制御回路は、前記第2の比較回路の起動後に、スタンバイ状態となることを特徴とする。
前記制御回路は、前記第2の比較回路の起動後に、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定することを特徴とする。
前記パワースイッチ制御回路は、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第1及び第2の基準電圧発生回路と、
前記パッド電圧を第1の基準電圧と比較して第1の比較結果信号を出力する第1の比較回路と、
前記低電圧を第2の基準電圧と比較して第2の比較結果信号を出力する第2の比較回路と、
前記第1及び第2の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第1及び第2のスイッチを制御する制御回路とを備え、
前記制御方法は、
第1のパワーオン回路が、前記パワースイッチ制御回路の起動後に前記第1の基準電圧発生回路を起動させた後、前記第1の比較回路を起動させるステップと、
前記制御回路が、前記第1の比較回路の起動後に、前記第1の比較結果信号が第1のレベルのとき前記電圧変換回路を起動する一方、前記第1の比較結果信号が第2のレベルのとき前記第1のスイッチをオンするように制御するステップと、
第2のパワーオン回路が、前記電圧変換回路の起動後に前記第2の基準電圧発生回路を起動させた後、前記第2の比較回路を起動させるステップと、
前記制御回路が、前記第2の比較回路の起動後に、スタンバイ状態となるステップとを含むことを特徴とする。
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路が、前記第2の比較回路の起動後に、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定するステップを含むことを特徴とする。
2,3 パワーオン回路
11,21 タイマ回路
12,22 基準電圧発生回路
13,23 コンパレータ
30 コントローラ
100,200 半導体チップ
101 ロジック回路
102 アナログ回路
103 メモリ
103f ヒューズ回路
111,112 パワーオン回路
113 電圧降下コンバータ
P1〜P13 パッド
Q1,Q2 MOSトランジスタ
R1〜R12 抵抗
Sin コマンド信号
S10〜S22 制御信号
VQ1〜VQ2 制御電圧
Claims (2)
- パッド電圧と接地電圧との間に接続され、互いに直列に接続された第1及び第2のスイッチを備え、所定のコマンド信号に応答して、前記第1のスイッチがオンされかつ前記第2のスイッチがオフされて起動するパワースイッチ制御回路であって、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第1及び第2の基準電圧発生回路と、
前記パッド電圧を第1の基準電圧と比較して、前記パッド電圧が前記第1の基準電圧以上であるときに第1の比較結果信号を出力する第1の比較回路と、
前記低電圧を第2の基準電圧と比較して、前記低電圧が前記第2の基準電圧以上であるときに第2の比較結果信号を出力する第2の比較回路と、
前記第1及び第2の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第1及び第2のスイッチを制御する制御回路と、
第1のタイマ回路を含み、前記パワースイッチ制御回路の起動後に前記第1の基準電圧発生回路を起動させた後、前記第1の比較回路を起動させる第1のパワーオン回路とを備え、
前記制御回路は、前記第1の比較回路の起動後に、前記第1の比較結果信号が第1のレベルのとき前記電圧変換回路を起動する一方、前記第1の比較結果信号が第2のレベルのとき前記第1のスイッチをオンするように制御し、
前記パワースイッチ制御回路はさらに、
第2のタイマ回路を含み、前記電圧変換回路の起動後に前記第2の基準電圧発生回路を起動させた後、前記第2の比較回路を起動させる第2のパワーオン回路を備え、
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路は、前記第2の比較回路を起動して、前記第2の比較結果信号が出力されたときに、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定した後に、前記半導体チップがスタンバイ状態となることを特徴とするパワースイッチ制御回路。 - パッド電圧と接地電圧との間に接続され、互いに直列に接続された第1及び第2のスイッチを備え、所定のコマンド信号に応答して、前記第1のスイッチがオンされかつ前記第2のスイッチがオフされて起動するパワースイッチ制御回路の制御方法であって、
前記パワースイッチ制御回路は、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第1及び第2の基準電圧発生回路と、
前記パッド電圧を第1の基準電圧と比較して、前記パッド電圧が前記第1の基準電圧以上であるときに第1の比較結果信号を出力する第1の比較回路と、
前記低電圧を第2の基準電圧と比較して、前記低電圧が前記第2の基準電圧以上であるときに第2の比較結果信号を出力する第2の比較回路と、
前記第1及び第2の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第1及び第2のスイッチを制御する制御回路とを備え、
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御方法は、
第1のパワーオン回路が、前記パワースイッチ制御回路の起動後に前記第1の基準電圧発生回路を起動させた後、前記第1の比較回路を起動させるステップと、
前記制御回路が、前記第1の比較回路の起動後に、前記第1の比較結果信号が第1のレベルのとき前記電圧変換回路を起動する一方、前記第1の比較結果信号が第2のレベルのとき前記第1のスイッチをオンするように制御するステップと、
第2のパワーオン回路が、前記電圧変換回路の起動後に前記第2の基準電圧発生回路を起動させた後、前記第2の比較回路を起動させるステップと、
前記制御回路が、前記第2の比較回路を起動して、前記第2の比較結果信号が出力されたときに、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定した後に、前記半導体チップがスタンバイ状態となるステップとを含むことを特徴とするパワースイッチ制御回路の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018215792A JP6666985B1 (ja) | 2018-11-16 | 2018-11-16 | パワースイッチ制御回路とその制御方法 |
US16/294,948 US10803961B2 (en) | 2018-11-16 | 2019-03-07 | Power switch control circuit and control method thereof |
TW108124696A TWI707526B (zh) | 2018-11-16 | 2019-07-12 | 電源開關控制電路及其控制方法 |
CN201910752402.XA CN111200356B (zh) | 2018-11-16 | 2019-08-15 | 电源开关控制电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018215792A JP6666985B1 (ja) | 2018-11-16 | 2018-11-16 | パワースイッチ制御回路とその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6666985B1 true JP6666985B1 (ja) | 2020-03-18 |
JP2020088448A JP2020088448A (ja) | 2020-06-04 |
Family
ID=70000724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018215792A Active JP6666985B1 (ja) | 2018-11-16 | 2018-11-16 | パワースイッチ制御回路とその制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10803961B2 (ja) |
JP (1) | JP6666985B1 (ja) |
CN (1) | CN111200356B (ja) |
TW (1) | TWI707526B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7126791B2 (ja) * | 2020-05-20 | 2022-08-29 | 株式会社大一商会 | 遊技機 |
WO2022259802A1 (ja) * | 2021-06-10 | 2022-12-15 | ローム株式会社 | 半導体装置及び電圧印加方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9423046D0 (en) | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage reference circuit |
JP2000293241A (ja) * | 1999-04-09 | 2000-10-20 | Matsushita Electric Ind Co Ltd | 電圧供給装置および電圧供給方法 |
US6787938B1 (en) | 2000-07-27 | 2004-09-07 | Stmicroelectronics, Inc. | Method and circuit for switchover between a primary and a secondary power source |
JP2005050442A (ja) | 2003-07-30 | 2005-02-24 | Sanyo Electric Co Ltd | 冗長メモリ回路 |
JP2006005386A (ja) | 2004-06-15 | 2006-01-05 | Toshiba Corp | パワーオン・リセット回路 |
US7378824B2 (en) * | 2006-05-26 | 2008-05-27 | Leadtrend Technology Corp. | Voltage converter capable of avoiding voltage drop occurring in input signal |
TW200824240A (en) * | 2006-11-24 | 2008-06-01 | Richtek Technology Corp | A waveform valley estimation circuit of a switching component and the method thereof |
CN101262175A (zh) * | 2007-03-07 | 2008-09-10 | 华邦电子股份有限公司 | 脉冲宽度调变电路及激活脉冲宽度调变电路的方法 |
CN101459387B (zh) * | 2008-11-10 | 2010-11-17 | 绿达光电(苏州)有限公司 | 多功能接脚之交流转直流系统及其方法 |
US8922191B2 (en) * | 2010-12-28 | 2014-12-30 | Lsi Corporation | Peak current controlled switching voltage regulator system and method for providing a self power down mode |
JP6040768B2 (ja) | 2012-12-28 | 2016-12-07 | ブラザー工業株式会社 | スイッチング電源、電源供給システム及び画像形成装置 |
CN203616592U (zh) * | 2013-11-18 | 2014-05-28 | 深圳市航嘉驰源电气股份有限公司 | 一种电源输出装置 |
TWI563788B (en) | 2014-03-06 | 2016-12-21 | Advanced Charging Technologies Llc | An electrical circuit and a power module for providing electrical power to electronic devices, and a method of assembling a voltage reduction apparatus |
JP2016024561A (ja) | 2014-07-17 | 2016-02-08 | ローム株式会社 | パワーマネージメント回路、それを用いた電子機器 |
TWI652885B (zh) * | 2014-08-20 | 2019-03-01 | 力智電子股份有限公司 | 電源管理裝置、直流對直流控制電路及其晶片致能方法 |
JP6050804B2 (ja) * | 2014-11-28 | 2016-12-21 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧補助回路、半導体記憶装置及び半導体装置 |
JP5982510B2 (ja) * | 2015-02-09 | 2016-08-31 | 力晶科技股▲ふん▼有限公司 | 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置 |
EP3276808B1 (en) * | 2016-07-26 | 2018-12-26 | NXP USA, Inc. | Accurate non-isolated high voltage dc-dc feedback |
US10569777B2 (en) * | 2017-02-10 | 2020-02-25 | Gm Global Technology Operations, Llc | Stabilizing power supply voltage to a load during auto start |
US10924009B2 (en) * | 2017-03-17 | 2021-02-16 | Semiconductor Components Industries, Llc | System and method for controlling switching power supply |
CN207382186U (zh) * | 2017-09-08 | 2018-05-18 | 中国船舶重工集团公司第七0四研究所 | 直流双电源起动和切换限流电路 |
US9985522B1 (en) * | 2017-09-13 | 2018-05-29 | Nxp Usa, Inc. | Digital control algorithm using only two target voltage thresholds for generating a pulse width modulated signal driving the gate of a power MOS to implement a switch mode power supply |
CN108712062B (zh) * | 2018-05-10 | 2020-04-10 | 深圳市芯茂微电子有限公司 | 开关控制电路、芯片、适配器及开关控制方法 |
-
2018
- 2018-11-16 JP JP2018215792A patent/JP6666985B1/ja active Active
-
2019
- 2019-03-07 US US16/294,948 patent/US10803961B2/en active Active
- 2019-07-12 TW TW108124696A patent/TWI707526B/zh active
- 2019-08-15 CN CN201910752402.XA patent/CN111200356B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111200356B (zh) | 2021-06-22 |
US10803961B2 (en) | 2020-10-13 |
TWI707526B (zh) | 2020-10-11 |
US20200160922A1 (en) | 2020-05-21 |
TW202021245A (zh) | 2020-06-01 |
CN111200356A (zh) | 2020-05-26 |
JP2020088448A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230352103A1 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
US8705282B2 (en) | Mixed voltage non-volatile memory integrated circuit with power saving | |
US6545917B2 (en) | Circuit for clamping word-line voltage | |
JP6666985B1 (ja) | パワースイッチ制御回路とその制御方法 | |
JP2006293802A (ja) | 半導体集積回路装置 | |
US7449937B2 (en) | Power supply circuit | |
JPH10199278A (ja) | フラッシュメモリ装置用リペアヒューズ回路 | |
JP3293577B2 (ja) | チャージポンプ回路、昇圧回路及び半導体記憶装置 | |
KR20060054612A (ko) | 파워 온 리셋 회로 | |
JP2005122574A (ja) | 半導体集積回路 | |
CN113345483B (zh) | 半导体装置 | |
US7436730B2 (en) | Method and device for controlling internal power voltage, and semiconductor memory device having the same | |
US7342837B2 (en) | Semiconductor memory device | |
JP2021131915A (ja) | 半導体装置 | |
JPH07122992B2 (ja) | 半導体集積回路 | |
JP2020031449A (ja) | 負荷駆動回路 | |
JP2006216147A (ja) | 不揮発性メモリ回路 | |
JP3157812B2 (ja) | 昇圧回路及びこれを用いた半導体集積回路 | |
JP2019208141A (ja) | 半導体装置 | |
JPWO2006040819A1 (ja) | 半導体装置 | |
JPH11185480A (ja) | 入力バッファ回路 | |
JP2020141224A (ja) | 半導体装置 | |
KR20060101896A (ko) | 고전압의 리플 현상을 제거하는 고전압 스위치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20190617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6666985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |