JPH0887364A - 半導体装置、マイクロコンピュータおよび電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置、マイクロコンピュータおよび電
子機器において、高速動作性および信頼性を維持，向上
しつつ、低消費電力性を現状より高めることである。 【解決手段】 少なくとも、半導体装置内の一部の領域
の電源電圧を切り換えることができる半導体装置であっ
て、電源電圧を発生させる定電圧回路（１０４）は少な
くとも３つのレベルの電圧を発生でき、制御手段（１０
３）は、電源電圧の切換にあたっては、各電圧をその絶
対値の大きいもの（あるいは小さいもの）から順に順次
に出力させ、段階的な電源電圧の切換を実現する。した
がって、例えば、電源電圧の切り換えの直後において、
信号ラインの電位シフトがディジタル回路のしきい値の
シフトより遅れても、データの反転は生じず、 回路の
誤動作が生じず、ゆえに信頼性の低下が生じない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、マイ
クロコンピュータおよび電子機器に関する。

【０００２】

【従来の技術】例えば、電池駆動の電子機器などに使用
されるマイクロコンピュータにおいて、低消費電力を実
現するために、電池の供給電圧より低い電圧を発生させ
る定電圧回路を具備し、この定電圧回路から供給される
電圧を電源電圧（以下、内部電源電圧という）として動
作するものがある。

【０００３】そして、さらなる低消費電力性を実現する
ために、上述のマイクロコンピュータにおいて、使用す
るクロックの周波数に応じて、上述の内部電源電圧を切
り換えて使用する場合がある。

【０００４】例えば、低周波クロックと高周波クロック
を選択的に使用するツインクロック方式のマイクロコン
ピュータでは、低消費電力を実現するために、低周波ク
ロックの使用時には低レベルの内部電源電圧を使用し、
高周波クロックの使用時には高レベルの内部電源電圧を
使用するものがある。この場合、低レベルの内部電源電
圧の適宜の使用によって電力消費が抑制される。

【０００５】なお、クロックの切り換えや、これに伴う
内部電源電圧の切り換え等は、ソフトウエアによる制御
により実行される。

【０００６】

【発明が解決しようとする課題】近年、電子機器の低消
費電力性に対する要求が強まっており、本願発明者は、
この要求に応えるべく、上述した内部電源電圧を切り換
えて使用する、ツインクロック方式のマイクロコンピュ
ータについて、低レベルの内部電源電圧の値をさらに下
げる（つまり、電圧の絶対値を縮小する）ことを試みた
が、その結果、以下の事項が明らかとなった。

【０００７】（１）低レベルの内部電源電圧から高レベ
ルの内部電源電圧に切り換えると、その切り換えの直後
に、レジスタ等の記憶回路の保持データが反転して、回
路が誤動作する場合がある。この場合、製品に対する信
頼性が低下する。

【０００８】（２）低消費電力性を重視して、上記の絶
対値が圧縮された低レベルの内部電源電圧を使用し、か
つ、上記（１）の不都合を回避するためには、今度は、
高レベルの内部電源電圧のレベルを下げる（電圧の絶対
値を縮小する）必要がある。しかし、この場合には、高
レベルの内部電源電圧の低下に伴い、使用できる高周波
クロックの周波数が著しく制限され、マイクロコンピュ
ータの高速動作が妨げられるという新たな問題が生じ
る。

【０００９】（３）したがって、低消費電力性の追求と
回路の高速動作とは、信頼性の確保という点からみて、
両立が非常に困難である。

【００１０】上記の事項について図２７〜図３１を用い
て具体的に説明する。

【００１１】図２７に例示されるように、マイクロコン
ピュータのＣＰＵ（中央処理装置）には、フラグフリッ
プフロップ（フラグＦ／Ｆ）３３００や、汎用レジスタ
３０００，セグメントレジスタ３５００等の記憶回路
（データの一時記憶回路）が多数使用されており、それ
らの記憶回路における保持データは、所定の期間、常に
同じ値（「Ｈ」または「Ｌ」）に保持されていなければ
ならない。

【００１２】図２８は、フラグフリップフロップ３３０
０と汎用レジスタ３０００との間のデータ転送のための
インタフェース部分の構成を簡略化して示す図である。

【００１３】図２８において、定電圧回路４０００は、
ＶＤＤ（グランド）およびＶＳＳ（負電源であり、外部
から供給される）間で動作し、端子２０３に接続された
内部電源ラインＬ１に、内部電源電圧（Ｖ₂₀₃）を供給
する働きをする。

【００１４】また、フラグフリップフロップ３３００の
出力バッファならびに汎用レジスタ３０００の入力バッ
ファは、図示されるようにＣＭＯＳインバータ（ＭＯＳ
トランジスタＭ１，Ｍ２またはＭＯＳトランジスタＭ
３，Ｍ４で構成される）からなり、その論理しきい値電
圧（スレショルド電圧）は、例えば、ＶＳＳ／２に設定
されている。

【００１５】図２９は、図２８の構成における、内部電
源電圧の切り換えの様子を示す図である。

【００１６】図中、Ｖ（Ａ）は、上述の内部電源電圧
（Ｖ₂₀₃）のうち、ローレベル（低レベル）の内部電源
電圧であり、Ｖ（Ｃ）はハイレベル（高レベル）の内部
電源電圧である。また、Ｖｔｈ（ａ）はＶ（Ａ）使用時
のＣＭＯＳインバータのスレショルド電圧であり、Ｖｔ
ｈ（ｂ）はＶ（Ｃ）使用時のＣＭＯＳインバータのスレ
ショルド電圧である。

【００１７】また、Ｖ_OUTは、図２８の信号ラインＬ２
における電位である（「Ｌ」データに相当する電位とな
っているのが正常とする）。

【００１８】図２９において、時刻ｔ２において、内部
電源電圧をＶ（Ａ）からＶ（Ｃ）に切り換えした場合、
その切換の前後で、「Ｌ」データの同一性は確保されて
いる。

【００１９】次に、さらなる低消費電力を目的に、低レ
ベル内部電源電圧をさらに圧縮してＶ（Ａ）からＶ
（Ｂ）に変化（シフト）させた場合の動作を、図３０に
示す。

【００２０】この場合、スレショルド電圧Ｖｔｈ（ｂ）
が、シフト前のローレベル内部電源電圧Ｖ（Ｂ）の近傍
に位置することになる。したがって、図示されるよう
に、時刻ｔ２〜時刻ｔ３に「Ｌ」データが「Ｈ」データ
に反転する場合がある。これは、内部電源電圧の切換に
伴ってスレショルド電圧は即座に変化するものの、信号
ラインＬ２（図２８）の電位の変化は、寄生容量等の影
響を受けて遅延するからである。

【００２１】したがって、図３０の不都合を回避するに
は、図３１に示されるように、高レベルの内部電源電圧
を縮小し、内部電源電圧のシフト量を少なくする必要が
ある。 つまり、図３１では、ハイレベルの内部電源電
圧はＶ（Ｄ）となり、これに伴いスレッショルド電圧は
Ｖｔｈ（ｄ）となっている。したがって、図３０の場合
は、マイクロコンピュータの高速動作時の電源電圧の絶
対値は「Ｖ_Z」であったものが、図３１の場合は「Ｖ_H」
に縮小されている。

【００２２】これにより、内部電源電圧の切換に伴うデ
ータ反転は防止される。しかし、この場合には、電源電
圧の低下に伴い、高速動作時のクロックの周波数をあま
り高くできなくなり、マイクロコンピュータの処理能力
が低下するという不都合が、新たに生じる。

【００２３】このように、低消費電力性が要求されるマ
イクロコンピュータ等の電子装置において、低消費電力
性の追求と、動作の高速性および信頼性とを両立するこ
とは現状では困難であることがわかった。

【００２４】なお、上述したデータ反転現象は、レジス
タ等の一時記憶回路（ラッチ）やフリップフロップ型の
メモリセルを有するＳＲＡＭ等の記憶回路において生じ
る恐れがある。また、上述のデータ反転と同様に、動作
クロックが誤って認識され、その結果、分周回路等のク
ロックに同期して動作する回路が誤動作する場合もあり
得る。

【００２５】本発明は、上述のような、本発明者によっ
てなされた考察に基づきなされたものであり、その目的
は、半導体装置、マイクロコンピュータおよび電子機器
において、高速動作性および信頼性を維持，向上しつ
つ、低消費電力性を現状より高めることにある。

【００２６】

【課題を解決するための手段】本発明は、以下の構成，
作用および効果を有する。

【００２７】（１）請求項１の本発明の半導体装置は、
少なくとも半導体装置内の一部の領域の電源電圧を切り
換えることができる半導体装置であって、前記電源電圧
を発生させる定電圧回路を具備し、この定電圧回路は、
少なくとも第１，第２および第３の電圧値（第１の電圧
値の絶対値は第２の電圧値の絶対値より小さく、第２の
電圧値の絶対値は第３の電圧値の絶対値より小さいもの
とする）をもつ各電圧を発生する電圧発生手段と、前記
第１の電圧値と第３の電圧値との間で発生電圧の切換を
行う場合に、一旦前記第２の電圧値を発生させ、しかる
後、第１または第３の電圧値への切換を行わせ、これに
よって段階的な電圧の切換を実現する電圧発生手段の制
御手段と、を有することを特徴とする。

【００２８】制御手段は、電源電圧の切換にあたって各
電圧をその絶対値の大きいもの（あるいは小さいもの）
から順に順次に出力させ、段階的な電源電圧の切換を実
現する。これにより、データ反転が生じない安全な範囲
でのみ、段階的に細かく電源電圧を切り換えていき、最
終的に所望の電源電圧値への切り換えが達成される。

【００２９】したがって、例えば、電源電圧の切り換え
の直後において、信号ラインの電位シフトがディジタル
回路のしきい値のシフトより遅れても、データの反転は
生じず、 回路の誤動作が生じず、ゆえに信頼性の低下
が生じない。

【００３０】よって、低レベル電源電圧と高レベル電源
電圧との差（電位差）を大きくとることができ、低消費
電力性と高速性（あるいは高駆動能力）の双方を強化す
ることができる。

【００３１】（２）請求項２の本発明の半導体装置は、
請求項１において、制御手段が、段階的な電源電圧の切
り換えを行う際、タイマー手段を用いてタイミングの制
御を行う。

【００３２】したがって、段階的な電源電圧の切り換え
を確実に行うことができる。また、ハードウエアによる
時間管理の下で一連の切り換えシーケンスが実行される
ため、ソフトウエアの誤命令による急激な電源電圧のシ
フトが生じる危険もない。

【００３３】（３）請求項３の本発明の半導体装置は、
請求項１において、定電圧回路が発生できる電圧（電源
電圧）を任意の値に調整するための調整手段を設けたも
のである。

【００３４】これにより、半導体装置において使用する
クロック周波数や出力回路の負荷のドライブ能力を広範
囲で選択できるようになり、半導体装置の汎用性を向上
することができる。

【００３５】（４）請求項４の本発明の半導体装置で
は、信号伝達路によって相互に接続され、相互に信号
（データ）の授受を行う第１および第２のゲート回路に
ついて電源電圧のシフトを行う場合に、段階的な電源電
圧の切り換えを行うものである。したがって、第１およ
び第２のゲート回路の誤動作（誤ったデータの送受信）
を防止できる。

【００３６】（５）請求項５の本発明の半導体装置は、
請求項４において、前記第１および第２のゲート回路は
絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）に
より構成され、かつ、それぞれ電源電圧に依存して変化
するしきい値電圧を有しており、それらのしきい値電圧
の電圧値のうちの少なくとも一つは、前記第１または第
２の電源電圧の電圧値に近似した値となっていることを
特徴とする。

【００３７】このような場合は、図３０により説明した
ように、電源電圧のシフトに伴ってデータ反転が生じや
すいのであるが、本発明の段階的な電源電圧の切り換え
によれば、図６に例示されるように、データの反転は確
実に防止される。したがって、信頼性が向上する。

【００３８】なお、本明細書において、「ＭＯＳＦＥ
Ｔ」の用語は、ゲート電極ならびにゲート酸化膜の種類
を問わず、広義の絶縁ゲート型電界効果トランジスタの
一般名称として使用する。

【００３９】（６）請求項６の本発明の半導体装置は、
請求項４において、低消費電力性が優先される動作モー
ドと、高速あるいは高負荷駆動能力が要求される動作モ
ードに応じて、電源電圧の切り換えを行うものである。
したがって、不必要な電力消費を抑制しながら。必要な
機能（高速な信号処理機能等）を実現できる。

【００４０】（７）請求項７の本発明の半導体装置は、
請求項４において、半導体装置が電池（太陽電池および
バッテリーを含む）で駆動される携帯用電子機器の制御
用に使用されるものである。

【００４１】携帯用電子機器では、低消費電力性の要求
が強く、かつ多機能，高機能が求められるため、本発明
を現実に適用するのに適している。

【００４２】（８）請求項８の本発明のマイクロコンピ
ュータは、第１のクロックと、この第１のクロックより
低い周波数の第２のクロックを出力できるクロック出力
回路と、このクロック出力回路から出力される前記第１
のクロックまたは第２のクロックを用いて動作するＣＰ
Ｕ（中央処理装置）と、第１の電源電圧と、この第１の
電源電圧よりも絶対値が小さい第２の電源電圧と、前記
第１の電源電圧と第２の電源電圧の中間の電位の定電圧
とを発生させることができる電圧発生回路と、この電圧
発生回路の動作を制御する制御回路とを具備し、前記制
御回路は、ＣＰＵが前記第１のクロックを用いて動作す
る場合には、前記電圧発生回路から前記第１の電源電圧
を発生させ、前記第２のクロックを用いて動作する場合
には、前記電圧発生回路から前記第２の電源電圧を発生
させ、かつ、第１の電源電圧と第２の電源電圧との間の
切り換えに際しては、まず、前記中間の電位の定電圧を
発生させ、しかる後、前記第１または第２の電源電圧を
発生させて段階的な電源電圧の切換が行われるように前
記電圧発生回路の動作を制御することを特徴とする。

【００４３】すなわち、ＣＰＵが使用するクロックの周
波数に対応させて電源電圧を切り換え、その際、段階的
な電源電圧の切り換えを行うものである。

【００４４】例えば、ツインクロック方式のマイクロコ
ンピュータにおいて、使用する動作クロックの周波数が
低いときは必要最小限の低い電源電圧としておき、高周
波数のときは、その周波数に見合った十分な機能が実現
されるように高い電源電圧とすることにより、低消費電
力で、かつ、必要な十分なデータ処理能力をもつマイク
ロコンピュータを実現できる。電圧切り換えの際は、段
階的な切り換えを実行するため、データ反転が生じず、
信頼性を損なうこともない。

【００４５】（９）請求項９記載の本発明のマイクロコ
ンピュータは、請求項８において、前記制御回路は、発
生させるべき電圧を指定する前記ＣＰＵからの指示を設
定するためのレジスタと、このレジスタの出力信号をデ
コードし、そのデコード出力を前記電圧発生回路に供給
するデコーダとを有し、また、前記電圧発生回路は、絶
縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）を用
いた差動回路を具備してなる少なくとも２つの定電圧回
路と、これらの定電圧回路の出力を入力とする少なくと
も２つのバッファ回路とを有し、それらのバッファ回路
の少なくとも一つは入出力にオフセットを持っており、
前記定電圧回路のそれぞれから出力される電圧値が異な
る定電圧を、前記バッファを介してそのまま出力させる
のみならず、前記オフセットを前記定電圧に付加して出
力させることにより、前記定電圧回路の数より多い数の
電圧値が異なる定電圧を発生させ、その各定電圧を、前
記デコーダのデコード出力に対応した電源電圧として選
択的に出力するようになっていることを特徴とする。

【００４６】すなわち、制御回路はＣＰＵの命令（指
示）を設定するためのレジスタをもつ。したがって、動
作クロックを切り換えるときは、ＣＰＵはこのレジスタ
に命令（指示）を設定するだけでよい。一方、電圧発生
回路は、ＭＯＳＦＥＴを用いた差動回路を用いた定電圧
回路と、同様の構成のバッファ回路とを有している。Ｍ
ＯＳＦＥＴのゲート電極およびゲート絶縁膜の種類は問
わない。

【００４７】バッファ回路としては、入出力オフセット
が有るものと無いものとを使用する。

【００４８】入出力オフセットが有るバッファ回路を通
過させることにより、定電圧回路の出力電圧にさらにオ
フセット電圧を上乗せした電圧を得ることができ、これ
により、定電圧回路の数より多い電源電圧を、容易に発
生できる。

【００４９】（１０）請求項１０の本発明のマイクロコ
ンピュータは、請求項８において、前記制御回路はタイ
マー手段を具備しており、この制御回路は、前記ＣＰＵ
からの電圧の切換の指示を受けると、前記タイマー手段
を利用して、段階的な電圧の切換のための一連のタイミ
ング制御信号を発生させて前記電圧発生回路に出力し、
この電圧発生回路から所定の間隔で所定の電圧を順次に
発生させて段階的な電圧切換を行わせることを特徴とす
る。

【００５０】すなわち、制御回路がタイマー手段を具備
し、段階的な電圧切り換えのためのタイミング制御信号
を発生させる。よって、確実に、段階的な電圧切り換え
を行うことができる。また、ハードウエアによる時間管
理の下で一連の切り換えシーケンスが実行されるため、
ソフトウエアの誤命令による急激な電源電圧のシフトが
生じる危険もない。

【００５１】（１１）請求項１１の本発明のマイクロコ
ンピュータは、請求項１０において、タイマー手段を制
御クロックにより動作するシフトレジスタにより構成し
たことを特徴とする。

【００５２】したがって、制御クロックの周期を調整す
ることにより、所望のタイミング制御信号を容易に得る
ことができる。

【００５３】（１２）請求項１２の本発明のマイクロコ
ンピュータは、請求項８において、電圧発生回路が発生
できる電圧（電源電圧）を任意の値に調整するための調
整手段を設けたものである。

【００５４】これにより、マイクロコンピュータにおい
て使用するクロック周波数や出力回路の負荷のドライブ
能力を広範囲で選択できるようになり、マイクロコンピ
ュータの汎用性を向上することができる。

【００５５】（１３）請求項１３の本発明のマイクロコ
ンピュータは、請求項１２において、電圧発生回路は、
定電圧回路と、この定電圧回路の出力を入力とする負帰
還増幅回路とを有しており、前記発生電圧の電圧値を調
整するための調整手段は、前記負帰還増幅回路の帰還抵
抗の値を変化させる手段からなることを特徴とする。

【００５６】すなわち、帰還抵抗の抵抗値を調整して負
帰還アンプのゲインを調整し、任意電圧を発生させるも
のである。これにより、任意の電源電圧を容易かつ正確
に発生させることができる。

【００５７】（１４）請求項１４の本発明のマイクロコ
ンピュータは、制御回路が、クロックの切り換えおよび
電源電圧の段階的切り換えを、連動させて制御するよう
にしたことを特徴とする。

【００５８】これにより、使用するクロック切り換え
と、電源電圧の切り換えとを一括して行うことができ、
クロックと電源電圧との整合性が確保され、かつ、回路
の小型化も図れる。

【００５９】（１５）請求項１５の本発明は、請求項１
４において、制御回路をシフトレジスタにより構成した
ものである。簡単な回路構成で、必要な制御信号を所望
のタイミングで順次に得ることができる。

【００６０】（１６）請求項１６の本発明は、請求項１
４において、ＣＰＵはプログラムの１命令を実行するこ
とによって前記クロック切換を行う旨の指示を前記制御
回路に与え、その後は、前記制御回路が単独で、電圧な
らびにクロックの切換のための一連の動作を実行するこ
とを特徴とする。

【００６１】ＣＰＵがクロックの切り換えを指示するだ
けで、後は、例えば、専用のハードウエアが、クロック
の切換および電源電圧の段階的な切換に必要な一連の動
作を実行する。

【００６２】したがって、ＣＰＵがプログラムの１命令
を実行することによって、クロックと電源の双方の切り
換えを実現でき、ＣＰＵの負担が小さく、かつソフトウ
エアの誤命令による誤った切換も防止できる。

【００６３】（１７）請求項１７の本発明のマイクロコ
ンピュータは、請求項１４において、前記制御回路は、
ＣＰＵからクロック切換を行う旨の指示を受けると、電
圧発生回路の制御信号とクロック選択信号の他に、さら
に、前記第１の発振回路または第２の発振回路からのク
ロック信号の発生／非発生を制御する発振制御信号を作
成し、出力することを特徴とする。

【００６４】すなわち、クロック信号の発生／非発生も
制御回路により制御するようにしたものである。

【００６５】不必要な時にはクロックの発生自体を止め
ることで、消費電力をさらに抑制できる。

【００６６】（１８）請求項１８の本発明のマイクロコ
ンピュータは、請求項１４において、マイクロコンピュ
ータが電池（太陽電池およびバッテリーを含む）で駆動
される携帯用電子機器の制御用に使用されるものであ
る。

【００６７】携帯用電子機器では、低消費電力性の要求
が強く、かつ多機能，高機能が求められるため、本発明
を適用するのに適している。

【００６８】（１９）請求項１９〜請求項２２の本発明
の電子機器は、請求項８〜１７の半導体装置を内蔵す
る、電池（バッテリーを含む）を電源とする電子機器で
ある。

【００６９】きわめて厳しい低消費電力性と高機能，多
機能が求められるこれらの電子機器に本発明の半導体装
置を内蔵させることにより、より高性能な電子機器を提
供することができる。

【００７０】（２０）請求項２３〜請求項２６の本発明
の電子機器は、請求項１〜６のマイクロコンピュータを
内蔵する、電池（バッテリー）を電源とする、電子機器
である。請求項１９〜請求項２２と同様に、より高性能
な電子機器を提供することが可能となる。

【００７１】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。

【００７２】（１）第１の実施の形態 図１は本発明をマイクロコンピュータに適用した実施形
態の全体構成を示すブロック図である。

【００７３】（全体構成）本実施形態のマイクロコンピ
ュータは、全体としてＶＤＤ（グランド）とＶＳＳ（負
電源）を電源として動作するものであるが、一部の回路
（定電圧系回路１１２）は、ＶＤＤ（グランド）と、Ｖ
ＳＳより絶対値が小さい電源電位（Ｖ₂₀₃）を電源とし
て動作する。

【００７４】つまり、定電圧系回路１１２は、外部から
供給される外部電源電圧より絶対値が小さい内部電源電
圧によって動作し、これにより、マイクロコンピュータ
のトータルの消費電力を削減できるようになっている。
この定電圧系回路１１２は、ＣＰＵ１０１と、定電圧制
御回路１０３（定電圧回路１０２の一部を構成する）
と、分周回路１１０およびタイマー１１１とを具備する
回路である。

【００７５】以下、各回路について説明する。

【００７６】中央処理装置（ＣＰＵ）１０１は、発振回
路１０６から供給される動作クロックにより動作する。

【００７７】定電圧回路１０２は、電源端子２０１およ
び２０２に外部から与えられるマイクロコンピュータの
外部電源ＶＤＤおよびＶＳＳ（例えば、電池の出力電圧
である）を基にして、ＶＳＳより絶対値が小さい内部電
源電位Ｖ₂₀₃を端子２０３に発生させるための回路であ
り、定電圧制御回路１０３と、定電圧発生回路１０４と
を具備している。

【００７８】定電圧発生回路１０４は、マイクロコンピ
ュータに外部から供給されるＶＤＤおよびＶＳＳを電源
電位として動作し、内部回路に必要な新たな電源電位
（つまり内部電源電位）Ｖ₂₀₃を発生し、定電圧系回路
１１２に供給する。定電圧系回路１１２は、マイクロコ
ンピュータの構成要素のうち、内部電源電圧であるＶ
₂₀₃を使用して動作する回路である。

【００７９】外部電源電圧より低い内部電源電圧を用い
ることにより、マイクロコンピュータの消費電力の削減
を図ることができる。

【００８０】なお、上述のＶＤＤは正極電源であり、Ｖ
ＳＳは負極電源である。本実施形態では、ＶＤＤはグラ
ンドであり、ＶＳＳは０Ｖより低い電圧となっている。
また、本明細書では、定電圧発生回路１０４により作成
される、ＶＳＳより絶対値が小さい内部電源電位を「Ｖ
₂₀₃」と記す。

【００８１】発振回路１０６は、低速クロックを出力す
る低速モード用発振回路１０７と、高速クロックを出力
する高速モード用発振回路１０８と、低速クロックまた
は高速クロックのうちのいずれか一方を選択してＣＰＵ
１０１に供給するＣＰＵクロック制御回路１０９とを有
している。

【００８２】ＣＰＵが高速モードで動作するときは高速
クロックが選択され、低速モードで動作するときは低速
クロックが選択される。この場合、低速モードの動作の
ときは、高速モードの動作の場合より使用する内部電源
電位Ｖ₂₀₃の絶対値を小さくして、電源電圧を縮小し、
さらに低消費電力化を図ることができるようになってい
る。

【００８３】したがって、定電圧発生回路１０４は、Ｃ
ＰＵが使用するクロックの周波数に応じて、つまり、発
振回路１０６のモード状態に応じて、出力レベル（Ｖ
₂₀₃）の値を変えなければならないが、これを制御して
いるのが前述の定電圧制御回路１０３である。

【００８４】すなわち、定電圧制御回路１０３は、ＣＰ
Ｕ１０１の命令に従い、内部電源電位Ｖ₂₀₃のレベルを
変えるようになっている（この動作の詳細については後
述する）。

【００８５】タイマー１１１は、分周回路１１０の出力
クロックを用いて時間を計測する回路であり、ＣＰＵ１
０１はこのタイマー１１１を随時に利用して所定の処理
を実行する。

【００８６】（各部の構成）図２，図３，図４を用い
て、図１の構成の、より具体的な例を説明する。

【００８７】図２は、図１の定電圧回路１０２（定電圧
制御回路１０３および定電圧発生回路１０４）の具体的
な構成例を示す図である。

【００８８】定電圧制御回路１０３は、ＣＰＵ１０１か
ら発せられる、使用するクロックの変更命令を設定する
ための制御レジスタ３０２と、この制御レジスタ３０２
に設定された命令を解読するデコーダ３０３と、出力信
号の電圧レベルをシフトさせるレベルシフタ３０４とか
らなっている。

【００８９】また、定電圧発生回路１０４は、第１の基
準電圧回路（出力電圧Ｖ_A）３３６と、第２の基準電圧
回路（出力電圧Ｖ_B）３３７と、入出力オフセットをも
たない第１のバッファ回路（ボルテージフォロワ）３３
８と、入出力オフセット（Ｖ_OFF）をもち、したがって
レベルシフト機能を有する第２のバッファ回路３３９と
を有している。

【００９０】第１および第２の基準電圧回路３３６，３
３７は、周囲温度に依存しない温度補償された定電圧を
出力する回路であり、例えば、バンドギャップ回路や、
ＭＯＳトランジスタの仕事関数差を用いた回路により構
成される。

【００９１】第１のバッファ回路３３８には、第１およ
び第２の基準電圧回路３３６，３３７の出力電圧
（Ｖ_A，Ｖ_B）が入力され、そのうちのいずれかが、選択
的に出力される。

【００９２】また、第２のバッファ回路３３９には、第
１の基準電圧回路３３６の出力電圧Ｖ_Aが入力され、こ
の入力電圧（Ｖ_A）に前述の入出力オフセット電圧（Ｖ
_OFF）を加えた電圧Ｖ_C（Ｖ_C＝Ｖ_A＋Ｖ_OFF）が出力され
るようになっている。したがって、本回路によれば、基
準電圧回路の数より多い、異なる値の定電圧を容易に作
成することができる。

【００９３】この定電圧発生回路１０４の構成をさらに
具体化した例を図３に示す。

【００９４】この図３に示されるように、定電圧発生回
路１０４を構成する第１および第２のバッファ回路３３
８，３３９は、ＭＯＳトランジスタを用いた差動対回路
ＡＰ１，ＡＰ２と、出力段トランジスタ３２５，３３３
とにより構成されている。

【００９５】また、第１および第２の基準電圧回路３３
６，３３７と第１バッファ回路３３８との間には、信号
の伝達を制御するためのトランスミッションゲート回路
３３４，３３５がぞれぞれ設けられている。

【００９６】図３に示される定電圧制御回路１０３およ
び定電圧発生回路１０４の、さらに具体的な回路例が図
４に示される。

【００９７】定電圧制御回路１０３において、２個の制
御レジスタ３０２ａ，３０２ｂが設けられている。この
制御レジスタ３０２ａ，３０２ｂはリセット端子（Ｃ
Ｌ）付きのＤ型フリップフロップにより構成される。こ
の２個の制御レジスタ３０２ａ，３０２ｂの入力のう
ち、「Ｄ０，Ｄ１」は設定データを伝達するためのデー
タバスからの信号、「ＣＥ」は定電圧レベル制御レジス
タのアドレスを選択するためのレベルセレクト信号、
「ＷＭ」は図１〜図３に示されるＣＰＵ１０１からのラ
イトメモリー信号、「ＳＲ」はマイクロコンピュータの
システムリセット信号である。各データバスの信号はＷ
Ｍ信号に同期して書き込まれる。

【００９８】２個の制御レジスタ３０２ａ，３０２ｂに
設定されたデータは、デコーダ３０３においてデコード
され、そのデコード信号のぞれぞれがレベルシフト回路
３０４ａ，３０４ｂ，３０４ｃを介して定電圧発生回路
１０４に与えられる。これらの信号（ＶＲＥＧ１，ＶＲ
ＥＧ２，ＶＲＥＧ３）が、定電圧発生回路１０４から発
生する電圧を指定する（制御する）信号となる。

【００９９】なお、レベルシフト回路３０４ａ，３０４
ｂ，３０４ｃを介するのは、定電圧制御回路１０３が内
部電源電位Ｖ₂₀₃により動作している一方、定電圧発生
回路１０４がＶＳＳを用いて動作しており、ゆえに双方
の回路の「Ｈ」レベル，「Ｌ」レベルに差があり、した
がって、レベルシフトにより整合をとる必要があるから
である。

【０１００】定電圧発生回路１０４において、第１の基
準電圧回路３３６は、差動対をなすＰＭＯＳトランジス
タ３０７，３０８、および、カレントミラー負荷を構成
するＮＭＯＳトランジスタ３２１，３２２とで構成され
ている。

【０１０１】また、第２の基準電圧回路３３７は、差動
対をなすＰＭＯＳトランジスタ３１４，３１６と、カレ
ントミラー負荷を構成するＮＭＯＳトランジスタ３２
７，３２８と、制御用のスイッチングトランジスタ３１
３，３１５，３２９とで構成されている。

【０１０２】第１の出力バッファ回路３３８は、差動対
をなすＰＭＯＳトランジスタ３１１，３１２と、カレン
トミラー負荷を構成するＮＭＯＳトランジスタ３２３，
３２４と、差動対に電流を供給する機能をもつＰＭＯＳ
トランジスタ３１０と、出力段トランジスタ３２５と、
制御用のスイッチングトランジスタ３０９，３２６とを
有している。

【０１０３】第２の出力バッファ回路３３９は、第１の
出力バッファ回路３３８と同様に、差動対をなすＰＭＯ
Ｓトランジスタ３１９，３２０と、カレントミラー負荷
を構成するＮＭＯＳトランジスタ３３０，３３１と、差
動対に電流を供給する機能をもつＰＭＯＳトランジスタ
３１８と、出力段トランジスタ３３３と、制御用のスイ
ッチングトランジスタ３１７，３３２とを有している。

【０１０４】なお、参照番号３３４，３３５はトランス
ミッションゲートである。

【０１０５】この図４の回路における、内部電源電位
（Ｖ₂₀₃）の切り換え動作を図５のタイミングチャート
を用いて説明する。

【０１０６】定電圧制御回路１０３中の、制御レジスタ
３０２ａ，３０２ｂのそれぞれに、ＣＰＵ１０１がデー
タを設定すると、ＶＲＥＧ１，ＶＲＥＧ２，ＶＲＥＧ３
（定電圧発生回路１０４から発生する電圧の制御信号）
のレベルは以下の表１のように変化する（なお、表１に
おいて、便宜上、制御レジスタ３０２ａを制御レジスタ
ａと表記し、制御レジスタ３０２ｂを制御レジスタｂと
表記している）。 表１ 制御レジスタａ 制御レジスタｂ ＶＲＥＧ１ ＶＲＥＧ２ ＶＲＥＧ３ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ １ １ １ ０ ０ １ そして、制御信号ＶＲＥＧ１が「１」のときにはＶ₂₀₃
＝−１．０５（Ｖ）となり、ＶＲＥＧ２が「１」のとき
はＶ₂₀₃＝−１．５５（Ｖ）となり、ＶＲＥＧ３が
「１」のときは、Ｖ₂₀₃＝−２．１０（Ｖ）となるよう
になっている。

【０１０７】このような内部電源電位Ｖ₂₀₃は、以下の
ように発生する。

【０１０８】まず、基準電圧回路３３６の出力電圧Ｖ_A
について説明する。

【０１０９】ＭＯＳトランジスタ３０７，３０８，３２
１，３２２のそれぞれのスレショルド電圧ならびに電流
増幅率をそれぞれ、（Ｖ３０７，β３０７），（Ｖ３０
８，β３０８），（Ｖ３２１，β３２１），（Ｖ３２
２，β３２２）とすると、出力電圧Ｖ_Aは次式で示され
る。

【０１１０】 Ｖ_A＝−[Ｖ３０８−Ｖ３０７×｛（β３０７×β３２２）／β（３０８×β３ ２１）｝^1/2] ・・・（１） また、基準電圧回路３３６の電流増幅率βは次式で示さ
れる。

【０１１１】 β＝｛μ×（ε０）×（ε０Ｘ）／（ｔ０Ｘ）｝×（Ｗ／Ｌ）・・・（２） （２）式において、μはキャリアの移動度、ε０は真空
中の誘電率、ε０Ｘはゲート酸化膜の比誘電率、Ｗはト
ランジスタのゲート幅、Ｌはトランジスタのゲート長で
ある。

【０１１２】いま、β３０７＝β３０８，β３２１＝β
３２２とすると、（１）式は下記（３）式のようにな
り、スレショルド電圧であるＶ３０８とＶ３０７の差で
表すことができる。

【０１１３】 ＶＡ＝−（Ｖ３０８−Ｖ３０７） ・・・（３） 基準電圧回路３３６では、このスレショルド電圧の差を
仕事関数差に等しくすることにより、温度補償された定
電圧Ｖ_A（＝−１．０５Ｖ）を出力するようにしてい
る。

【０１１４】基準電圧発生回路３３７の出力電圧Ｖ_Bに
ついても、基準電圧発生回路３３６の説明で使用した上
記の（１）式，（２）式，（３）式と同様の式に基づ
き、電流増幅率βも調整し、その結果として温度補償さ
れた出力電圧Ｖ_B（＝−１．５５Ｖ）を出力するように
している。

【０１１５】以上のようにして作成された定電圧Ｖ_A，
Ｖ_Bは、次段の第１のバッファ３３８および第２のバッ
ファ３３９に供給される。

【０１１６】第１のバッファ３３８は入力と出力との間
にオフセットがないバッファであるが、第２のバッファ
３３９には、入力と出力との間に１．０５Ｖのオフセッ
トが設けられている。

【０１１７】第１のバッファ３３８には、上記の定電圧
Ｖ_A（＝−１．０５Ｖ）あるいはＶ_B（＝−１．５５Ｖ）
が入力され、この結果、端子２０３に、−１．０５Ｖあ
るいは−１．５５Ｖの内部電源電位（Ｖ₂₀₃）が発生す
る。

【０１１８】また、第２のバッファ３３９には、定電圧
Ｖ_A（＝−１．０５Ｖ）が入力される。このとき、入出
力に−１．０５Ｖのオフセットが設けられているため、
出力電圧Ｖ_Cは、−（１．０５＋１．０５）Ｖ、すなわ
ち、−２．１０Ｖとなる。

【０１１９】Ｖ_A（＝−１．０５Ｖ）とＶ_B（＝−１．５
５Ｖ）の切り換えは、トランスミッションゲート３３４
および３３５を用いて行う。

【０１２０】また、Ｖ_A（＝−１．０５Ｖ）またはＶ
_B（＝−１．５５Ｖ）の出力時には、ＮＭＯＳトランジ
スタ３２６がオフし、一方、ＮＭＯＳトランジスタ３３
２がオンする。よって、この場合は、出力段トランジス
タ３２５が出力ドライバとして使用される。また、Ｖ_C
（＝−２．１０Ｖ）の出力時には、ＮＭＯＳトランジス
タ３２６がオン、ＮＭＯＳトランジスタ３３２がオフと
なり、この場合は、出力段トランジスタ３３３が出力ド
ライバとして使用される。

【０１２１】このようにして、定電圧Ｖ_A，Ｖ_B，Ｖ_Cが
得られる。

【０１２２】図５に示されるように、制御レジスタ３０
２ａ，３０２ｂのデータが共に「０」の状態から、制御
レジスタ３０２ａのデータのみを「１」とし、続いて、
制御レジスタ３０２ｂのデータのみを「１」とするよう
に順次に設定を変更すると、これに応じて、内部電源電
位Ｖ₂₀₃は、−１．０５Ｖから−１．５５Ｖへ、そして
−２．１０Ｖへと段階的に切り替わる。ＶＤＤはグラン
ドに固定されているため、この段階的な切り換えによっ
て、徐々に内部電源電圧が上昇することになる。

【０１２３】このような内部電源電位のシフトは、図１
の回路において、ＣＰＵ１０１が使用するクロックを変
更するとき（低速クロックから高速クロックに変更する
とき）に、その変更に連動して実行される。

【０１２４】つまり、図１において、低速モード用発振
回路１０７を使用している状態から高速モード用発振回
路１０８を使用する状態に切り換える場合、ＣＰＵ１０
１は、まず、上述のように段階的に内部電源電圧を上昇
させ、最終的な電圧が安定した後に高速モード用発振回
路１０８をオンさせ、高速発振クロックをＣＰＵクロッ
ク制御回路１０９を介して自己に入力させる。

【０１２５】高速クロックから低速クロックに切り換え
る際には、逆の動作を行う。つまり、ＣＰＵ１０１は、
図５に示されるように、制御レジスタ３０２ｂのみデー
タが「１」の状態から、制御レジスタ３０２ａのデータ
のみを「１」とし、続いて、制御レジスタ３０２ａ，３
０２ｂのデータが共に「０」とするように順次に設定を
変更する。これに応じて、内部電源電位Ｖ₂₀₃は、−
２．１０Ｖから−１．５５Ｖへ、そして−１．０５Ｖへ
と順次に段階的に切り替わる。これにより、内部電源電
圧が下がるる。そして、最終的な電圧が安定した後に低
速モード用発振回路１０７をオンさせ、低速発振クロッ
クをＣＰＵクロック制御回路１０９を介して自己に入力
させる。

【０１２６】このような段階的な電源電圧の切り換えに
より、図６に示すように、電源電圧の切り換えに伴う記
憶データの反転が防止される。つまり、図３０の場合と
同じ条件で電源電圧のシフトを行っても、記憶データは
ロジック回路のしきい値電圧と交差することがなく、し
たがって、電源電圧の切り換えの前後で記憶データの
「Ｈ」，「Ｌ」はそのまま維持される。

【０１２７】このように、本実施の形態によると、マイ
クロコンピュータの信頼性を損なうことなく、高速動作
と低消費電力性とを両立できる。

【０１２８】なお、本実施の形態では、定電圧回路１０
２は電圧レベルとして３レベルを発生し、段階的に電圧
を変化（シフト）させていくようになっているが、これ
に限定されるものではなく、同様に、４レベル以上の電
圧を発生し、段階的に電圧をシフトしていくような例も
容易に実現可能である。

【０１２９】電源電圧の急激な変化を避けるという観点
からは、中間レベルは多いほうがよい。無段階のアナロ
グ的な変化が望ましい。ただし、中間レベルを多く設定
するためには、回路面積が大きくなるため、無制限に増
やすことはできない。

【０１３０】また、ＶＳＳをＧＮＤとし、ＶＤＤを正電
源（０Ｖより高い電圧源）として使用する場合には、
「Ｈ」データが「Ｌ」データに変化（反転）してしまう
危険性がある。したがって、この場合にも、３レベル以
上の異なった出力電圧を発生できる定電圧回路から２ス
テップ以上で段階的にレベルを変化させることにより、
異常動作、誤動作防止が同様に可能である。

【０１３１】（２）第２の実施の形態 次に、図７を用いて第２の実施の形態を説明する。

【０１３２】本実施形態の特徴は、定電圧回路１０２に
おいて、専用のタイマー１０５を設けたことである。定
電圧発生回路１０４の構成は、図１〜図４と同じであ
る。

【０１３３】本実施の形態では、ＣＰＵ１０１がクロッ
クの切り換え命令を、制御レジスタ（図２〜図４の参照
番号３０２）に設定すると、その後は、定電圧制御回路
１０３が専用のタイマー１０５を用いながら定電圧発生
回路１０４を制御し、内部電源電位Ｖ₂₀₃を段階的に、
自動的に切り換える。したがって、ＣＰＵ１０１の負担
が軽減されると共に、誤命令による内部電源電位の急激
な変化が防止される。

【０１３４】図８に示されるように、専用のタイマー１
０５は、例えば、Ｄ型フリップフロップＱ１，Ｑ２で構
成することができる。この場合、専用のタイマー１０５
の経時機能は、動作クロックＣＬＫの周期の変化によっ
て調整することができる。

【０１３５】なお、参照番号４０１は制御レジスタであ
り、図２〜図４の参照番号３０２に相当するものであ
る。本実施の形態では、上述のとおり、クロックの切り
換え命令だけを設定できればよいため、制御レジスタ４
０１を１個設けるだけでよい。また、参照番号４０２は
デコード回路であり、図２〜図４の参照番号３０３に相
当するものである。

【０１３６】図９は、図８の回路の動作を示すタイミン
グチャートである。

【０１３７】図７において、ＣＰＵ１０１によって制御
レジスタ４０１に「Ｈ（＝１）」が設定されると、その
データは、定電圧制御タイマー１０５に入力される。そ
のデータはタイマー１０５のクロック信号ＣＬＫと同期
してＤ型フリップフロップＱ１，Ｑ２へとシフトしてい
く。つまり、時刻ｔ１０に、Ｄ型フリップフロップＱ１
の出力が「Ｈ」に変化し、続いて、時刻ｔ１１に、Ｄ型
フリップフロップＱ２の出力が「Ｈ」に変化する。

【０１３８】これに伴って、定電圧の制御信号であるＶ
ＲＥＧ１，ＶＲＥＧ２，ＶＲＥＧ３のレベルが時刻ｔ１
０，ｔ１１に変化する。その結果、図５に示されたのと
同様の制御信号が発生し、これにより、内部電源電位Ｖ
₂₀₃が段階的に切り替わる。

【０１３９】また、図７において、ＣＰＵ１０１によっ
て制御レジスタ４０１に「Ｌ（＝０）」が設定された場
合には、同様に、時刻ｔ１２，ｔ１３に、定電圧の制御
信号であるＶＲＥＧ１，ＶＲＥＧ２，ＶＲＥＧ３のレベ
ルが順次に変化し、内部電源電位Ｖ₂₀₃が段階的に切り
替わる。

【０１４０】専用のタイマー１０５に入力されるクロッ
ク（ＣＬＫ）の周期（周波数）を適宜に変更することに
より、内部電源電位Ｖ₂₀₃のレベルの段階的な切り換え
に要する時間を調整することができる。なお、クロック
（ＣＬＫ）としては図１の分周回路１１０の分周クロッ
クを使用すればよい。

【０１４１】以上説明した、本実施の形態によれば、Ｃ
ＰＵ１０１が定電圧レベルを決めるデータを、逐次に制
御レジスタに設定する必要がなくなり、ＣＰＵ１０１の
負荷が軽減されると共に、誤ったレジスタ設定が防止さ
れ、内部電源電圧の急激な変化が防止される。

【０１４２】なお、専用のタイマーがない場合には、代
わりに、図１に示される汎用のタイマー１１１を使用す
ることも可能である。

【０１４３】（３）第３の実施の形態 次に、図１０を用いて第３の実施の形態を説明する。

【０１４４】本実施形態の特徴は、定電圧回路１０２に
おいて、任意電圧発生回路５５０を設け、出力電圧のレ
ベルを任意に設定できるようにしたことである。

【０１４５】図１１に示すように、任意電圧発生回路５
５０は、例えば、図３の構成におけるバッファ回路３３
８，３３９を、負帰還増幅器５５１，５５２により置換
することにより実現できる。

【０１４６】つまり、図１１において、差動回路５０１
の非反転端子（＋）の入力がＶ_Aであるとすると、端子
２０３に発生する内部電源電位Ｖ₂₀₃は、次の（４）式
のように表すことができる。

【０１４７】 Ｖ₂₀₃＝Ｖ_A・（１＋Ｒ２／Ｒ１） ・・・（４） したがって、負帰還抵抗Ｒ１およびＲ２の抵抗値を外部
から調整することにより、内部電源電位Ｖ₂₀₃のレベル
を任意に設定することができる。

【０１４８】図１２は、図１１の負帰還増幅器５５１
（５５２）の具体的構成例を示す。差動回路５０１と、
負帰還抵抗の部分５０４とを分離し、負帰還抵抗の部分
５０４を端子２０３，２０４に対して外付けする構成に
より、抵抗Ｒ１およびＲ２の抵抗値を外部から調整する
ことが可能となる。

【０１４９】このように、外付けされる抵抗の抵抗値に
応じて、内部電源電位Ｖ₂₀₃のレベルを任意に設定でき
る。これにより、ＣＰＵを高速モードで動作させる際の
発振周波数に適合させて、Ｖ₂₀₃のレベルを適切に決め
ることができる。したがって、マイクロコンピュータが
広範囲の発振周波数に対応することができるようにな
り、マイクロコンピュータの汎用性を向上できる。

【０１５０】なお、本実施の形態では、外付けする抵抗
の抵抗値を調整しているが、これに限定されるものでは
ない。例えば、内部調整用抵抗を内蔵させ、制御端子を
介して与える制御信号によって、使用する内部調整用抵
抗を選択し、これにより、オペアンプのゲインを調整す
るようにしてもよい。

【０１５１】（４）第４の実施の形態 次に、図１３を用いて第４の実施の形態を説明する。

【０１５２】本実施形態の特徴は、定電圧回路１０２に
おいて、定電圧制御回路１０３’が、内部電源電位Ｖ
₂₀₃の切り換え制御信号ＶＲＥＧ１，ＶＲＥＧ２，ＶＲ
ＥＧ３のレベルの段階的な切り換えのみならず、さら
に、高速モード用発振回路１０８のオン／オフと、ＣＰ
Ｕクロック制御回路１０９におけるクロック切り換え
を、一括して行うようにしたことである。

【０１５３】図１３において、「ＯＳＣＣ」は高速モー
ド用発振回路１０８をオン／オフ制御するための制御信
号であり、「ＣＬＫＣＨＧ」はＣＰＵクロック制御回路
１０９において低速クロック／高速クロックのいずれか
を選択するための制御信号である。

【０１５４】ＶＲＥＧ１，ＶＲＥＧ２，ＶＲＥＧ３，Ｏ
ＳＣＣ，ＣＬＫＣＨＧの各制御信号を連動して一括して
出力するための定電圧制御回路１０３’の構成例が図１
４に示される。

【０１５５】図１４に示される定電圧制御回路１０３’
は、Ｄ型フリップフロップＱ０〜Ｑ７からなるシフトレ
ジスタと、ゲートＧ１〜Ｇ５からなるデコード回路とを
組み合わせて構成できる。

【０１５６】Ｄ型フリップフロップＱ０〜Ｑ７の各出力
電圧の変化ならびに、ＶＲＥＧ１，ＶＲＥＧ２，ＶＲＥ
Ｇ３，ＯＳＣＣ，ＣＬＫＣＨＧの各制御信号の発生のタ
イミングは、図１５のようになる。

【０１５７】図１５において、「Ｔ１」はＶ₂₀₃のレベ
ルが安定するまでに要する時間、「Ｔ２」は、高速モー
ド用発振回路１０８の発振が安定するために要する時間
を意味し、例えば、１ｍｓｅｃ程度である。

【０１５８】「Ｔ１」は短時間でも、もしくは無くても
問題はないが、「Ｔ２」は必ず確保されなければならな
い。

【０１５９】次に、図１３に示される発振回路１０６’
における、高速モード用発振回路１０８、ならびにＣＰ
Ｕクロック制御回路１０９の具体的な構成例を、図１４
を用いて説明する。

【０１６０】高速モード用発振回路１０８は、セラミッ
ク振動子６０１を用いた発振回路であり、端子ＴＡの発
振出力の位相をＣＭＯＳインバータ（ＩＮＶ）を用いて
反転し、端子ＴＢを介して振動子６０１に帰還させる構
成となっている。

【０１６１】図１６中、ＮＭＯＳトランジスタ６０２お
よびＰＭＯＳトランジスタ６０３が発振動作のオン／オ
フ制御を行っている。すなわち、ＮＭＯＳトランジスタ
６０２のゲートおよびＰＭＯＳトランジスタ６０３のゲ
ートは、上述の制御信号ＯＳＣＣにより駆動され、そし
て、ＮＭＯＳトランジスタ６０２がオンするときは高速
クロックが出力され、一方、ＰＭＯＳトランジスタ６０
３がオンするときは発振が停止され、高速クロックは出
力されない。

【０１６２】また、図１６に示されるＣＰＵクロック制
御回路１０９は、低速モード用発振回路１０７からの低
速クロックと高速モード用発振回路１０８からの高速ク
ロックとを入力とし、上述の制御信号ＣＬＫＣＨＧのレ
ベルに応じて、いずれかのクロックを選択して出力する
ように構成されている。この出力クロック（ＣＰＵＣＬ
Ｋ）は、図１３のＣＰＵ１０１に供給される。

【０１６３】以上の構成により、内部電源電位Ｖ₂₀₃の
レベルの段階的な切り換え、高速モード発振の開始／停
止，ＣＰＵクロックの切り換えといった一連の制御をす
べて、ハードウエアを用いて自動的に行うことができ
る。

【０１６４】これにより、使用するクロックと使用する
電源電圧の整合性が常に保たれる。したがって、ＣＰＵ
１０１の負担が軽減されると共に、ソフトウェアによる
誤ったシーケンスの実行が生じる危険性がなくなる。

【０１６５】なお、高速モード用発振回路１０８として
は、図１６のセラミック振動子を用いたもの以外に、図
１７に示すようなＲＣ発振回路（抵抗７０１および容量
７０２を使用する発振回路）も使用可能である。

【０１６６】なお、以上の例では、複数の発振回路を有
し、一方の発振回路の電圧を変化させる場合について説
明したが、これに限定されるものではなく、一つの発振
回路で、発振周波数を変化させることにより低速動作モ
ードと高速動作モードを切り替えるようにしてもよい。

【０１６７】また、上述の例では、低速モード用発振回
路の電源を高速モード用発振回路と共通としてあるが、
これに限定されるものではない。つまり、高電圧印可に
伴う低速モード用発振回路の発振特性が問題になる場合
は、低速モード発振回路には常に一定の電源電圧を供給
すればよい。

【０１６８】（５）第５の実施の形態 上述した本発明のマイクロコンピュータを内蔵した、各
種の電子機器について、図１８，図１９，図２０，図２
１を用いて説明する。

【０１６９】図１８では、上述した本発明のマイクロコ
ンピュータは、エアコンのリモートコントローラ９１０
０に内蔵されている。このコントローラ９１００は、エ
アコン９０００を制御するもので、液晶表示器９２００
に動作状態を表示できるようになっている。

【０１７０】図１９では、上述した本発明のマイクロコ
ンピュータは、電卓９３００に内蔵されている。この電
卓９３００は、入力キー９４１０および液晶表示器９４
００を有している。

【０１７１】図２０では、上述した本発明のマイクロコ
ンピュータは、携帯電話機９５００に内蔵されている。
この携帯電話機９５００は、入力キー９４２０および液
晶表示器９６００を有している。

【０１７２】上述の電子機器は、例えば、電池（太陽電
池を含む）を用いた携帯用の電子機器である。

【０１７３】このような電子機器に内蔵されている、本
発明のマイクロコンピュータの全体構成の概要を図２１
に示す。図２１のマイクロコンピュータ（ＭＣ）は、図
１８に示されるエアコンのコントローラに内蔵されるも
のであるが、図１９および図２０の電子機器にも適用で
きるものである。

【０１７４】図２１に示されるマイクロコンピュータ
（ＭＣ）は、図１に図示される機能ブロックの他に、入
力回路９６４０，出力回路９６９０，ＲＯＭ９６７０，
ＲＡＭ９６８０，液晶パネル駆動回路９７００，赤外線
出力コントローラ９７１０等を有している。

【０１７５】入力回路９６４０や出力回路９６９０は、
例えば、入力キー９４１０等との間の通信インタフェー
ス回路である。また、液晶パネル駆動回路９７００は、
液晶表示器９２００等を駆動して時計表示や各種の状態
表示を行わせる回路である。また、赤外線出力コントロ
ーラ９７１０は、スイッチングトランジスタＱ１００を
介して、赤外発光ダイオードＤ１をオン／オフ駆動する
回路である。

【０１７６】本発明のマイクロコンピュータ（ＭＣ）で
は、赤外発光ダイオードＤ１のオン／オフ駆動に際して
はＣＰＵ１０１のクロックとして高速クロック（例え
ば、セラミック振動子Ｚ１を利用して作成される）を使
用し、液晶による表示のみの場合には低速クロック（例
えば、セラミック振動子Ｚ２を利用して作成される）を
使用する。

【０１７７】そして、高速クロックを用いるときは、高
レベルの電源電圧を使用してＣＰＵ１０１の高速動作を
可能とし、低速クロックを用いるときは、低レベルの電
源電圧を使用して消費電力の削減を図る。そして、電源
電圧のレベルの切り換えに際しては、上述したように、
段階的な切り換えを行って回路の誤動作等を、防止す
る。

【０１７８】以上は、赤外線による制御の場合である
が、電卓の場合も、同様の効果を得ることができる。

【０１７９】つまり、電卓において、キー入力無しの場
合には、低速モードの発振クロックを用いて動作させて
おき、キー入力が有った場合に、計算処理を、高速モー
ド用発振器の高速クロックを使用して行う場合がある。

【０１８０】このような場合、高速クロックを用いると
きは、高レベルの電源電圧を使用してＣＰＵ１０１の高
速動作を可能とし、低速クロックを用いるときは、低レ
ベルの電源電圧を使用して消費電力の削減を図る。そし
て、電源電圧のレベルの切り換えに際しては、上述した
ように、段階的な切り換えを行って回路の誤動作等を、
防止する。

【０１８１】このように、本発明の各種の電子機器で
は、低消費電力性と高速処理性を、信頼性を確保しつつ
両立できる。

【０１８２】（６）第６の実施の形態 図２１に示したマイクロコンピュータ（ＭＣ）は、図２
２に示すように一つの、シリコンチップ９８１０にＣＰ
Ｕ１０１等を集積した半導体装置として、実現すること
ができる。

【０１８３】（７）第７の実施の形態 図２３は、本発明を適用した、個人用携帯型情報機器１
０００の外観を示す図である。

【０１８４】この情報機器１０００は、ＩＣカード１１
００、同時通訳システム１２００、手書用スクリーン１
３００、テレビ会議システム１４００ａ，１４００ｂ、
地図情報システム１５００、液晶表示画面１６６０を有
する。

【０１８５】さらに、情報機器１０００は、入出力イン
タフェースユニット１６００において、ビデオカメラ１
６１０，スピーカ１６２０，マイクロホン１６３０，入
力用ペン１６４０，イヤホン１６５０を有する。

【０１８６】このような個人用携帯型情報機器１０００
には、図２４に示すような、ＤＳＰ（デジタルシグナル
プロセッサ）２１００が使用されている。

【０１８７】このＤＳＰ２１００を構成する回路のう
ち、レジスタ２２０１，２２０５，２２０６や、ＳＲＡ
Ｍ２２０２は、電源電圧の切り換えの際に、上述のマイ
クロコンピュータの場合と同様に、記憶データの反転が
発生する危険性がある回路である。

【０１８８】例えば、図２５に示すように、ＳＲＡＭの
メモリセル２２１２は、ＭＯＳトランジスタＭ１００，
Ｍ２００により構成されるフリップフロップを有する。

【０１８９】仮に、内部電源電位Ｖ₂₀₃を切り換える
と、ＭＯＳトランジスタＭ１００，Ｍ２００のスレショ
ルド電圧の切り替わりに対し、ゲート電位の切り替わり
が遅れる可能性があり、この場合には、記憶データの破
壊が生じる。したがって、この場合も、内部電源電位Ｖ
₂₀₃の段階的な切り換えが有効となる。

【０１９０】図２４のＤＳＰ２１００は、図２６の下側
に示すように、シリコンチップ９８２０に回路を集積し
て、半導体装置として実現できる。そして、例えば、図
２２に示した半導体装置化されたマイクロコンピュータ
とバスにより接続して使用される。図２６において、内
部電源電圧発生回路９６６０ａ，９６６０ｂが、順次に
レベルの異なる内部電源電位Ｖ₂₀₃を発生するようにな
っている。

【０１９１】このように、本発明は、電源電圧を切り換
える機能を有する半導体装置全般に適用できる。

【０１９２】一般に、半導体装置での素子応答速度は電
源電圧が高いほうが早い。このことから発振回路での発
振周波数を変更しないで、半導体装置内の個別半導体素
子の応答速度をあげるため、特定の動作モードにおい
て、個別半導体素子の応答速度を速くしたい場合のみ電
源電圧を高くする場合がある。この場合においても、電
源電圧が変化する過程で中間電位を設け、段階的に電位
変化をさせることにより異常動作、誤動作を防止するこ
とができる。

【０１９３】

【図面の簡単な説明】

【図１】本発明の、第１の実施の形態（マイクロコンピ
ュータの内部電源電圧を段階的に切り換えるもの）を示
すブロック図である。

【図２】図１のより具体的な構成例を示すブロック図で
ある。

【図３】図２のより具体的な構成例を示すブロック図で
ある。

【図４】図３のより具体的な構成例を示すブロック図で
ある。

【図５】図４の構成の主要な動作を説明するためのタイ
ミングチャートである。

【図６】図１〜図５に示される構成の効果の一例を説明
するための図である。

【図７】本発明の、第２の実施の形態（マイクロコンピ
ュータの制御にタイマーを用いるもの）を示すブロック
図である。

【図８】図７の実施形態の主要部における、具体的な構
成例を示す図である。

【図９】図８の構成の動作を説明するためのタイミング
チャートである。

【図１０】本発明の、第３の実施の形態（マイクロコン
ピュータの内部電源電圧を任意の値に可変できるように
したもの）を示すブロック図である。

【図１１】図１０の実施形態の主要部における、具体的
な構成例を示す図である。

【図１２】図１１の構成の主要部（出力バッファ）の具
体的な構成例を示す図である。

【図１３】本発明の、第４の実施の形態（マイクロコン
ピュータの制御を、制御回路が一括して行うもの）を示
すブロック図である。

【図１４】図１３の実施形態の主要部における、具体的
な構成例を示す図である。

【図１５】図１４の構成の動作を説明するためのタイミ
ングチャートである。

【図１６】図１３の実施形態の発振回路（およびその周
辺の回路）の具体例を示す図である。

【図１７】図１３の実施形態の発振回路（およびその周
辺の回路）の、他の具体例を示す図である。

【図１８】本発明の第５の実施形態（エアコンのコント
ローラ）を示す図である。

【図１９】本発明の第６の実施形態（電卓）を示す図で
ある。

【図２０】本発明の第７の実施形態（携帯電話機）を示
す図である。

【図２１】図１８〜図２０の各実施形態に使用される制
御用電子回路の具体的構成例を示す図である。

【図２２】本発明の第８の実施形態（図２１の電子回路
をワンチップ化した半導体装置）を示す図である。

【図２３】本発明の第９の実施形態（マルチメデイア情
報端末）を示す図である。

【図２４】図２３の実施形態に内蔵される、ＤＳＰ（デ
ジタルシグナルプロセッサ）の構成例を示す図である。

【図２５】図２４中の、ＳＲＡＭにおけるのメモリセル
の回路構成を示す図である。

【図２６】本発明の第１０の実施形態（図２３の実施形
態に使用される電子回路を集積した半導体チップを複数
用いて構成される半導体装置）を示す図である。

【図２７】マイクロコンピュータのＣＰＵの構成の一例
を示す図である。

【図２８】外部から与えられる電源電圧より低い電圧で
動作する回路の一部を示す図である。

【図２９】本発明前に本発明者によって検討された技術
内容を説明するための図である。

【図３０】本発明前に本発明者によって検討された技術
内容を説明するための図である。

【図３１】本発明前に本発明者によって検討された技術
内容を説明するための図である。

【符号の説明】

１０１ 中央演算処理装置（ＣＰＵ） １０２ 定電圧回路 １０３ 定電圧制御回路 １０４ 定電圧発生回路 １０５ 定電圧制御タイマー １０６ 発振回路 １０７ 低速モード用発振回路 １０８ 高速モード用発振回路 １０９ ＣＰＵクロック制御回路 １１０ 分周回路 １１１ タイマー １１２ 定電圧系回路 ２０１ 正極電源（ＶＤＤ）端子 ２０２ 負極電源（ＶＳＳ）端子 ２０３ 内部電源（ＶＲＥＧ） ２０４ 内部電源（ＶＲＥＧ）調整用端子 ３０１ 定電圧レベル制御レジスタ ３０２ 定電圧レベル制御レジスタ ３０３ 選択回路Ａ ３０４ レベルシフタ ３０５ レベルシフタ ３０６ レベルシフタ ３２５ Ｎチャンネル出力ドライバ ３３３ Ｎチャンネル出力ドライバ ３３４ トランスミッションゲート ３３５ トランスミッションゲート ３３６ 基準電圧発生回路 ３３７ 基準電圧発生回路 ３３８ 差動増幅回路 ３３９ 差動増幅回路 ４０１ 定電圧レベル制御レジスタ ４０２ 選択回路 ５０１ 差動増幅回路 ５０２ Ｎチャンネル出力ドライバ ５０４ 負帰還回路 ６０１ セラミック振動子 ６０２ 高速モード用発振回路のオン／オフ制御用Ｎ型
ＭＯＳトランジスタ ６０３ 高速モード用発振回路のオン／オフ制御用Ｐ型
ＭＯＳトランジスタ ６０４ 低速モード用原振クロック ６０５ 高速モード用原振クロック ７０１ ＲＣ発振用抵抗 ７０２ ＲＣ発振用コンデンサ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/78 ５１０ Ｐ

Claims (26)

【特許請求の範囲】
1. 【請求項１】 少なくとも半導体装置内の一部の領域の
   電源電圧を切り換えることができる半導体装置であっ
   て、 前記電源電圧を発生させる定電圧回路を具備し、この定
   電圧回路は、 少なくとも第１，第２および第３の電圧値（第１の電圧
   値の絶対値は第２の電圧値の絶対値より小さく、第２の
   電圧値の絶対値は第３の電圧値の絶対値より小さいもの
   とする）をもつ各電圧を発生する電圧発生手段と、 前記第１の電圧値と第３の電圧値との間で発生電圧の切
   換を行う場合に、一旦前記第２の電圧値を発生させ、し
   かる後、第１または第３の電圧値への切換を行わせ、こ
   れによって段階的な電圧の切換を実現する電圧発生手段
   の制御手段と、を有することを特徴とする半導体装置。
2. 【請求項２】 請求項１において、前記電圧発生手段の
   制御手段は、タイマー手段を利用して、段階的な電圧の
   切換のためのタイミング制御を行うことを特徴とする半
   導体装置。
3. 【請求項３】 請求項１において、前記定電圧回路にお
   ける前記電圧発生手段は、前記第１，第２および第３の
   電圧値を任意の値に調整するための調整手段を有してい
   ることを特徴とする半導体装置。
4. 【請求項４】 電源電圧として、第１の電源電圧および
   この第１の電源電圧より絶対値が小さい第２の電源電圧
   のいずれかを選択して使用できる半導体装置であって、 前記第１の電源電圧と、前記第２の電源電圧と、前記第
   １の電源電圧と第２の電源電圧の中間の電位の定電圧と
   を発生させることができる電圧発生回路と、 前記第１の電源電圧によっても、また前記第２の電源電
   圧によっても動作可能であり、かつ、信号伝達路によっ
   て相互に接続された第１および第２のゲート回路と、を
   具備し、 前記第１および第２のゲート回路の電源電圧を、前記第
   １および第２の電源電圧の間で切り換える際、前記電圧
   発生回路は、まず、前記中間の電位の定電圧を発生さ
   せ、しかる後、前記第１または第２の電源電圧を発生さ
   せ、これによって段階的な電源電圧の切換が実現される
   ことを特徴とする半導体装置。
5. 【請求項５】 請求項４において、前記第１および第２
   のゲート回路は絶縁ゲート型電界効果トランジスタ（Ｍ
   ＯＳＦＥＴ）により構成され、かつ、それぞれ電源電圧
   に依存して変化するしきい値電圧を有しており、 それらのしきい値電圧の電圧値のうちの少なくとも一つ
   は、前記第１または第２の電源電圧の電圧値に近似した
   値となっていることを特徴とする半導体装置。
6. 【請求項６】 請求項４において、半導体装置は、低消
   費電力が優先される動作モードと、高速動作または高負
   荷駆動が優先される動作モードとを有し、 低消費電力が優先される動作モードでは、少なくとも半
   導体装置内の一部の領域における電源電圧として前記第
   １の電源電圧を用い、高速動作または高負荷駆動が優先
   される動作モードでは前記第２の電源電圧を用いること
   を特徴とする半導体装置。
7. 【請求項７】 請求項４において、半導体装置は、電池
   を用いた携帯用電子機器の制御回路を半導体チップに集
   積してなることを特徴とする半導体装置。
8. 【請求項８】 第１のクロックと、この第１のクロック
   より低い周波数の第２のクロックを出力できるクロック
   出力回路と、 このクロック出力回路から出力される前記第１のクロッ
   クまたは第２のクロックを用いて動作するＣＰＵ（中央
   処理装置）と、 第１の電源電圧と、この第１の電源電圧よりも絶対値が
   小さい第２の電源電圧と、前記第１の電源電圧と第２の
   電源電圧の中間の電位の定電圧とを発生させることがで
   きる電圧発生回路と、 この電圧発生回路の動作を制御する制御回路とを具備
   し、 前記制御回路は、ＣＰＵが前記第１のクロックを用いて
   動作する場合には、前記電圧発生回路から前記第１の電
   源電圧を発生させ、前記第２のクロックを用いて動作す
   る場合には、前記電圧発生回路から前記第２の電源電圧
   を発生させ、かつ、第１の電源電圧と第２の電源電圧と
   の間の切り換えに際しては、まず、前記中間の電位の定
   電圧を発生させ、しかる後、前記第１または第２の電源
   電圧を発生させて段階的な電源電圧の切換が行われるよ
   うに前記電圧発生回路の動作を制御することを特徴とす
   るマイクロコンピュータ。
9. 【請求項９】 請求項８において、前記制御回路は、発
   生させるべき電圧を指定する前記ＣＰＵからの指示を設
   定するためのレジスタと、このレジスタの出力信号をデ
   コードし、そのデコード出力を前記電圧発生回路に供給
   するデコーダとを有し、 また、前記電圧発生回路は、絶縁ゲート型電界効果トラ
   ンジスタ（ＭＯＳＦＥＴ）を用いた差動回路を具備して
   なる少なくとも２つの定電圧回路と、これらの定電圧回
   路の出力を入力とする少なくとも２つのバッファ回路と
   を有し、 それらのバッファ回路の少なくとも一つは入出力にオフ
   セットを持っており、 前記定電圧回路のそれぞれから出力される電圧値が異な
   る定電圧を、前記バッファを介してそのまま出力させる
   のみならず、前記オフセットを前記定電圧に付加して出
   力させることにより、前記定電圧回路の数より多い数の
   電圧値が異なる定電圧を発生させ、その各定電圧を、前
   記デコーダのデコード出力に対応した電源電圧として選
   択的に出力するようになっていることを特徴とするマイ
   クロコンピュータ。
10. 【請求項１０】 請求項８において、前記制御回路はタ
    イマー手段を具備しており、この制御回路は、前記ＣＰ
    Ｕからの電圧の切換の指示を受けると、前記タイマー手
    段を利用して、段階的な電圧の切換のための一連のタイ
    ミング制御信号を発生させて前記電圧発生回路に出力
    し、この電圧発生回路から所定の間隔で所定の電圧を順
    次に発生させて段階的な電圧切換を行わせることを特徴
    とするマイクロコンピュータ。
11. 【請求項１１】 請求項１０において、前記タイマー手
    段は、制御クロックによって動作するシフトレジスタに
    より構成されていることを特徴とするマイクロコンピュ
    ータ。
12. 【請求項１２】 請求項８において、電圧発生回路は、
    発生電圧の電圧値を調整するための調整手段を有するこ
    とを特徴とマイクロコンピュータ。
13. 【請求項１３】 請求項１２において、電圧発生回路
    は、定電圧回路と、この定電圧回路の出力を入力とする
    負帰還増幅回路とを有しており、前記発生電圧の電圧値
    を調整するための調整手段は、前記負帰還増幅回路の帰
    還抵抗の値を変化させる手段からなることを特徴とする
    マイクロコンピュータ。
14. 【請求項１４】 第１のクロックを発生する第１の発振
    回路と、前記第１のクロックより低い周波数の第２のク
    ロックを発生する第２の発振回路と、クロック選択信号
    を受けて前記第１および第２のクロックを選択して出力
    するクロック選択回路と、を具備するクロック出力回路
    と、 このクロック出力回路から出力される前記第１のクロッ
    クまたは第２のクロックを用いて動作するＣＰＵ（中央
    処理装置）と、 前記第１のクロックを用いた動作のための第１の電源電
    圧と、前記第２のクロックを用いた動作のための、前記
    第１の電源電圧よりも絶対値が小さい第２の電源電圧
    と、前記第１の電源電圧と第２の電源電圧の中間の電位
    の定電圧とを発生させることができる電圧発生回路と、 前記ＣＰＵからのクロック切換を行う旨の指示を受け、
    前記電圧発生回路の制御信号および前記クロック選択信
    号を作成し、それぞれの信号を前記電圧発生回路と前記
    クロック選択回路に与えて電源電圧の段階的な切換とク
    ロックの切換とを連動させて制御する制御回路と、を有
    することを特徴とするマイクロコンピュータ。
15. 【請求項１５】 請求項１４において、前記制御回路
    は、制御クロックによって動作するシフトレジスタによ
    り構成されていることを特徴とするマイクロコンピュー
    タ。
16. 【請求項１６】 請求項１４において、ＣＰＵはプログ
    ラムの１命令を実行することによって前記クロック切換
    を行う旨の指示を前記制御回路に与え、その後は、前記
    制御回路が単独で、電圧ならびにクロックの切換のため
    の一連の動作を実行することを特徴とするマイクロコン
    ピュータ。
17. 【請求項１７】 請求項１４において、前記制御回路
    は、ＣＰＵからクロック切換を行う旨の指示を受ける
    と、電圧発生回路の制御信号とクロック選択信号の他
    に、さらに、前記第１の発振回路または第２の発振回路
    からのクロック信号の発生／非発生を制御する発振制御
    信号を作成し、出力することを特徴とするマイクロコン
    ピュータ。
18. 【請求項１８】 請求項１４において、マイクロコンピ
    ュータは、電池を用いた携帯用電子機器の制御に使用さ
    れることを特徴とする、マイクロコンピュータ。
19. 【請求項１９】 請求項１〜６のいずれかに記載の半導
    体装置を内蔵する電子機器。
20. 【請求項２０】 請求項１９において、電子機器は、電
    池を電源とする携帯用電子機器であることを特徴とする
    電子機器。
21. 【請求項２１】 請求項１９において、電子機器に内蔵
    された半導体装置は、電池の出力電圧よりも低い、電子
    機器の内部で作成された内部電源電圧によって動作する
    ことを特徴とする電子機器。
22. 【請求項２２】 請求項１９において、電子機器は、液
    晶表示器を具備する個人用携帯型情報機器であることを
    特徴とする電子機器。
23. 【請求項２３】 請求項８〜１７のいずれかに記載のコ
    ンピュータを用いた電子機器。
24. 【請求項２４】 請求項２３において、電子機器は、電
    池を電源とする携帯用電子機器であることを特徴とする
    電子機器。
25. 【請求項２５】 請求項２３において、電子機器に内蔵
    されたマイクロコンピュータは、電池の出力電圧よりも
    低い、電子機器の内部で作成された内部電源電圧によっ
    て動作することを特徴とする電子機器。
26. 【請求項２６】 請求項２３において、電子機器は、液
    晶表示器を具備する個人用携帯型情報機器であることを
    特徴とする電子機器。