KR101322520B1 - 반도체 집적 회로 및 전자 정보 기기 - Google Patents

반도체 집적 회로 및 전자 정보 기기 Download PDF

Info

Publication number
KR101322520B1
KR101322520B1 KR1020110022573A KR20110022573A KR101322520B1 KR 101322520 B1 KR101322520 B1 KR 101322520B1 KR 1020110022573 A KR1020110022573 A KR 1020110022573A KR 20110022573 A KR20110022573 A KR 20110022573A KR 101322520 B1 KR101322520 B1 KR 101322520B1
Authority
KR
South Korea
Prior art keywords
circuit
mode
standby
voltage
semiconductor integrated
Prior art date
Application number
KR1020110022573A
Other languages
English (en)
Other versions
KR20110103884A (ko
Inventor
야스유키 기이
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20110103884A publication Critical patent/KR20110103884A/ko
Application granted granted Critical
Publication of KR101322520B1 publication Critical patent/KR101322520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 따른 반도체 집적 회로는 복수의 내부 회로들 중에서 메인 코어 회로의 동작 모드를 노멀 동작 모드 및 스탠-바이 모드 사이에서 전환하기 위한 모드 전환 회로; 및 스탠-바이 모드를 해제하도록 상기 모드 전환 회로에 명령하기 위한 스탠-바이 해제 회로를 포함하고, 상기 모드 전환 회로 및 상기 스탠-바이 해제 회로는 스탠-바이 모드의 스탠-바이 전압으로 시스템 클록과 비동기로 동작하도록 구성된다. 따라서, 반도체 집적 회로는 스탠-바이 모드로부터 복원하기 위해 비휘발성 메모리와 같은 부가적인 회로를 요구하지 않고 이에 따라 추가적인 비용을 요구하지 않으면서 스탠-바이 모드로부터 복원하도록 요구된 시간을 단축시키는 이점을 유지한 채로, 스탠-바이 모드 도중에 전원 전압을 더 저감시킴으로써 억제된 누설 전류를 갖는 저감된 전력 소모로 동작을 달성할 수 있다.

Description

반도체 집적 회로 및 전자 정보 기기{SEMICONDUCTOR INTEGRATED CIRCUIT AND ELECTRONIC INFORMATION DEVICE}
본 정식 출원은 2010년 3월 15일자로 일본 출원된 특허 출원 제2010-058480호에 대한 우선권을 35U.S.C §119(a) 하에서 주장하고, 그 전체는 여기에 참조로서 통합된다.
본 발명은 반도체 집적 회로 및 전자 정보 기기에 관한 것이다. 더욱 상세하게는, 저전력 소모 하에서 동작하도록 요구된 임베디드 IC 와 같은 반도체 집적 회로, 및 그 반도체 집적 회로를 탑재한 전자 정보 기기에 관한 것이다.
반도체 집적 회로 내에서 전력 소모의 저감은 오랫동안 주요 목적이 되어 왔다. 이를 달성하기 위한 방법들 중 하나는, 반도체 집적 회로가 그 기능을 정지시킬 수 있는 기간, 예를 들어, PDA (Personal Digital Assistance) 단말에서 잠시 동안 어떠한 키 입력도 없는 기간 동안, 시스템 클록을 정지시킴으로써 회로 내의 전력 소모를 저감시키기 위해 반도체 집적 회로 내에서 노멀 동작 모드 및 스탠-바이 모드와 같은 2 개의 모드를 제공하는 방법이다.
도 8 은 이러한 종래의 반도체 집적 회로를 설명하는 도면이다.
반도체 집적 회로 (200) 는 전력 공급 회로 (201) 로부터의 동작 전압을 이용하여 동작한다. 반도체 집적 회로 (200) 는: 코어 전원 단자 (VDD-CORE) (100a); IO 전원 단자 (VDD-IO) (100b); 및 접지된 전원 단자 (VSS) (100c) 를 포함한다. VDD-CORE 전압 및 VDD-IO 전압은, 전원 회로 (201) 의 대응 단자 (101a 및 101b) 로부터 코어 전원 단자 (100a) 및 IO 전원 단자 (100b) 에 공급된다.
반도체 집적 회로 (200) 의 접지된 전원 단자 (100c) 및 전력 공급 회로 (201) 의 접지된 전원 단자 (101c) 는 접지 전위 (grounding electric potential) 로 설정되어 있다.
반도체 집적 회로 (200) 는: 각종 기능들을 실행하기 위한 그 내부 회로인 기능 블록 (113); 및 기능 블록 (113) 의 동작을 제어하기 위한 프로세서 (106) 를 포함한다. 기능 블록 (113) 및 프로세서 (106) 는 버스를 통해서 서로 접속된다. 또한, 반도체 집적 회로 (200) 는: 기능 블록 (113) 및 프로세서 (106) 를 동작시키기 위한 시스템 클록을 발생시키는 클록 발생기 (CG; 112); 및 클록 발생기 (112) 에 의해 발생된 시스템 클록의 주파수를 결정하기 위한 위상 동기 루프 회로 (PLL 회로; 111) 를 포함한다. PLL 회로 (111) 는 PLL 회로 (111) 에 공급되는 클록 신호 (i_CLK) 를 발생시키기 위한 수정 발진자 (102) 와 접속된다.
또한, 반도체 집적 회로 (200) 는: 복수의 스탠-바이 해제 요인 1, 2... x 에 따라서 웨이크업 신호 (i-WAKEUP_1, i-WAKEUP_2,...i-WAKEUP_x) 가 입력되는 스탠-바이 해제 요인 입력 단자 (105a, 105b... 105); 그 단자들에 입력된 웨이크업 신호에 기초하여 스탠-바이 해제 신호를 출력하기 위한 스탠-바이 해제 요인 검출 회로 (107); 및 프로세서 (106) 로부터의 스탠-바이 신호에 기초하여 PLL 회로 (111) 및 발진자 (102) 를 정지하고 스탠-바이 해제 요인 검출 회로 (107) 로부터의 스탠-바이 해제 신호에 의해, PLL 회로 (111) 및 발진자 (102) 의 정지 상태를 해제하여 동작을 재개시키기 위한 모드 전환 회로 (208) 를 포함한다.
반도체 집적 회로 (200) 를 구성하는 내부 회로들, 즉, 각종 기능 블록 (113), 프로세서 (106), 클록 발생기 (112), PLL 회로 (111), 스탠-바이 해제 요인 검출 회로 (107) 및 모드 전환 회로 (208) 는 VDD-CORE 전압을 이용하여 동작하도록 구성된다. 또한, 반도체 집적 회로 (200) 는 VDD-IO 전압을 이용하여 구동되는 회로, 예를 들어, 입력 및 출력 단자들을 구성하는 구동 회로 (미도시) 를 포함한다. 여기서, VDD-CORE 전압은 1.2V ± 0.1V 이고, VDD-IO 전압은 1.8V ± 0.1V 이다.
전술한 구성의 반도체 집적 회로 (200) 에서, 내부 프로세서 (106) 가 예를 들어, 일정 기간 동안 키 입력이 존재하지 않는다는 것을 검출하면, 프로세서 (106) 는 모드 전환 신호를 이용하여 모드 전환 회로 (208) 에 모드를 노멀 동작 모드에서 스탠-바이 모드로 전환하도록 명령한다. 모드 전환 회로 (208) 가 프로세서 (106) 로부터 모드 전환 신호를 수신하면, 모드 전환 회로 (208) 는 수정 발진자 (102) 및 PLL 회로 (111) 를 정지시켜 동작 모드를 노멀 동작 모드에서 스탠-바이 모드로 전환한다.
한편, 스탠-바이 모드로부터 노멀 동작 모드로 복원하는 것은, 키 입력의 검출시에 반도체 집적 회로 (200) 그 자체에 의해 수행된다. 여기서, 반도체 입력 회로 (200) 내의 스탠-바이 해제 요인 검출 회로 (107) 는 스탠-바이 해제 요인들 중 하나의 요인으로서 키 입력의 발생을 검출하고, 스탠-바이 해제 신호를 이용하여 모드 전환 회로 (208) 에 스탠-바이 모드에서 노멀 동작 모드로 복원하도록 명령한다. 스탠-바이 해제 신호를 수신할 때, 모드 전환 회로 (208) 는 수정 발진자 (102) 및 PLL 회로 (111) 가 그들의 동작을 재개하도록 허용한다. 그 결과, 반도체 집적 회로 (200) 의 동작 모드는 노멀 동작 모드로 복원한다.
종래에는, 반도체 집적 회로 (200) 에서 전력 소모의 저감은 노멀 동작 모드와 스탠-바이 모드 사이에서의 전환에 의해 실현되어 왔다. 그러나, 최근, 반도체 집적 회로들의 미세화가 진행되어, 그 결과, 시스템 클록이 정지되어도 무시할 수 없는 양의 누설 전류가 흐른다. 따라서, 동작 모드가 스탠-바이 모드로 전환되어도 이전과 같이 많은 양의 전력 소모 저감이 달성될 수 없는 새로운 문제가 발생되고 있다.
이 문제에 대응하기 위한 방법으로서, 반도체 집적 회로에서의 일부의 내부 회로의 전원을 턴 오프시킴으로써 누설 전류 자체를 억제하는 방법 (특허 문헌 1), 및 스탠-바이 도중에 노멀 동작 전압보다 약간 낮은 전압을 공급함으로써 누설 전류를 억제하는 방법 (특허 문헌 2) 이 고려되고 있다.
특허 문헌 1 : 일본 특개 제2002-132397호 공보 특허 문헌 2 : 일본 특개소 제63-65714호 공보
전술한 종래의 구성에서는, 전자의 방법, 즉, 특허 문헌 1 에 개시된 반도체 집적 회로에서의 일부의 내부 회로의 전원을 턴 오프하는 방법은 전력 소모를 저감시키는데 매우 효과적인 것으로 기대되고 있다. 그러나, 이 방법은 전원을 턴 오프하여, 반도체 집적 회로의 상태를 유지시킬 수 없는 결과를 초래한다. 이는, 스탠-바이 모드로부터 복원할 때 회로 설정을 다시 해야할 필요가 있게 하거나, 또는 반도체 집적 회로의 내부 또는 외부 둘 중 하나에서 미리 준비된 비휘발성 메모리 내에 내부 상태를 저장하여 스탠-바이 모드로부터 복원할 때 그 저장된 상태를 복원해야할 필요가 있게 한다. 이로 인해, 스탠-바이 모드로부터 복원하기 위해 장시간이 걸리는 문제, 또는 비휘발성 메모리를 추가적으로 준비하기 위해 더 많은 비용을 소모하는 문제가 있다.
한편, 후자의 방법, 즉, 스탠-바이 도중에 노멀 동작 전압보다 약간 낮은 전압을 공급함으로써 누설 전류를 억제하는 방법은 전력이 일정하게 공급되기 때문에 스탠-바이 모드 도중에 반도체 집적 회로의 상태가 유지되도록 허용한다. 따라서, 이 방법은 스탠-바이 모드로부터 복원하기 위해 단기간만이 요구되고, 추가적인 비휘발성 메모리가 필요없다는 점에서 이롭다. 그러나, 후자의 방법은 전자의 방법과 같이 전력 소모를 저감시키는 많은 효과를 달성하지 못한다는 단점이 있다.
특히, 특허 문헌 2 에 개시된 방법에서, 스탠-바이 모드로부터의 복원시에 발진의 정지가 동시에 해제되고 발진이 재개된다. 따라서, 전압은 발진 회로를 동작가능하게 되도록 허용하는 전압으로 스탠-바이 도중에만 저감될 수 있다. 이러한 이유로, 특히 최근에 누설 전류의 증가로 인해서, 동작 전압이 어느 정도까지 저감되고 동작 모드가 노멀 동작 모드에서 스탠-바이 모드로 전환될 때조차도 누설 전류가 많이 저감되지 않는다는 중대한 문제가 발생한다.
본 발명은 전술한 종래의 문제를 해결하기 위해 의도된다. 본 발명의 목적은, 반도체 집적 회로 및 그 반도체 집적 회로가 탑재된 전자 정보 기기를 제공하는 것이고, 여기서 반도체 집적 회로는 스탠-바이 모드로부터 복원시키기 위해 요구된 시간을 단축시키고, 스탠-바이 모드로부터 복원하기 위해 비휘발성 메모리와 같은 부가적인 회로를 요구하지 않는 이에 따라 여분의 비용을 요구하지 않으면서 이점을 유지한 채로, 스탠-바이 모드 도중에 전원 전압을 더 저감시킴으로써 억제된 누설 전류를 통해서 저감된 전력 소모로 동작을 달성할 수 있다.
본 발명에 따른 반도체 집적 회로는 복수의 내부 회로들을 포함하고, 복수의 내부 회로들 중에서 주요한 코어 회로가 시스템 클록에 기초하여 동작을 수행하는 노멀 동작 모드, 및 이 코어 회로의 동작 전압이 노멀 동작 모드에서의 동작 전압보다 낮은 스탠-바이 전압으로 저하된 스탠-바이 모드를 가지며, 이 반도체 집적 회로는: 코어 회로의 동작 모드를 노멀 동작 모드와 스탠-바이 모드 사이에서 전환하기 위한 모드 전환 회로; 및 모드 전환 회로에 스탠-바이 모드를 해제하도록 명령하기 위한 스탠-바이 해제 회로를 더 포함하며: 모드 전환 회로 및 스탠-바이 해제 회로는 스탠-바이 전압을 이용하여 시스템 클록과 비동기로 동작하도록 구성되며; 스탠-바이 모드에서, 코어 회로의 동작 전압은 시스템 클록에 기초하여 동작의 한계보다 낮은 스탠-바이 전압으로 저하시켜, 이에 따라 전술한 목적이 달성된다.
본 발명에 따른 반도체 집적 회로에서, 반도체 집적 회로는 모드 전환 회로로부터 출력된 모드 전환을 명령하기 위한 모드 전환 신호를 외부 전력 공급 회로에 출력하기 위한 모드 전환 통지 출력 단자부를 더 포함하고, 그 모드 전환 통지 출력 단자부는 스탠-바이 전압 및 낮은 임계 전압으로 동작가능한 트랜지스터를 포함하는 것이 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 모드 전환 통지 출력 단자부는 복수의 내부 회로들에 동작 전압을 공급하기 위한 전력 공급 회로와 접속되고; 전력 공급 회로는 동작 모드에 따라서 코어 전압을 동작 전압으로서 코어 회로에 공급하고 복수의 내부 회로들 중 코어 회로 이외의 내부 회로에 동작 모드에 관계없이 일정한 전위의 동작 전압을 공급하는 것이 더 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 전력 공급 회로는, 전력 공급 회로가 모드 전환 통지 출력 단자부로부터 스탠-바이 모드를 해제하기 위한 명령을 수신한 후, 코어 전압이 스탠-바이 전압으로부터 노멀 동작 모드에서의 동작 전압으로 상승될 때 출력되는 전압 안정화 신호를 입력하기 위한 단자를 포함하는 것이 더 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 반도체 집적 회로는 시스템 클록의 기준이 될 클록 신호를 생성하는 발진자의 발진 정지 및 정지 해제를 제어하기 위한 발진 정지 해제 회로를 더 포함하고, 이 발진 정지 해제 회로는 발진자에 의한 발진이 모드 전환 회로로부터의 모드 전환 신호에 기초하여 정지되도록 발진자를 제어하고 발진자에 의한 발진이 전력 공급 회로로부터 전압 안정화 신호에 기초하여 재개되도록 발진자를 제어하는 것이 더 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 복수의 내부 회로들은 코어 회로로서 각종 데이터를 저장하기 위한 메모리 회로를 포함하고; 스탠-바이 전압은 메모리 회로내에서 데이터의 저장 상태를 유지하기 위한 한계보다 더 높은 전압인 것이 더 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 스탠-바이 해제 회로는 모드 전환 회로에 복수의 스탠-바이 해제 요인들 중에서 소정의 스탠-바이 해제 요인에 따라서 스탠-바이 모드를 해제하도록 명령하는 것이 더 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 복수의 스탠-바이 해제 요인들 각각이 유효 또는 무효로 결정되는지의 여부에 따라서, 스탠-바이 해제 회로는 복수의 스탠-바이 해제 요인들 각각에 값을 설정하기 위한 복수의 설정 영역을 갖는 선택 레지스터를 포함하고, 선택 레지스터의 설정 영역에 설정된 값에 의해, 재결정된 스탠-바이 해제 요인에 의해 스탠-바이 모드를 해제하지 않기 위해 복수의 스탠-바이 해제 요인들 중에서 소정의 스탠-바이 해제 요인이 마스킹되는 것이 더 바람직하다.
본 발명에 따른 반도체 집적 회로에서, 반도체 집적 회로는 코어 회로를 제어하기 위한 프로세서를 더 포함하는 것이 더 바람직하고, 여기서, 모드 전환 회로는 코어 회로의 동작 모드를 프로세서로부터의 명령 신호에 기초하여 노멀 동작 모드에서 스탠-바이 모드로 전환한다.
본 발명에 따른 전자 정보 기기는 본 발명에 따른 반도체 집적 회로를 포함하고, 이에 따라 전술한 목적으로 달성한다.
본 발명의 기능이 이하 설명될 것이다.
본 발명은 복수의 내부 회로들 중 메인 코어 회로의 동작 모드를 노멀 동작 모드와 스탠-바이 모드 사이에서 전환하기 위한 모드 전환 회로; 및 모드 전환 회로에 스탠-바이 모드를 해제하도록 명령하기 위한 스탠-바이 해제 회로를 포함하고, 모드 전환 회로 및 스탠-바이 해제 회로는 스탠-바이 모드에서 스탠-바이 전압에 의해 시스템 클록과 비동기로 동작하도록 구성된다. 그 결과, 스탠-바이 모드에서, 코어 회로의 동작 전압이 시스템 클록에 기초하여 동작 한계보다 낮은 스탠-바이 전압으로 저하될 때조차도, 모드 전환 회로 및 스탠-바이 해제 회로는 시스템 클록에 의존하지 않고 스탠-바이 모드에서 동작가능하며, 동작 모드는 스탠-바이 모드에서 노멀 동작 모드로 복원될 수 있다.
즉, 스탠-바이 모드에서, 전원 전압은 시스템 클록에 기초하여 코어 회로의 동작 한계보다 낮게 되도록 저하될 수 있어서, 이에 따라, 누설 전류를 더 억제한다. 또한, 전원 전압이 시스템 클록에 기초하여 코어 회로의 동작 한계보다 낮게 되도록 저하될 때조차도, 전원 전압은 데이터가 메모리 회로 등에 유지되는 전압보다 더 높게 되도록 유지된다. 따라서, 반도체 집적 회로의 상태가 유지될 수 있고, 이에 따라, 스탠-바이 모드로 복원한 후에 회로 설정을 다시 실행할 필요가 없고 또는 반도체 집적 회로의 내부 또는 외부에 미리 준비된 비휘발성 메모리 내에 내부 상태를 저장할 필요도 없다.
그 결과, 스탠-바이 모드로부터 복원하는데 요구되는 시간을 단축하고, 스탠-바이 모드로부터 복원하기 위해 비휘발성 메모리와 같은 부가적인 회로를 요구하지 않아서 어떠한 여분의 비용도 요구하지 않는다는 이점을 유지한 채 스탠-바이 모드의 전원 전압을 더욱 저하시킴으로써 누설 전류가 억제될 수 있다.
또한, 본 발명에 따르면, 모드 전환 통지 출력 단자부는 모드 전환 회로로부터 출력된 모드 전환 신호를 외부로 출력하고, 모드 전환 통지 출력 단자부는 스탠-바이 전압 및 낮은 임계 전압으로 동작가능한 트랜지스터를 포함하도록 구성되어, 스탠-바이 모드에서 노멀 모드로 복원하는 것을 외부 전력 공급 회로 등에 통지할 수 있다.
본 발명에 따르면, 전력 공급 회로는 반도체 집적 회로 내의 복수의 내부 회로들 중에서 코어 회로에 동작 모드에 따른 동작 전압으로서 코어 전압을 공급하면서, 복수의 내부 회로들 중에서 코어 회로 이외의 다른 내부 회로들에 동작 모드에 관계없이 일정한 전위의 동작 전압을 공급한다. 따라서, 코어 회로 이외의 약한 전류 누설을 갖는 내부 회로들은 스탠-바이 모드 도중에도 노멀 동작 전압을 유지할 수 있다.
본 발명에 따르면, 전원 공급 회로는 모드-전환 통지 출력 단자부로부터 스탠-바이 모드를 해제하기 위한 명령을 수신한 후 코어 전압이 스탠-바이 전압에서 노멀 동작 모드에서의 동작 전압으로 상승할 때 전압 안정화 신호를 출력한다. 따라서, 전력 공급 회로로부터 전압 안정화 신호를 수신할 때, 반도체 집적 회로는 시스템 클록의 발생을 재개하여, 이에 따라 오작동 등을 유발하지 않고 스탠-바이 모드에서 노멀 동작 모드로 안정적으로 복원한다.
본 발명에 따르면, 스탠-바이 해제 회로는 복수의 스탠-바이 해제 요인들 중 소정의 스탠-바이 해제 요인에 따라서 스탠-바이 모드를 해제하도록 모드 전환 회로에 명령한다. 이에 따라, 소정의 스탠-바이 해제 요인은 반도체 집적 회로의 용도 또는 동작 상태에 따라서 마스킹될 수 있다.
예를 들어, 이하의 동작이 가능하다. 이동 전화기와 같은 이동 기기가 스탠-바이 모드로 전환하기 위해 그 덮개를 닫음으로써 닫음 상태를 위해 접힐 경우, 모드는 덮개가 열릴 때 스탠-바이 모드에서 노멀 모드로 복원하도록 설정될 수 있고, 덮개가 닫혀있는 동안에 동작 버튼이 눌러지는 경우에도 스탠-바이 모드에서 노멀 모드로 전환되지 않을 것이다.
본 발명에 따르면, 모드 전환 회로는 코어 회로의 동작 모드를 코어 회로를 제어하기 위한 프로세서로부터의 명령 신호에 기초하여 노멀 동작 모드에서 스탠-바이 모드로 전환하고, 이에 따라, 코어 회로가 프로세서에 의해 제어하에서 동작하는 동안 스탠-바이 모드로 전환되는 것이 회피된다. 그 결과, 반도체 집적 회로의 행-업 (hang-up) 및 오작동이 회피될 수 있다.
본 발명에 따르면, 본 발명은 복수의 내부 회로들 중 메인 코어 회로의 동작 모드를 노멀 동작 모드와 스탠-바이 모드 사이에서 전환하기 위한 모드 전환 회로; 및 스탠-바이 모드를 해제하도록 모드 전환 회로에 명령하기 위한 스탠-바이 해제 회로를 포함하고, 모드 전환 회로 및 스탠-바이 해제 회로는 스탠-바이 모드에서 스탠-바이 전압을 이용하여 시스템 클록과 비동기로 동작하도록 구성된다. 그 결과, 반도체 집적 회로 및 이 반도체 집적 회로가 탑재된 전자 정보 기기를 획득하는 것이 가능하고, 이 반도체 집적 회로는 스탠-바이 모드로부터 복원하기 위해 요구된 시간을 단축시키는 이점 및 스탠-바이 모드로부터 복원하기 위해 추가적인 회로, 예를 들어, 비휘발성 메모리를 요구하지 않고 이에 따라 추가적인 비용도 요구하지 않는다는 이점을 유지한 채로 스탠-바이 모드 도중에 전원 전압을 추가적으로 저하시킴으로써 억제된 누설 전류를 이용하여 저하된 전력 소모를 통해서 동작을 달성할 수 있다.
본 발명의 이러한 이점 및 다른 이점들은 첨부된 도면을 참조하여 이하의 상세한 설명을 판독하고 이해하면서 당업자에게 명백하게 될 것이다.
도 1 은 본 발명의 실시형태 1 에 따른 반도체 집적 회로 (100) 를 예시하는 블록도이다.
도 2 는, 노멀 동작 모드와 스탠-바이 모드 사이에서 파형을 이용하여 전환하는 순차를 예시하는 본 발명의 실시형태 1 에 따른 반도체 집적 회로 (100) 의 동작을 설명하는 도면이다.
도 3 은 본 발명의 실시형태 1 에 따라서 반도체 집적 회로 (100) 의 스탠-바이 해제 요인 검출 회로 (107) 를 예시하는 도면이다.
도 4 는 본 발명의 실시형태 1 에 따라서 반도체 집적 회로 (100) 의 모드 전환 회로 (108) 를 예시하는 도면이다.
도 5 는 본 발명의 실시형태 1 에 따라서 반도체 집적 회로 (100) 의 발진 정지/해제 회로 (109) 를 예시하는 도면이다.
도 6 은 본 발명의 실시형태 1 에 따라서 반도체 집적 회로 (100) 의 PLL 정지/해제 회로 (110) 를 예시하는 도면이다.
도 7 은 본 발명의 실시형태 1 에 따라서 반도체 집적 회로 (100) 의 모드-전환 통지 출력 단자 (103) 를 예시하는 도면이다. 도 7(a) 는 그 단자를 구성하는 회로이고, 도 7(b) 및 도 7(c) 는 단자를 구성하는 회로의 특정 트랜지스터 회로를 각각 예시한다.
도 8 은 종래의 반도체 집적 회로 (200) 를 설명하는 블록도이다.
이하, 본 발명의 실시형태가 첨부된 도면을 참조하여 설명될 것이다.
(실시형태 1)
도 1 은 본 발명의 실시형태 1 에 따른 반도체 집적 회로의 구성을 설명하는 도면이다.
실시형태 1 에 따른 반도체 집적 회로 (100) 는: 모드-전환 통지 출력 단자 (103); 전원 안정화 통지 입력 단자 (104); 스탠-바이 해제 요인 입력 단자 (105a, 105b 및 105); 프로세서 (106); 스탠-바이 해제 요인 검출 회로 (107); 모드 전환 회로 (108); 발진 정지/해제 회로 (109); PLL 정지/해제 회로 (110); PLL 회로 (111); CG (클록 발생기) 회로 (112); 각종 기능 블록 (113), 프로세서와 각종 기능 블록을 접속하는 버스 등을 포함한다.
즉, 실시형태 1 에 따른 반도체 집적 회로 (100) 는, 도 8 에 예시된 종래의 반도체 집적 회로 (200) 에서의 모드 전환 회로 (208) 대신에 그리고 이 모드 전환 회로 (208) 와는 다른; 모드 전환 회로 (108); 발진 정지/해제 회로 (109); 및 PLL 정지/해제 회로 (110) 를 포함하고, 반도체 집적 회로 (100) 는 또한 외부 전력 공급 회로 (101) 에 모드 전환 회로 (108) 로부터의 모드 전환 명령을 통지하기 위한 단자 (모드-전환 통지 출력 단자) (103); 및 외부 전력 공급 회로 (101) 로부터 전력 공급 전압이 안정화되었음을 통지하는 통지를 수신하기 위한 단자 (전원 안정화 통지 입력 단자) (104) 를 포함한다.
실시형태 1 에 따른 반도체 집적 회로 (100) 에 전력을 공급하기 위한 전력 공급 회로 (101) 는 도 8 에 예시된 종래의 반도체 집적 회로 (200) 에 전력을 공급하기 위한 전력 공급 회로 (201) 의 구성과는 상이한 구성을 갖는다. 또한, 반도체 집적 회로 (200) 의 단자 (101a 내지 101c) 뿐만 아니라, 전력 공급 회로 (101) 는 반도체 집적 회로 (100) 의 모드-전환 통지 출력 단자 (103) 로부터의 신호를 수신하기 위한 단자 (115); 및 반도체 집적 회로 (100) 의 전원 안정화 통지 입력 단자 (104) 에 전압이 안정화되었음을 통지하기 위한 신호를 출력하는 단자 (114) 를 포함한다.
전력 공급 회로 (101) 에서 반도체 집적 회로 (100) 로, 전원 전압 VDD-IO (예를 들어, 1.8V ± 0.1V) 및 코어 전압 VDD-CORE (예를 들어, 노멀 동작 모드에서 1.2V ± 0.1V) 이 안정적으로 공급된다. 전원 전압 VDD-IO 는 반도체 집적 회로 (100) 내의 복수의 내부 회로들 중에서 코어 회로 (106 내지 113) 이외의 (구동 회로, 보호 회로 등을 포함하는) 단자 부분을 위한 것이다. 코어 전압 VDD-CORE 는 코어 부분 (코어 회로) 을 동작시키기 위한 것이다. 노멀 동작 모드 도중에, 반도체 집적 회로 (100) 는 CG 회로 (112) 로부터 출력된 시스템 클록과 동기하여 동작한다. 또한, 전력 공급 회로 (101) 는, 반도체 집적 회로 (100) 로부터의 모드 전환 명령을 수신했을 때 노멀 동작 모드의 전압 (1.2V ± 0.1V) 으로부터 시스템 클록에 기초하여 코어 회로 동작의 한계보다 낮은 스탠-바이 전압 (예를 들어, 0.8V ± 0.1V) 로 코어 전압 (즉, 코어 회로의 동작 전압) VDD-CORE 을 저하시키도록 구성된다.
실시형태 1 에 따른 반도체 집적 회로 (100) 에서, 프로세서 (106) 로부터의 스탠-바이 모드로 전환하기 위한 명령의 수신시에, 모드 전환 회로 (108) 는 모드 전환 신호 (o_STBYn) 를 이용하여, 코어 전압을 저하시키도록 외부 전력 공급 회로 (101) 에 명령하고, PLL 회로 (111) 및 수정 발진자 (102) 를 정지시키도록 PLL 정지/해제 회로 (110) 및 발진 정지/해제 회로 (109) 에 명령하도록 구성된다. 스탠-바이 해제 요인 검출 회로 (107) 로부터 스탠-바이 해제 명령을 수신할 때, 모드 전환 회로 (108) 는 모드 전환 신호 (o_STBYn) 를 이용하여 코어 전압을 복원시키도록 외부 전력 공급 회로 (101) 에 명령하도록 구성된다.
또한, 실시형태 1 에서, 모드 전환 회로 (108) 로부터의 스탠-바이 모드를 해제하도록 명령하기 위한 모드 전환 회로에 응답하여 스탠-바이 모드 동안의 전압에서 노멀 동작 모드 동안의 전압으로 코어 전압을 복원시키는 동작이 완성되고 전압이 안정화되면, 외부 전력 공급 회로 (101) 가 전압 안정화 신호 (i-POWSTBL) 를 출력하도록 구성된다. 전압 안정화 신호를 수신할 때, 발진 정지/해제 회로 (109) 는 수정 발진자 (102) 의 발진을 시작하도록 구성된다. 수정 발진자 (102) 에서의 발진의 재개에 의해, PLL 정지/해제 회로 (110) 및 PLL 회로 (111) 가 그 동작을 개시한다.
이하, 실시형태 1 에 따른 반도체 집적 회로 (100) 를 구성하는 스탠-바이 해제 요인 검출 회로 (107), 모드 전환 회로 (108), 발진 정지/해제 회로 (109) 및 PLL 정지/해제 회로 (110) 와 관련하여 구체적인 구성이 설명된다.
도 3 내지 도 6 각각은 스탠-바이 해제 요인 검출 회로 (107), 모드 전환 회로 (108), 발진 정지/해제 회로 (109) 및 PLL 정지/해제 회로 (110) 의 구체적인 회로 구성을 예시한다. 도 3 내지 도 6 이 비동기 리세트/세트 (reset/set) 를 갖는 몇몇 FF (플립 플롭) 회로를 예시한 것임에 유의하여, 비동기 리세트 및 비동기 세트 모두가 어서트 (assert) 되는 (즉, FF 회로의 출력이 비동기 리세트가 어서트될 때는 항상 "0" 인) 경우에는 비동기 리세트가 우선적으로 동작하는 것으로 FF 회로가 가정한다.
먼저, 도 3 은 스탠-바이 해제 요인 검출 회로 (107) 의 예시적인 특정 구성을 예시한다.
스탠-바이 해제 요인 검출 회로 (107) 는 복수의 스탠-바이 해제 요인 선택 회로 (AND 게이트) (301a, 301b...301) 를 포함한다. 각각의 스탠-바이 해제 요인 선택 회로 (AND 게이트) 의 일 측의 입력들은 스탠-바이 해제 요인 입력 단자 (105a, 105b...105) 에 각각 접속된다. 또한, 스탠-바이 해제 요인 검출 회로 (107) 는 스탠-바이 해제 요인 선택 레지스터 (300) 를 포함하고, 레지스터 (300) 의 각각의 저장 영역으로서 FF 회로에 설정된 값들은 스탠-바이 요인 선택 회로 (AND 게이트) (301a, 301b...301) 의 다른 측의 입력들에 공급된다. 또한, 스탠-바이 해제 요인 검출 회로 (107) 는 각각의 스탠-바이 해제 요인 선택 회로 (301a, 301b...301) 에 대응하는 스탠-바이 해제 요인 선택 회로 (비동기 세트를 갖는 FF 회로) (302a, 302b...302); 및 입력으로서 FF 회로의 출력 (wup_1, wup_2...wup_x) 을 취하는 NOR 회로 (303) 를 포함한다. 스탠-바이 해제 요인 선택 회로들 (비동기 세트를 갖는 FF 회로) (302a, 302b...302) 각각은 스탠-바이 해제 요인 선택 회로 (AND 게이트) (301a, 301b...301) 로부터의 하이 레벨 신호에 의해 비동기로 설정되도록 구성되고, FF 회로의 출력은 NOR 회로 (303) 를 통해서 모드 전환 회로 (108) 에 출력된다.
도 4 는 모드 전환 회로 (108) 의 예시적인 특정 구성을 예시한다.
모드 전환 회로 (108) 는, 저장된 값이 프로세서 (106) 에 의해 "0" 에서 "1" 로 설정되고 스탠-바이 해제 요인 검출 회로 (107) 로부터 출력된 wup_clrn 신호가 하이에서 로우로 변경될 때 비동기로서 리세트되는 스탠-바이 전환 레지스터 (400); 및 스탠-바이 모드 전환 레지스터 (400) 의 출력 (wup_set) 에 기초하여 비동기로서 설정되고, 스탠-바이 해제 요인 검출 회로 (107) 로부터 출력된 wup_clrn 신호가 하이에서 로우로 변경될 때 비동기로서 리세트하기 위한 스탠-바이 모드 전환 신호 제어 회로 (401) 를 포함한다.
도 5 는 발진 정지/해제 회로 (109) 의 예시적인 특정 구성을 예시한다.
발진 정지/해제 회로 (109) 는: 하이 펄스가 전력 공급 회로 (101) 로부터 i_POWSTBL 신호로서 입력될 때 "1" 로서 설정되는 발진 정지 신호 발생 회로 (500); 및 입력으로서 회로 (500) 의 출력 신호 (ctk_ctrl) 및 모드 전환 회로 (108) 의 출력 (o_STBYn) 을 취하는 AND 게이트 (501); 및 입력으로서 AND 게이트 (501) 의 출력 및 수정 발진자 (102) 의 일 단자를 취하는 NAND 게이트 (502) 를 포함한다. 수정 발진자 (102) 의 다른 단자는 NAND 게이트 (502) 의 출력에 접속된다.
도 6 은 PLL 정지/해제 회로 (110) 의 예시적인 특정 구성을 예시하는 도면이다.
PLL 정지/해제 회로 (110) 는 수정 발진자 (102) 로부터의 발진 클록 (i_CLK) 을 이용하여 카운팅 동작을 수행하고 모드 전환 회로 (108) 로부터의 모드 전환 신호 (o_STBYn) 에 의해 리세트되는 카운터 (600); 및 입력으로서 카운터 (600) 의 각각의 비트를 취하고 pll_en 신호를 PLL 회로 (111) 에 출력하는 AND 게이트 (601) 를 포함한다.
도 7 은 반도체 집적 회로 (100) 에서 모드-전환 통지 출력 단자 (103) 를 예시하는 도면이다. 도 7(a) 는 그 회로 구성을 예시하고, 도 7(b) 및 도 7(c) 각각은 구체적인 트랜지스터 회로를 예시한다.
도 7(a) 에 예시된 바와 같이, 모드-전환 통지 출력 단자 (103) 는: 모드 전환 회로 (108) 로부터의 모드 전환 신호 (o_STBY) 를 반전시켜 출력하기 위한 제 1 인버터 회로 Td1; 및 제 1 인버터 회로 Td1 의 출력을 반전시켜 출력하기 위한 제 2 인버터 회로 Td2 를 포함한다. 도 7(b) 에 예시된 바와 같이, 제 1 인버터 회로 Td1 는, 코어 전원 (VDD-CORE) 과 접지 사이에 접속된 P-형 MOS 트랜지스터 Tr1a 및 N-형 MOS 트랜지스터 Tr1b 를 포함한다. 이러한 트랜지스터들은 낮은 임계값으로 설정되어, 스탠-바이 모드에서 CORE 전압 (0.8V ± 0.1V) 으로 동작할 수 있다. 제 1 인버터 회로 Td1 의 출력의 하이 레벨은 CORE 전압의 레벨이고, 그 출력의 로우 레벨은 접지 레벨이다. 또한, 도 7(c) 에 예시된 바와 같이, 제 2 인버터 회로 Td2 는 IO 전압 (IO-VDD) 과 접지 사이에 접속된 P-형 MOS 트랜지스터 Tr2a 및 N-형 MOS 트랜지스터 Tr2b 를 포함한다. 이들 트랜지스터들은 낮은 임계값으로 설정되어 스탠-바이 모드에서 CORE 전압 (0.8V ± 0.1V) 으로 동작할 수 있다. 제 2 인버터 회로 Td2 의 출력의 하이 레벨은 IO 전압 (1.8V ± 0.1V) 의 레벨이고, 그 출력의 로우 레벨은 접지 레벨이다.
다음으로, 동작이 이하 설명될 것이다.
도 2 는, 도 1 에 예시된 반도체 집적 회로 (100) 가 노멀 동작 모드에서 스탠-바이 모드로 전환된 후 스탠-바이 모드에서 노멀 동작 모드로 복원되는 경우의 시퀀스를 나타내는 파형을 예시하는 도면이다.
여기서, 시간 T1 까지 (T1 의 좌측) 반도체 집적 회로 (100) 는 노멀 동작 모드에서 동작하고, 시간 T1 에서 반도체 집적 회로 (100) 는 스탠-바이 모드로 전환한다는 것이 프로세서 (106) 에 의해 결정되는 것으로 가정한다. 스탠-바이 모드로의 전환은, 반도체 집적 회로 (100) 의 소정의 단자 (미도시) 로부터의 스탠-바이 모드 전환 요청 신호의 입력이 있는 외부 요인의 경우뿐만 아니라 프로세서 (106) 가 스탠-바이 모드로 전환하기 위해 일정한 시간 주기 동안 어떠한 키 입력도 검출하지 않는 내부 요인의 경우도 포함한다.
프로세서 (106) 가 시간 T1 에서 스탠-바이 모드로 전환하는 것을 결정하는 경우, 프로세서 (106) 는 스탠-바이 모드를 해제하기 위한 외부 요인으로서 스탠-바이 해제 요인 검출 회로 (107) 에 몇몇 스탠-바이 해제 요인을 설정한다. 더욱 상세하게, 프로세서 (106) 는 스탠-바이 해제 요인 검출 회로 (107) 의 레지스터 (300) 의 (유효하게 될 스탠-바이 해제 회로에 대응하는) 저장 영역 (FF 회로) 에 대해 "1" 을 설정한다. 그후, 프로세서 (106) 는 반도체 집적 회로 (100) 의 모드를 스탠-바이 모드로 전환하기 위한 신호를 모드 전환 회로 (108) 에 전송한다 (시간 T2).
동시에, 모드 전환 회로 (108) 는 반도체 집적 회로 (100) 의 내부 제어 신호를 스탠-바이 모드로 전환한다. 내부 제어 신호의 이러한 모드 전환에 의해, PLL 정지/해제 회로 (110) 는 내부 제어 신호를 이용하여 PLL 를 정지하도록 동작하고, 발진 정지/해제 회로 (109) 는 내부 제어 신호를 이용하여 수정 발진자 (102) 의 발진을 정지하도록 동작한다. 또한, 모드 전환 회로 (108) 는 내부 제어 신호를 스탠-바이 모드로 전환하고, 동시에, 전력 공급 회로 (101) 에 모드 전환에 대해 통지하기 위해 모드-전환 통지 출력 단자 (103) 를 통해서 하이에서 로우로 o_STBYn 신호의 레벨을 변경한다.
시간 T2 에서, 전력 공급 회로 (101) 는 o_STBYn 신호의 하이에서 로우로의 변경에 의해 반도체 집적 회로 (100) 가 스탠-바이 모드로 전환된다는 것을 검출한다. 시간 T3 내지 T4 동안, 전력 공급 회로 (101) 는 노멀 동작 이용 범위 (예를 들어, 1.2V ± 0.1V) 보다 훨씬 낮은 전압 (예를 들어, 0.8V ± 0.1V) 으로 반도체 집적 회로 (100) 의 코어 전압을 강하시킨다.
강하된 전압 값은 반도체 집적 회로 (100) 의 SRAM 또는 FF (플립 플롭) 회로에서 데이터로서 유지되는 그리고 스탠-바이 모드에서 노멀 동작 모드로 복원하기 위한 내부 회로의 구동 및 구동 회로를 포함하는 출력 단자들에서 신호 레벨의 전환을 위해 필요한 최소 전압값인 것이 바람직하다. 전압 강하는 코어 전압 (VDD-CORE) 에서만 관찰될 수 있고, 단자 전압 (VDD-IO), 즉, 출력 단자를 구성하는 구동 회로의 구동 전압은 변경되지 않는다는 것에 유의한다.
그 후, 미리-선택된 스탠-바이 해제 요인이 시간 T5 에서 발생하는 경우, 반도체 집적 회로 (100) 는 스탠-바이 해제 요인 입력 단자 (105) 를 통해서 내부 신호로서 그 요인을 송신하고, 스탠-바이 해제 요인 검출 회로 (107) 는 그 요인으로서 내부 신호를 검출한다. 모드 전환 회로 (108) 에 의해 제어된 모드가 검출된 신호에 의해 노멀 동작 모드로 전환될 때, 모드-전환 통지 출력 단자 (103) 상에서 나타나는 o_STBYn 신호는 로우에서 하이로 변경된다 (시간 T6).
전력 공급 회로 (101) 는, o_STBYn 신호가 로우에서 하이로 변경되었다는 것을 검출하고, 시간 T7 내지 시간 T8 동안, 전력 공급 회로 (101) 는 반도체 집적 회로 (100) 의 코어 전압 (VDD-CORE) 을 노멀 동작의 전압 (예를 들어, 1.2V ± 0.1V) 로 다시 승압한다. 전력 공급 회로 (101) 는 승압이 완료되는 것을 대기하고, 그후, 시간 T9 에서, 전력 공급 회로 (101) 는 i_POWSTBL 신호로서 하이 펄스를 출력한다.
반도체 집적 회로 (100) 는 전원 안정화 통지 입력 단자 (104) 를 통해서 i_POWSTBL 신호의 하이 펄스를 수신하고, 발진 정지/해제 회로 (109) 는 발진 정지를 해제하여 수정 발진자 (102) 는 발진을 다시 시작한다 (시간 T10).
발진 안정화 시간을 일정 기간 동안 대기한 후 PLL 정지/해제 회로 (110) 는 PLL 회로 (111) 를 다시 인에이블시키고 전체 시스템에 대한 클록 공급을 재개하여 스탠-바이 모드에서 노멀 동작 모드로의 복원을 달성한다.
그 후, 스탠-바이 해제 요인 검출 회로 (107), 모드 전환 회로 (108), 발진 정지/해제 회로 (109) 및 PLL 정지/해제 회로 (110) 의 구체적인 동작이 설명될 것이다.
먼저, 도 3 에 예시된 스탠-바이 해제 요인 검출 회로 (107) 에서, 스탠-바이 해제 요인 선택 레지스터 (300) 의 FF 회로의 일부에서 프로세서 (106) 에 의해 "1" 이 설정되어, 시간 T2 에서 스탠-바이 해제 요인이 선택된다.
스탠-바이 해제 요인 검출 회로 (107) 에서, 스탠-바이 해제 요인 선택 회로 (AND 게이트) (301) 의 동작으로 인해, 스탠-바이 해제 요인 선택 레지스터 (300) 에서 "1" 의 설정으로 인해 선택된 요인만이 스탠-바이 모드로부터의 복원 요인으로서 이용된다. 하이 레벨 신호가 프로세서 (106) 에 의한 스탠-바이 해제 요인으로서 선택된 요인과 관련된 스탠-바이 해제 요인 입력 단자 (105) 에 입력되는 경우, 대응하는 스탠-바이 해제 요인 선택 회로 (비동기 세트를 갖는 FF 회로) (302) 는 비동기가 되는 것으로 설정되고, 스탠-바이 해제 요인 발생 회로 (NOR 게이트) (303) 에 의해 묶인 wup_clrn 신호는 하이에서 로우로 변경된다 (시간 T5). 모드가 스탠-바이 모드에서 노멀 동작 모드로 복원되고 프로세서 (106) 가 노멀 동작을 시작한 후에, 스탠-바이 해제 요인 선택 회로 (302) 의 상태를 판독함으로써 어떤 스탠-바이 해제 요인에 의해 반도체 집적 회로 (100) 가 노멀 동작 모드로 복원하는지를 확인하는 것이 가능하다. 확인 후에, 모드는 스탠-바이 모드로 전환될 것이라는 가정하에서, 스탠-바이 해제 요인 선택 레지스터 (300) 및 스탠-바이 해제 요인 선택 회로 (302) 의 모든 레지스터들 (FF 회로) 을 "0" 으로 설정하는 것이 바람직하다.
도 4 에 예시된 모드 전환 회로 (108) 에서, 먼저, 노멀 동작 모드에서 스탠-바이 모드로 전환시에, 모드 전환 회로 (108) 에서의 스탠-바이 모드 전환 레지스터 (FF 회로) (400) 는 시간 T2 에서 프로세서 (106) 에 의해 "0" 에서 "1" 로 설정된다고 가정된다. 그 결과, wup_set 신호는 로우에서 하이로 변경되고, 스탠-바이 모드 전환 신호 제어 회로 (401) 인 FF 회로는 비동기가 되는 것으로 설정되고, 스탠-바이 모드 전환 신호 제어 회로 (401) 는 o_STBYn 신호를 하이에서 로우로 변경한다.
한편, 모드가 모드 전환 회로 (108) 에서 스탠-바이 모드에서 노멀 동작 모드로 복원할 때, 스탠-바이 해제 요인 검출 회로 (107) 로부터 출력된 wup_clrn 신호는 하이에서 로우로 변경된다. 따라서, 스탠-바이 모드 전환 레지스터 (400) 및 스탠-바이 모드 전환 신호 제어 회로 (401) 양자는 비동기가 되는 것으로 리세트된다. 그 결과, 이러한 이유로, o_STBYn 신호는 로우에서 하이로 변경된다 (시간 T6). 변경된 o_STBYn 신호는 발진 정지/해제 회로 (109) 및 PLL 정지/해제 회로 (110) 뿐만 아니라 반도체 집적 회로 (100) 외부에 모드-전환 통지 출력 단자 (103) 를 통해서 송신된다.
도 5 에 예시된 발진 정지/해제 회로 (109) 에서, 먼저, 모드가 노멀 동작 모드에서 스탠-바이 모드로 전환될 때, o_STBYn 신호는 하이에서 로우로 변경된다. 따라서, 발진 정지 회로 (NAND 게이트) (502) 의 일 측의 입력은 발진 정지 신호 발생 회로 (500 및 501) 에 의해 로우로 고정된다. 동시에, 수정 발진자 (102) 의 일 측상의 단자는 하이로 고정되어, 수정 발진자는 정지되고, 이에 따라, 전체 반도체 집적 회로 (100) 의 클록도 또한 정지된다 (시간 T2). 스탠-바이 모드에서 노멀 동작 모드로 복원시에, o_STBYn 신호는 로우에서 하이로 변경되고 (시간 T6), 그 후, 코어 전압은 노멀 동작에서의 전위로 복원한다. 그 후, 전원 안정화 통지 입력 단자 (104) 를 통해서, 하이 펄스는 i_POWSTBL 신호로서 입력된다 (시간 T9). 이에 따라, 발진 정지 신호 발생 회로 (500) 의 출력 신호 (ctk_ctrl) 은 "1" 이 되는 것으로 설정되고, 그 결과, 발진 정지 신호 발생 회로 (501) 의 출력은 또한 "1" 이 된다. 발진 정지 회로 (NAND 게이트) (502) 는 인버터 회로와 동일하게 되기 때문에, 그 입력 및 출력은 수정 발진자 (102) 의 양단에 접속되고, 수정 발진자 (102) 는 특정 주파수에서 발진을 시작한다 (시간 T10). 이러한 발진 신호는 clk_in 신호로서 PLL 정지/해제 회로 (110) 및 PLL 회로 (111) 로 송신된다.
모드가 도 6 에 예시된 PLL 정지/해제 회로 (110) 내에서 노멀 동작 모드에서 스탠-바이 모드로 전환될 때, o_STBYn 신호는 하이에서 로우로 변경된다. 이에 따라, PLL 해제 시간 측정 회로 (카운터) (600) 는 리세트되고, PLL 인에이블 신호 발생 회로 (AND 게이트) (601) 의 모든 입력 신호들은 "0" 이 된다. 따라서, PLL 인에이블 신호 발생 회로 (AND 게이트) (601) 의 출력 신호 pll_en 도 또한 "0" 이 된다. pll_en 신호가 PLL 의 동작 인에이블 신호이기 때문에, PLL 신호 (111) 는 스탠-바이 모드로의 전환시에 그 기능을 정지한다. 또한, 도 5 에 예시된 발진 정지/해제 회로 (109) 의 동작에 설명된 바와 같이, 수정 발진자 (102) 는 동시에 정지되고, PLL 회로 (111) 로의 클록 입력 clk_in 도 또한 정지된다 (시간 T2).
모드가 스탠-바이 모드에서 노멀 동작 모드로 복원할 때, 수정 발진자 (102) 가 발진을 다시 시작한 후에도 발진이 특정 주파수에서 안정화될 때까지 시간이 걸리는 것이 통상적이다. 따라서, PLL 정지/해제 회로 (110) 는, 카운터가 PLL 해제 시간 측정 회로 (600) 로서 제공되고, 카운터가 클록으로서 수정 발진자 (102) 로부터의 clk_in 신호를 카운팅하며, 이 카운팅은 모든 비트들이 "1" 이 될 때까지 계속되는 회로 구성을 갖는다.
여기서, 카운터의 비트 수는, 수정 발진자 (102) 의 발진이 안정화될 때까지의 시간에 따라서 적절한 비트 수가 되도록 선택된다. 모든 비트들이 "1" 이 될 때 PLL 인에이블 신호 발생 회로 (601) 의 출력 신호 pll_en 은 "1" 이 된다. PLL 해제 시간 측정 회로 (600) 로서 기능하는 FF 회로 자체를 출력 신호 pll_en 에 의해 비동기되는 것으로 설정함으로써, 카운터는 모든 비트가 "1" 로서 강제로 정지된다. pll_en 신호가 PLL 회로 (111) 에 송신되어, PLL 회로 (111) 는 인에이블된다. PLL 회로 (111) 로부터, 소정의 체배된 클록 (multiplied clock) 이 pll_clk_out 신호로서 클록 발생기 (112) 에 출력된다. 이에 따라, 반도체 집적 회로 (100) 는 노멀 동작 모드로서 다시 동작을 재개한다.
이하, 본 발명의 실시형태의 효과가 설명될 것이다.
전술한 바와 같이, 반도체 집적 회로 (100) 는, 도 2 에 예시된 시간 T2 내지 T10 동안 어떠한 시스템 클록도 존재하지 않는 상태 및 코어 전압이 시간 T3 내지 시간 T8 동안 노멀 동작 도중보다 낮은 전위가 되도록 설정된 상태로 동작할 필요가 있다. 그러나, 도 3 내지 도 6 에 예시된 바와 같이, 일련의 동작들이 클록리스 방식으로 동작할 수 있다는 것이 예시된 회로들로부터 명백하며, 일련의 동작들은: 스탠-바이 해제 요인 입력 단자 (105) 를 통해서 스탠-바이 해제 요인을 입력하는 동작; 스탠-바이 해제 요인 검출 회로 (107) 내에서 사전-선택된 요인만을 선택하는 동작; 모드 전환 회로 (108) 에서 유지된 모드를 노멀 동작 모드로 변경시키는 동작; 모드-전환 통지 출력 단자 (103) 를 통해서 o_STBYn 신호를 출력하는 동작; 및 발진 정지 신호 발생 회로 (500) 또는 PLL 해제 시간 측정 회로 (600) 를 구성하는 FF 회로를 비동기가 되도록 리세트하기 위해 o_STBYn 신호를 발진 정지/해제 회로 (109) 및 PLL 정지/해제 회로 (110) 에 송신하는 동작이다.
일련의 동작을 수행하기 위한 회로에서, 게이트 회로, 입력 단자 및 출력 단자는 필요할 때마다 준비될 수도 있어서, 이 회로는 스탠-바이 모드 도중에 낮은 전압을 이용하여 동작될 수도 있다. 그러나, 반도체 집적 회로 (100) 내의 회로의 일부에 대해서만 제한적인 측정을 통해서 실행하는 것이 가능하다. 또한, 일련의 동작들은, 신호들이 클록리스 방식으로 전송되기 때문에 보통의 반도체 집적 회로 (100) 가 동작하는 속도만큼 빠른 동작 속도로 수행되도록 요구되지 않는다. 따라서, 이는, 일련의 회로들을 구성하는 각각의 게이트 회로들이 낮은 전압 하에서 논리적으로 동작할 수 있는 데에 있어서 충분하다 (입력 조합들에 대해서 적절한 출력 신호를 출력할 수 있다). 따라서, 수많은 조건들 하에서, 실시형태 1 에 따른 반도체 집적 회로 (100) 를 달성하기 위해서는 어떠한 전용 게이트 회로도 필요하지 않다.
더욱 상세하게는, 실시형태 1 에 따른 반도체 집적 회로 (100) 에서, 회로의 일부 (도 1 의 예시에서, 스탠-바이 해제 요인 검출 회로 (107), 모드 전환 회로 (108) 및 모드-전환 통지 출력 단자 (103)) 는 코어 전압이 노멀 동작 도중에 전원 전압 범위보다 더 낮은 클록리스 방식으로 동작하여, 스탠-바이 모드에서의 코어 전압은 저하될 수 있고, 이에 따라, 반도체 집적 회로 (100) 의 누설 전류는 현저하게 저하된다.
전술한 부분 이외의 회로들은 노멀 동작 모드에서 코어 전압을 이용하여 동작할 수 있다. 따라서, 이는, 반도체 집적 회로 (100) 의 회로들의 일부만이 낮은 전압을 이용하여 동작한다는 것을 확인하는데 충분하다. 그 결과, 반도체 집적 회로 (100) 를 설계하고 점검하는데 있어서의 문제점을 최소화시킬 수 있다.
이와 같이, 실시형태 1 에 따르면, 반도체 집적 회로 (100) 는 복수의 내부 회로들 중 메인 코어 회로의 동작 모드를 노멀 동작 모드와 스탠-바이 모드 사이에서 전환시키기 위한 모드 전환 회로 (108); 및 스탠-바이 모드를 해제하도록 모드 전환 회로 (108) 에 명령하기 위한 스탠-바이 해제 요인 검출 회로 (107) 를 포함하고, 모드 전환 회로 (108) 및 스탠-바이 해제 요인 검출 회로 (107) 는 스탠-바이 모드에서 스탠-바이 전압을 이용하여 시스템 클록과 비동기로 동작하도록 구성된다. 그 결과, 스탠-바이 모드에서, 코어 회로의 동작 전압이 시스템 클록에 기초하여 동작 한계보다 낮은 스탠-바이 전압으로 저하될 때조차도, 모드 전환 회로 및 스탠-바이 해제 회로는 시스템 클록에 의존하지 않고 스탠-바이 모드에서 동작가능하고, 동작 모드는 스탠-바이 모드에서 노멀 동작 모드로 복원될 수 있다. 그 결과, 스탠-바이 모드 도중에 누설 전류는 억제될 수 있고, 시스템의 전력 소모는 추가적인 외부 부품들 없이 또는 노멀 동작 모드로의 추가적인 복원 시간 없이 저하될 수 있다. 즉, 본 발명의 실시형태 1 에 따른 반도체 집적 회로 (100) 에서, 전력은 슬립 모드 동안 정지되지 않아서, 반도체 집적 회로 (100) 내부의 SRAM 블록 및 FF 는 슬립 모드 동안 데이터를 계속 유지한다. 그 결과, 슬립 모드에서 노멀 동작 모드로 내부 상태를 복원시키기 위해 어떠한 추가적인 회로 또는 외부 부품도 요구되지 않는다. 또한, 복원을 위한 시간도 요구되지 않는다. 그 결과, 반도체 집적 회로 (100) 를 포함하는 시스템의 비용 감소, 및 노멀 동작 모드로의 시스템의 빠른 복원이 달성될 수 있다.
이하, 반도체 집적 회로 (100) 의 추가적인 효과들이 설명될 것이다.
실시형태 1 에서, 모드 전환 회로 (108) 로부터 출력된 모드 전환 신호를 외부로 출력하기 위한 모드-전환 통지 출력 단자 (103) 는 스탠-바이 전압 및 낮은 임계값 전압으로 동작가능한 트랜지스터를 포함하는 인버터 Td1 및 Td2 로 구성되어, 외부 전력 공급 회로등에 스탠-바이 모드에서 노멀 모드로의 복원을 통지하는 것이 가능하다.
또한, 실시형태 1 에서, 전력 공급 회로 (101) 는 반도체 집적 회로 (100) 내의 복수의 내부 회로들 중에서 코어 회로 (106 내지 113) 에 동작 모드에 따른 코어 전압을 동작 전압으로서 공급하고, 전력 공급 회로 (101) 는 복수의 내부 회로들 중 코어 회로들 이외의 (IO 단자 (100b) 를 구성하는 구동 회로와 같은) 내부 회로에 동작 모드와 관계없이 일정한 전위의 동작 전압을 공급하여, 노멀 동작 전압이 스탠-바이 모드 동안에도 코어 회로 이외의 누설 전류가 거의 없는 내부 회로에 유지될 수 있다.
또한, 실시형태 1 에서, 전력 공급 회로 (101) 는 모드 전환 회로 (108) 로부터 스탠-바이 모드를 해제하는 명령을 수신한 후, 전력 공급 회로 (101) 는 코어 전압이 노멀 동작 모드에서 스탠-바이 전압에서 동작 전압으로 승압될 때 전압 안정화 신호 (i_POWSTBL) 를 출력한다. 전력 공급 회로 (101) 로부터 전압 안정화 신호를 수신하면, 반도체 집적 회로 (100) 는 시스템 클록의 발생을 재개하여, 스탠-바이 모드에서 노멀 동작 모드로의 복원이 오작동 없이 안정적으로 이루어질 수 있다.
또한, 실시형태 1 에서, 스탠-바이 해제 요인 검출 회로 (107) 는 모드 전환 회로 (108) 에 복수의 스탠-바이 해제 요인들 중 소정의 스탠-바이 해제 요인에 따라서 스탠-바이 모드를 해제하도록 명령하여, 소정의 스탠-바이 해제 요인은 반도체 집적 회로 (100) 의 용도 또는 동작 상태에 따라서 마스킹될 수 있다.
예를 들어, 이하의 동작이 가능하다. 이동 전화기와 같은 이동 기기가 스탠-바이 모드로 전환하기 위해 그 덮개를 닫음으로써 닫힘 상태를 위해 접힐 경우, 모드는 덮개가 열릴 때 스탠-바이 모드에서 노멀 모드로 복원하도록 설정될 수 있고, 덮개가 닫혀있는 동안에 동작 버튼이 눌러지는 경우에도 스탠-바이 모드에서 노멀 모드로 전환되지 않을 것이다.
또한, 실시형태 1 에서, 모드 전환 회로 (108) 는 코어 회로를 제어하기 위해 프로세서 (106) 로부터의 명령 신호에 기초하여 노멀 동작 모드에서 스탠-바이 모드로 코어 회로의 동작 모드를 전환하여, 프로세서에 의한 제어 하에서 코어 회로가 동작중일 때, 스탠-바이 모드로의 코어 회로의 동작의 전환은 회피될 수 있다. 그 결과, 반도체 집적 회로의 행-업 및 오작동을 회피할 수 있게 된다.
또한, 실시형태 1 에 따른 반도체 집적 회로 (100) 는 배터리-구동 이동 기기, 예를 들어, 셀 폰 기기 및 노트북 컴퓨터에 적용가능하다. 이와 같은 이동 기기 내에 반도체 집적 회로 (100) 를 탑재함으로써, 전력 소모의 감소로 인해 더 긴 배터리 동작 시간을 갖는 이동 기기가 달성될 수 있다.
전술한 바와 같이, 본 발명은 본 발명의 바람직한 실시형태 1 를 이용하여 예시된다. 그러나, 본 발명은 전술한 실시형태 1 에만 단독으로 기초하여 해석되어서는 안된다. 본 발명의 범위가 청구범위에 단독으로 기초하여 해석된다는 것이 이해된다. 또한, 당업자가 본 발명의 상세한 바람직한 실시형태 1 의 설명으로부터 공통의 지식 및 본 발명의 설명에 기초하여 기술의 동등한 범위를 구현할 수 있다는 것이 이해된다. 또한, 본 명세서에 인용된 임의의 특허, 임의의 특허 출원 및 임의의 참조가, 그 내용이 본 명세서에서 구체적으로 설명되는 것과 동일한 방식으로 본 명세서에서 참조로서 통합되어야만 한다는 것이 이해된다.
산업상 이용가능성
반도체 집적 회로 및 이 반도체 집적 회로가 탑재된 전자 정보 기기의 분야에서, 본 발명은 스탠-바이 모드로부터 복원하도록 요구되는 시간을 단축시키는 이점 그리고 어떠한 여분의 비용도 요구하지 않는다는 이점을 유지하면서, 종래 기술보다 스탠-바이 모드 도중에 전원 전압을 더 감소시킴으로써 억제된 누설 전류를 갖는 감소된 전력 소모로 동작을 달성할 수 있는 반도체 집적 회로를 제공하기 위한 것이다. 따라서, 본 발명은 배터리-구동 이동 기기, 예를 들어, 셀 폰 기기 또는 노트북 컴퓨터의 분야에서 유용하다.
본 발명의 범위 및 사상으로부터 벗어나지 않고 당업자에 의해 다양한 다른 변형이 용이하게 이루어질 수 있고 명백할 것이다. 따라서, 본 명세서에 첨부된 청구항의 범위는 본 명세서에 설명된 상세한 설명만으로 한정하도록 의도되지 않고, 청구범위는 광범위하게 해석된다.
100, 200 반도체 집적 회로
101, 201 전력 공급 회로
102 수정 발진자
103 모드-전환 통지 출력 단자
104 전원 안정화 통지 입력 단자
105a, 105b, 105 스탠-바이 해제 요인 입력 단자
106 프로세서
107 스탠-바이 해제 요인 검출 회로
108, 208 모드 전환 회로
109 발진 정지/해제 회로
110 PLL 정지/해제 회로
111 PLL 회로
112 클록 발생기 (CG)
113 각종 기능 블록
100a, 100b, 100c, 114, 115, 101a, 101b, 101c 단자
300 스탠-바이 해제 요인 선택 레지스터
301a, 301b, 301 스탠-바이 해제 요인 선택 회로 (AND 게이트)
302a, 302b, 302 스탠-바이 해제 요인 선택 회로 (비동기 세트를 갖는 FF)
303 스탠-바이 해제 요인 발생 회로 (NOR 게이트)
400 스탠-바이 모드 전환 레지스터
401 스탠-바이 모드 전환 신호 제어 회로 (비동기 리세트/세트)
500 발진 정지 신호 발생 회로 (비동기 리세트/세트를 갖는 FF)
501 발진 정지 신호 발생 회로 (AND 게이트)
502 발진 정지 회로 (NAND 게이트)
600 PLL 해제 시간 측정 회로 (카운터)
601 PLL 인에이블 신호 발생 회로 (AND 게이트)

Claims (10)

  1. 복수의 내부 회로들을 포함하고, 상기 복수의 내부 회로들 중 주요 코어 회로가 시스템 클록에 기초하여 동작을 수행하는 노멀 동작 모드 및 상기 주요 코어 회로의 동작 전압이 상기 노멀 동작 모드에서의 동작 전압보다 낮은 스탠-바이 전압으로 저하되는 스탠-바이 모드를 갖는 반도체 집적 회로로서,
    상기 반도체 집적 회로는:
    상기 주요 코어 회로의 동작 모드를 상기 노멀 동작 모드와 상기 스탠-바이 모드 사이에서 전환시키기 위한 모드 전환 회로;
    상기 모드 전환 회로에 상기 스탠-바이 모드를 해제하도록 명령하기 위한 스탠-바이 해제 회로; 및
    상기 시스템 클록의 기준이 될 클록 신호를 발생시키는 발진자의 발진 정지 및 정지 해제를 제어하기 위한 발진 정지 해제 회로를 더 포함하고,
    상기 모드 전환 회로는 모드 전환 명령 신호에 응답하여 상기 노멀 동작 모드에서 상기 스탠-바이 모드로 모드 전환을 명령하기 위한 모드 전환 신호를 상기 발진 정지 해제 회로 및 외부 전력 공급 회로에 출력하며,
    상기 발진 정지 해제 회로는 상기 모드 전환 회로로부터의 상기 모드 전환 신호에 기초하여 상기 발진자의 발진이 멈추도록 상기 발진자를 제어하고, 코어 전압이 상기 스탠-바이 전압으로부터 상기 노멀 동작 모드에서의 동작 전압으로 상승될 때 상기 외부 전력 공급 회로가 출력하는 전압 안정화 신호를 수신하면, 상기 전압 안정화 신호는 상기 발진 정지 해제 회로가 상기 발진자를 제어하여, 상기 발진자의 발진이 재개하도록 유발하고,
    상기 모드 전환 회로 및 상기 스탠-바이 해제 회로는 상기 스탠-바이 전압을 이용하여 상기 시스템 클록과 비동기로 동작하도록 구성되고;
    상기 스탠-바이 모드에서, 상기 주요 코어 회로의 상기 동작 전압은 상기 시스템 클록에 기초한 코어 회로 동작을 위한 최소 전압보다 낮은 상기 스탠-바이 전압으로 저하되는, 반도체 집적 회로.
  2. 제 1 항에 있어서,
    상기 모드 전환 회로로부터 출력된 모드 전환을 명령하기 위한 모드 전환 신호를 외부 전력 공급 회로에 출력하기 위한 모드 전환 통지 출력 단자부를 더 포함하고,
    상기 모드 전환 통지 출력 단자부는, 상기 스탠-바이 전압으로 트랜지스터를 동작가능하게 하는 임계전압을 가지는 상기 트랜지스터를 포함하는, 반도체 집적 회로.
  3. 제 2 항에 있어서,
    상기 모드 전환 통지 출력 단자부는 상기 복수의 내부 회로들에 상기 동작 전압을 공급하기 위한 상기 외부 전력 공급 회로와 접속되고;
    상기 외부 전력 공급 회로는, 상기 주요 코어 회로에 상기 동작 전압으로서 상기 동작 모드에 따라서 코어 전압을 공급하고, 상기 복수의 내부 회로들 중 상기 주요 코어 회로 이외의 내부 회로들에 상기 동작 모드와 관계없이 일정한 전위의 동작 전압을 공급하는, 반도체 집적 회로.
  4. 제 2 항에 있어서,
    상기 외부 전력 공급 회로는 상기 주요 코어 회로에 코어 전압을 공급하고, 그리고,
    상기 외부 전력 공급 회로가 상기 모드 전환 통지 출력 단자부로부터 상기 스탠-바이 모드를 해제하기 위한 명령을 수신한 후, 상기 스탠-바이 전압으로부터 상기 노멀 동작 모드에서의 상기 동작 전압으로 상기 코어 전압이 상승될 때 출력되는 전압 안정화 신호를 입력하기 위한 단자를 포함하는, 반도체 집적 회로.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 복수의 내부 회로들은 상기 주요 코어 회로로서 다양한 데이터를 저장하기 위한 메모리 회로를 포함하고;
    상기 스탠-바이 전압은 상기 메모리 회로 내의 상기 데이터의 저장 상태를 유지하기 위한 한계 이상의 전압인, 반도체 집적 회로.
  7. 제 1 항에 있어서,
    상기 스탠-바이 해제 회로는, 복수의 스탠-바이 해제 요인들 중 소정의 스탠-바이 해제 요인에 따라서 상기 스탠-바이 모드를 해제하도록 상기 모드 전환 회로에 명령하는, 반도체 집적 회로.
  8. 제 7 항에 있어서,
    상기 스탠-바이 해제 회로는, 상기 복수의 스탠-바이 해제 요인들의 각각이 유효 또는 무효로 결정되는지의 여부에 따라서 상기 복수의 스탠-바이 해제 요인들 각각에 값을 설정하기 위한 복수의 설정 영역들을 갖는 선택 레지스터를 포함하고;
    상기 선택 레지스터의 상기 설정 영역들 내에 설정된 값에 의해, 상기 복수의 스탠-바이 해제 요인들 중에서 소정의 스탠-바이 해제 요인이 상기 소정의 스탠-바이 해제 요인에 의해 상기 스탠-바이 모드를 해제하지 않기 위해 마스킹되는, 반도체 집적 회로.
  9. 제 1 항에 있어서,
    상기 주요 코어 회로를 제어하기 위한 프로세서를 더 포함하고,
    상기 모드 전환 회로는, 상기 프로세서로부터의 명령 신호에 기초하여 상기 주요 코어 회로의 상기 동작 모드를 상기 노멀 동작 모드에서 상기 스탠-바이 모드로 전환하는, 반도체 집적 회로.
  10. 제 1 항에 기재된 반도체 집적 회로를 포함하는, 전자 정보 기기.
KR1020110022573A 2010-03-15 2011-03-14 반도체 집적 회로 및 전자 정보 기기 KR101322520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010058480A JP5285643B2 (ja) 2010-03-15 2010-03-15 半導体集積回路および電子情報機器
JPJP-P-2010-058480 2010-03-15

Publications (2)

Publication Number Publication Date
KR20110103884A KR20110103884A (ko) 2011-09-21
KR101322520B1 true KR101322520B1 (ko) 2013-10-28

Family

ID=44787782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110022573A KR101322520B1 (ko) 2010-03-15 2011-03-14 반도체 집적 회로 및 전자 정보 기기

Country Status (4)

Country Link
US (1) US8595518B2 (ko)
JP (1) JP5285643B2 (ko)
KR (1) KR101322520B1 (ko)
TW (1) TWI435222B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108658970A (zh) * 2013-03-15 2018-10-16 建新公司 制备葡萄糖基神经酰胺合酶抑制剂的方法
WO2015193777A1 (en) * 2014-06-20 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6492507B2 (ja) * 2014-10-06 2019-04-03 株式会社デンソー 電子制御装置
KR20180080463A (ko) * 2017-01-04 2018-07-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
US10615808B1 (en) 2018-09-14 2020-04-07 Qualcomm Incorporated Frequency synthesis with accelerated locking
US10374651B1 (en) * 2018-09-29 2019-08-06 Qualcomm Incorporated Systems and methods of relocking for locked loops
JP7374622B2 (ja) * 2019-06-17 2023-11-07 キヤノン株式会社 情報処理装置
TWI755771B (zh) * 2020-06-24 2022-02-21 新唐科技股份有限公司 處理電路及處理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887364A (ja) * 1994-07-20 1996-04-02 Seiko Epson Corp 半導体装置、マイクロコンピュータおよび電子機器
JPH08274620A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 半導体集積回路装置及びマイクロコンピュータ
JP2003330581A (ja) * 2002-05-13 2003-11-21 Canon Inc データ処理端末装置
JP2007304909A (ja) * 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電気機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365714A (ja) 1986-09-05 1988-03-24 Nec Corp 半導体集積回路
JPS6373410A (ja) * 1986-09-17 1988-04-04 Mitsubishi Electric Corp 電源制御装置
JP4155621B2 (ja) * 1998-05-28 2008-09-24 富士通テン株式会社 電源回路
JP2002132397A (ja) 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7039823B2 (en) * 2002-04-26 2006-05-02 Texas Instruments Incorporated On-chip reset circuitry and method
DE60307293T2 (de) * 2002-08-28 2007-10-11 Koninklijke Philips Electronics N.V. Verfahren zur verringerung der stromaufnahme in einer zustandshalteschaltung, zustandshalteschaltung und elektronische einrichtung
EP1447736A1 (fr) * 2003-02-06 2004-08-18 STMicroelectronics Microprocesseur comprenant des modes de fonctionnement à faible consommation électrique
JP3768202B2 (ja) * 2003-05-13 2006-04-19 松下電器産業株式会社 半導体集積回路
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
JP2006209186A (ja) * 2005-01-25 2006-08-10 Sharp Corp クロック制御装置及び電子機器
JP2006350483A (ja) * 2005-06-14 2006-12-28 Fujitsu Ltd 計算機装置
JP2008098774A (ja) * 2006-10-06 2008-04-24 Oki Electric Ind Co Ltd 半導体集積回路装置
JP5104254B2 (ja) * 2007-11-30 2012-12-19 富士通セミコンダクター株式会社 集積回路装置
US8327173B2 (en) * 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
US8412967B2 (en) * 2009-07-28 2013-04-02 Stmicroelectronics S.R.L. Method of enhancing power saving in an integrated electronic system with distinctly powered islands of functional circuitries and related device architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887364A (ja) * 1994-07-20 1996-04-02 Seiko Epson Corp 半導体装置、マイクロコンピュータおよび電子機器
JPH08274620A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 半導体集積回路装置及びマイクロコンピュータ
JP2003330581A (ja) * 2002-05-13 2003-11-21 Canon Inc データ処理端末装置
JP2007304909A (ja) * 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電気機器

Also Published As

Publication number Publication date
JP2011192084A (ja) 2011-09-29
US20110254597A1 (en) 2011-10-20
KR20110103884A (ko) 2011-09-21
JP5285643B2 (ja) 2013-09-11
US8595518B2 (en) 2013-11-26
TW201202961A (en) 2012-01-16
TWI435222B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
KR101322520B1 (ko) 반도체 집적 회로 및 전자 정보 기기
JP5010104B2 (ja) Ｍｔｃｍｏｓ装置及びその制御方法
US7652513B2 (en) Slave latch controlled retention flop with lower leakage and higher performance
US7982514B2 (en) State-retentive master-slave flip flop to reduce standby leakage current
US7279927B2 (en) Integrated circuit with multiple power domains
US10536139B2 (en) Charge-saving power-gate apparatus and method
US9395797B2 (en) Microcontroller with multiple power modes
JP2007535031A (ja) データ処理システム内における状態保持
CN110462962B (zh) 利用有源负载的功率多路复用
JPH0632231B2 (ja) 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器
EP3353891B1 (en) Power management with flip-flops
US20180004276A1 (en) Adaptive power multiplexing with a power distribution network
EP0604044B1 (en) Power supply loss sensor
KR100559738B1 (ko) 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법
US8564332B2 (en) Automatic clock-activity based chip/IO ring design—a novel architecture to reduce standby consumption
US7313713B2 (en) Sequential/combinational logic transistor segregation for standby power and performance optimization
KR20090033969A (ko) 통신시스템에서 전류소모를 감소시키기 위한 장치 및 방법
JP2005137182A (ja) スイッチングレギュレータ
BR112019019842B1 (pt) Dispositivo eletrônico, método para multiplexar energia com uma carga ativa e circuito integrado

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant