JPH0756858A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0756858A JPH0756858A JP5157856A JP15785693A JPH0756858A JP H0756858 A JPH0756858 A JP H0756858A JP 5157856 A JP5157856 A JP 5157856A JP 15785693 A JP15785693 A JP 15785693A JP H0756858 A JPH0756858 A JP H0756858A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- driving
- battery
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】
【目的】 プログラム実行中の暴走の防止と、電池寿命
の延長を図った電子機器を提供する。 【構成】 第１及び第２の電源電圧検出手段２３，２４
により駆動用電池２０の電圧の低下が検出されると、該
検出信号により、駆動電圧切替手段４４と第１及び第２
のＤフリップフロップ５２，５３がＣＰＵ２８により切
り替えられて、駆動電圧と駆動周波数が低下する。
の延長を図った電子機器を提供する。 【構成】 第１及び第２の電源電圧検出手段２３，２４
により駆動用電池２０の電圧の低下が検出されると、該
検出信号により、駆動電圧切替手段４４と第１及び第２
のＤフリップフロップ５２，５３がＣＰＵ２８により切
り替えられて、駆動電圧と駆動周波数が低下する。
Description
【０００１】
【産業上の利用分野】本発明は、電池を電源として駆動
する電子辞典等の小型の電子機器に関する。
する電子辞典等の小型の電子機器に関する。
【０００２】
【従来の技術】従来、電池を電源として駆動する電子辞
典等の小型の電子機器は、図６に示すように構成されて
おり、駆動用電池１から供給される電圧を、１つの電源
回路２によって例えば＋５Ｖに昇圧、若しくはレギュレ
ーションした後、Ｇ．Ａ（ゲートアレー）３，ＲＯＭ
（リードオンリメモリ）４，ＲＡＭ（ランダムアクセス
メモリ）５等の各ディバイスに供給していた。また、駆
動周波数も任意の値に設定された発振子６を使用してお
り、条件によって発信周波数を変更することができない
ようになっていた。
典等の小型の電子機器は、図６に示すように構成されて
おり、駆動用電池１から供給される電圧を、１つの電源
回路２によって例えば＋５Ｖに昇圧、若しくはレギュレ
ーションした後、Ｇ．Ａ（ゲートアレー）３，ＲＯＭ
（リードオンリメモリ）４，ＲＡＭ（ランダムアクセス
メモリ）５等の各ディバイスに供給していた。また、駆
動周波数も任意の値に設定された発振子６を使用してお
り、条件によって発信周波数を変更することができない
ようになっていた。
【０００３】尚、図６中、７は各種のデータを表示する
表示部、８は各種のデータを入力する入力部、９は電源
回路２によって処理された電圧を検出する電圧検出手
段、１０はＲＡＭ５のデータをバックアップするための
バックアップ手段、１１はバックアップ用の電圧（例え
ば、＋３Ｖ）を供給するバックアップ用電池、１２は電
子機器全体を制御するＣＰＵ（中央演算処理装置）であ
る。
表示部、８は各種のデータを入力する入力部、９は電源
回路２によって処理された電圧を検出する電圧検出手
段、１０はＲＡＭ５のデータをバックアップするための
バックアップ手段、１１はバックアップ用の電圧（例え
ば、＋３Ｖ）を供給するバックアップ用電池、１２は電
子機器全体を制御するＣＰＵ（中央演算処理装置）であ
る。
【０００４】
【発明が解決しようとする課題】このような従来の電子
機器にあっては、処理時間の長いプログラムを実行する
際に電源回路から供給される電圧が駆動可能な下限値を
下回り暴走する虞がある。また、限られた電池電圧で
は、電池寿命が短く使用に適さない場合がある。
機器にあっては、処理時間の長いプログラムを実行する
際に電源回路から供給される電圧が駆動可能な下限値を
下回り暴走する虞がある。また、限られた電池電圧で
は、電池寿命が短く使用に適さない場合がある。
【０００５】本発明は上記事情に鑑みてなされたもの
で、プログラム実行中の暴走の防止と、電池寿命の延長
を図った電子機器を提供することを目的とするものであ
る。
で、プログラム実行中の暴走の防止と、電池寿命の延長
を図った電子機器を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、電源電圧を検出する電源電圧検出手段と、
駆動電圧を切り替える駆動電圧切替手段と、駆動周波数
を切り替える駆動周波数切替手段と、前記電源電圧検出
手段からの検出信号により前記駆動電圧切替手段と前記
駆動周波数切替手段を切り替え制御する制御手段とを具
備したことを特徴とするものである。
に本発明は、電源電圧を検出する電源電圧検出手段と、
駆動電圧を切り替える駆動電圧切替手段と、駆動周波数
を切り替える駆動周波数切替手段と、前記電源電圧検出
手段からの検出信号により前記駆動電圧切替手段と前記
駆動周波数切替手段を切り替え制御する制御手段とを具
備したことを特徴とするものである。
【０００７】
【作用】電源電圧検出手段により電源電圧の低下が検出
されると、該検出信号に基づいて制御手段により、駆動
電圧切替手段と駆動周波数切替手段が切り替えられて、
駆動電圧と駆動周波数が低下する。これにより、プログ
ラム実行中の暴走を防止することができると共に、電池
寿命の延長を図ることができる。
されると、該検出信号に基づいて制御手段により、駆動
電圧切替手段と駆動周波数切替手段が切り替えられて、
駆動電圧と駆動周波数が低下する。これにより、プログ
ラム実行中の暴走を防止することができると共に、電池
寿命の延長を図ることができる。
【０００８】
【実施例】以下、本発明の一実施例を図１〜図５に基づ
き説明する。
き説明する。
【０００９】（第１実施例）まず、本発明の第１実施例
を、図１及び図２に基づき説明する。図１は、本発明の
第１実施例に係わる電子機器の構成を示すブロック図、
図２は、同電子機器の要部の構成を示すブロック図であ
る。図１において、２０は例えば＋６Ｖの電圧を供給す
る駆動用電池、２１は例えば＋５Ｖ，＋４Ｖ，＋３Ｖの
各電圧を供給する電源回路、２２は電源回路２１から供
給され且つ後述するＣＰＵやＲＯＭ等を駆動するための
駆動電圧ＶＣＣの端子、２３は＋４．２Ｖ以下の電圧に
なるとロー（ＬＯＷ）レベルの信号を出力する第１段階
の電圧検出手段（電源電圧検出手段）となる第１リセッ
トＩＣ、２４は例えば＋３．２Ｖ以下の電圧になるとロ
ー（ＬＯＷ）レベルの信号を出力する第２段階の電圧検
出手段（電源電圧検出手段）となる第２リセットＩＣで
ある。
を、図１及び図２に基づき説明する。図１は、本発明の
第１実施例に係わる電子機器の構成を示すブロック図、
図２は、同電子機器の要部の構成を示すブロック図であ
る。図１において、２０は例えば＋６Ｖの電圧を供給す
る駆動用電池、２１は例えば＋５Ｖ，＋４Ｖ，＋３Ｖの
各電圧を供給する電源回路、２２は電源回路２１から供
給され且つ後述するＣＰＵやＲＯＭ等を駆動するための
駆動電圧ＶＣＣの端子、２３は＋４．２Ｖ以下の電圧に
なるとロー（ＬＯＷ）レベルの信号を出力する第１段階
の電圧検出手段（電源電圧検出手段）となる第１リセッ
トＩＣ、２４は例えば＋３．２Ｖ以下の電圧になるとロ
ー（ＬＯＷ）レベルの信号を出力する第２段階の電圧検
出手段（電源電圧検出手段）となる第２リセットＩＣで
ある。
【００１０】また、２５は後述するＲＡＭに格納されて
いるデータをバックアップするためのバックアップ手
段、２６はバックアップ用の例えば＋３Ｖの電圧を供給
するバックアップ用電池、２７は駆動周波数を発生する
駆動周波数発生手段（駆動周波数切替手段）、２８は例
えば＋３Ｖ〜＋５Ｖまでの駆動電圧で駆動されるＣＰＵ
（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ；
中央演算処理装置）で、電子機器全体を制御するもので
あり、Ｇ．Ａ（ゲートアレー）２９の内部に組み込まれ
ている。Ｇ．Ａ２９はＣＰＵ２８が各ディバイスをコン
トロールするためのロジックＩＣからなるものである。
いるデータをバックアップするためのバックアップ手
段、２６はバックアップ用の例えば＋３Ｖの電圧を供給
するバックアップ用電池、２７は駆動周波数を発生する
駆動周波数発生手段（駆動周波数切替手段）、２８は例
えば＋３Ｖ〜＋５Ｖまでの駆動電圧で駆動されるＣＰＵ
（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ；
中央演算処理装置）で、電子機器全体を制御するもので
あり、Ｇ．Ａ（ゲートアレー）２９の内部に組み込まれ
ている。Ｇ．Ａ２９はＣＰＵ２８が各ディバイスをコン
トロールするためのロジックＩＣからなるものである。
【００１１】３０は各種のデータを表示する表示部、３
１はＧ．Ａ２９から表示部３０をコントロールするライ
ン群、３２は各種のデータを入力する入力部で、キーボ
ード等からなる。３３は入力部３２により入力された入
力信号をＧ．Ａ２９に伝える入力信号ライン、３４は第
１リセットＩＣ２３からの検出信号をＧ．Ａ２９に伝え
る検出信号ライン、３５は第２リセットＩＣ２４からの
検出信号をＧ．Ａ２９に伝える検出信号ライン、３６は
アドレスバス、３７はデータバス、３８はＲＯＭ（リー
ドオンリメモリ）で、アドレスバス３６及びデータバス
３７を介してＧ．Ａ２９に接続してあり、電子機器全体
を制御するためにＣＰＵ２８が実行する制御プログラム
を格納している。３９はＲＡＭ（ランダムアクセスメモ
リ）で、アドレスバス３６及びデータバス３７を介して
Ｇ．Ａ２９に接続してあり、各種の入力データや計算結
果等を格納する。
１はＧ．Ａ２９から表示部３０をコントロールするライ
ン群、３２は各種のデータを入力する入力部で、キーボ
ード等からなる。３３は入力部３２により入力された入
力信号をＧ．Ａ２９に伝える入力信号ライン、３４は第
１リセットＩＣ２３からの検出信号をＧ．Ａ２９に伝え
る検出信号ライン、３５は第２リセットＩＣ２４からの
検出信号をＧ．Ａ２９に伝える検出信号ライン、３６は
アドレスバス、３７はデータバス、３８はＲＯＭ（リー
ドオンリメモリ）で、アドレスバス３６及びデータバス
３７を介してＧ．Ａ２９に接続してあり、電子機器全体
を制御するためにＣＰＵ２８が実行する制御プログラム
を格納している。３９はＲＡＭ（ランダムアクセスメモ
リ）で、アドレスバス３６及びデータバス３７を介して
Ｇ．Ａ２９に接続してあり、各種の入力データや計算結
果等を格納する。
【００１２】４０はＲＯＭ３８及びＲＡＭ３９へのＲＤ
（リード）信号ライン、４１はＲＯＭ３８へのＣＳ（チ
ップセレクト）信号ライン、４２はＲＡＭ３９へのＷＲ
（ライト）信号ライン、４３はＲＡＭ３９へのＣＳ（チ
ップセレクト）信号ライン、４４は供給（駆動）電圧を
切り替える駆動電圧切替手段、４５はＧ．Ａ２９から出
力する供給電圧切替信号ラインである。
（リード）信号ライン、４１はＲＯＭ３８へのＣＳ（チ
ップセレクト）信号ライン、４２はＲＡＭ３９へのＷＲ
（ライト）信号ライン、４３はＲＡＭ３９へのＣＳ（チ
ップセレクト）信号ライン、４４は供給（駆動）電圧を
切り替える駆動電圧切替手段、４５はＧ．Ａ２９から出
力する供給電圧切替信号ラインである。
【００１３】図２は、駆動周波数発生手段２７及び駆動
電圧切替手段４４と、それに伴うＧ．Ａ２９の内部ロジ
ックを示す図である。同図において、４６，４７は発振
用のコンデンサ、４８は８Ｍｚの水晶発振子、４９，５
０は制限抵抗、５１は水晶発振子用インバータ、５２，
５３は第１及び第２のＤフリップフロップ（駆動周波数
切替手段）、５４，５５，５６はアナログスイッチ、５
７はＡＮＤゲート、５８，５９，６０はプルアップ抵
抗、６１，６２，６３は供給電圧切替用のトランジス
タ、６４，６５，６６は電流の逆流防止用のショットキ
ダイオード、６７，６８，６９はデコードラッチ回路７
０からのコントロールライン、デコードラッチ回路７０
はＣＰＵ２８のＩ／Ｏアドレスをデコードし、該デコー
ド下アドレスのデータをラッチするものである。
電圧切替手段４４と、それに伴うＧ．Ａ２９の内部ロジ
ックを示す図である。同図において、４６，４７は発振
用のコンデンサ、４８は８Ｍｚの水晶発振子、４９，５
０は制限抵抗、５１は水晶発振子用インバータ、５２，
５３は第１及び第２のＤフリップフロップ（駆動周波数
切替手段）、５４，５５，５６はアナログスイッチ、５
７はＡＮＤゲート、５８，５９，６０はプルアップ抵
抗、６１，６２，６３は供給電圧切替用のトランジス
タ、６４，６５，６６は電流の逆流防止用のショットキ
ダイオード、６７，６８，６９はデコードラッチ回路７
０からのコントロールライン、デコードラッチ回路７０
はＣＰＵ２８のＩ／Ｏアドレスをデコードし、該デコー
ド下アドレスのデータをラッチするものである。
【００１４】次に、本実施例に係わる電子機器の動作を
説明する。まず、電池の初期投入時における電池電圧は
＋５Ｖ以上であるので、第１及び第２の電圧検出手段２
３，２４からは、いずれも信号は出力されない。そし
て、ＣＰＵ２８がＩ／Ｏの任意のアドレスに第１のコン
トロールライン６７のみがアクティブになるようにデコ
ードラッチ回路７０にデータを書き込むと、該第１のコ
ントロールライン６７のみがハイレベルとなり、第２及
び第３のコントロールライン６８，６９はローレベルと
なる。
説明する。まず、電池の初期投入時における電池電圧は
＋５Ｖ以上であるので、第１及び第２の電圧検出手段２
３，２４からは、いずれも信号は出力されない。そし
て、ＣＰＵ２８がＩ／Ｏの任意のアドレスに第１のコン
トロールライン６７のみがアクティブになるようにデコ
ードラッチ回路７０にデータを書き込むと、該第１のコ
ントロールライン６７のみがハイレベルとなり、第２及
び第３のコントロールライン６８，６９はローレベルと
なる。
【００１５】第１のコントロールライン６７がハイレベ
ルになると、第１のアナログスイッチ５４と第１のトラ
ンジスタ６１がオン状態になるため、ＣＰＵ２８のＣＬ
Ｋ端子には、ＡＮＤゲート５７を通して８ＭＨｚの駆動
周波数が、ＶＣＣには第１の逆流防止用ダイオード６４
を通して＋５Ｖの電圧がそれぞれ供給される。
ルになると、第１のアナログスイッチ５４と第１のトラ
ンジスタ６１がオン状態になるため、ＣＰＵ２８のＣＬ
Ｋ端子には、ＡＮＤゲート５７を通して８ＭＨｚの駆動
周波数が、ＶＣＣには第１の逆流防止用ダイオード６４
を通して＋５Ｖの電圧がそれぞれ供給される。
【００１６】また、第２及び第３のアナログスイッチ５
５，５６と第２及び第３のトランジスタ６２，６３は、
それぞれ対応する第２及び第３のコントロールライン６
８，６９がローレベルのためオフ状態となり、信号及び
電圧は供給されない。
５，５６と第２及び第３のトランジスタ６２，６３は、
それぞれ対応する第２及び第３のコントロールライン６
８，６９がローレベルのためオフ状態となり、信号及び
電圧は供給されない。
【００１７】そして、経時に伴い、駆動用電池２０の電
池電圧が次第に低下して＋４Ｖになったときに、第１の
電圧検出手段２３からローレベルの信号が出力される。
この信号がＧ．Ａ２９に入力されることにより、ＣＰＵ
２８が第２のコントロールライン６８のみがアクティブ
になるようにデコードラッチ回路７０にデータを書き込
むと、第２のコントロールライン６８のみがハイレベル
となる。
池電圧が次第に低下して＋４Ｖになったときに、第１の
電圧検出手段２３からローレベルの信号が出力される。
この信号がＧ．Ａ２９に入力されることにより、ＣＰＵ
２８が第２のコントロールライン６８のみがアクティブ
になるようにデコードラッチ回路７０にデータを書き込
むと、第２のコントロールライン６８のみがハイレベル
となる。
【００１８】その時点で第１のアナログスイッチ５４は
オフ状態になり、第２のアナログスイッチ５５のみがオ
ン状態になる。同様に、第１のトランジスタ６１はオフ
状態になり、第２のトランジスタ６２のみがオン状態に
なることで、駆動電圧端子２２には＋４．０Ｖの駆動電
圧ＶＣＣが供給される。
オフ状態になり、第２のアナログスイッチ５５のみがオ
ン状態になる。同様に、第１のトランジスタ６１はオフ
状態になり、第２のトランジスタ６２のみがオン状態に
なることで、駆動電圧端子２２には＋４．０Ｖの駆動電
圧ＶＣＣが供給される。
【００１９】また、第２のアナログスイッチ５５には第
１のＤフリップフロップ５２のＱ出力ラインが結線され
ており、ここからは駆動周波数発生回路２７から出力さ
れる８ＭＨｚを２分周した４ＭＨｚの信号が出力されて
いる。ＡＮＤゲート５７の入力は、オフ状態の第１及び
第３のアナログスイッチ５４，５６に結線されているも
のに関しては、第１及び第３のプルアップ抵抗５８，６
０によってハイレベルに固定されているため、オン状態
にある第２のアナログスイッチ５５から入力される信号
のみがＣＰＵ２８のＣＬＫ端子に出力される。
１のＤフリップフロップ５２のＱ出力ラインが結線され
ており、ここからは駆動周波数発生回路２７から出力さ
れる８ＭＨｚを２分周した４ＭＨｚの信号が出力されて
いる。ＡＮＤゲート５７の入力は、オフ状態の第１及び
第３のアナログスイッチ５４，５６に結線されているも
のに関しては、第１及び第３のプルアップ抵抗５８，６
０によってハイレベルに固定されているため、オン状態
にある第２のアナログスイッチ５５から入力される信号
のみがＣＰＵ２８のＣＬＫ端子に出力される。
【００２０】そして、再び駆動用電池２０の電池電圧が
低下して＋３．２Ｖになると、第２の電圧検出手段２４
からローレベルの信号が出力されることにより、ＣＰＵ
２８が、第３のコントロールライン６９のみがアクティ
ブになるようにデコードラッチ回路７０にデータを書き
込む。すると、第３のコントロールライン６９のみがハ
イレベルとなるため、第３のアナログスイッチ５６と第
３のトランジスタ６３のみがオン状態になる。
低下して＋３．２Ｖになると、第２の電圧検出手段２４
からローレベルの信号が出力されることにより、ＣＰＵ
２８が、第３のコントロールライン６９のみがアクティ
ブになるようにデコードラッチ回路７０にデータを書き
込む。すると、第３のコントロールライン６９のみがハ
イレベルとなるため、第３のアナログスイッチ５６と第
３のトランジスタ６３のみがオン状態になる。
【００２１】第３のアナログスイッチ５６の入力端子に
は第２のＤフリップフロップ５３のＱ出力端子が結線さ
れており、ここには駆動周波数発生回路２７の８ＭＨｚ
を第１のＤフリップフロップ５２で２分周したものを更
に第２のＤフリップフロップ５３で２分周した２ＭＨｚ
の信号が発生しているため、ＣＰＵ２８のＣＬＫ端子に
は、２ＭＨｚの駆動周波数が供給される。更に、第３の
トランジスタ６３がオン状態になることで、駆動電圧端
子２２には＋３．０Ｖの駆動電圧ＶＣＣが供給されるこ
とになる。
は第２のＤフリップフロップ５３のＱ出力端子が結線さ
れており、ここには駆動周波数発生回路２７の８ＭＨｚ
を第１のＤフリップフロップ５２で２分周したものを更
に第２のＤフリップフロップ５３で２分周した２ＭＨｚ
の信号が発生しているため、ＣＰＵ２８のＣＬＫ端子に
は、２ＭＨｚの駆動周波数が供給される。更に、第３の
トランジスタ６３がオン状態になることで、駆動電圧端
子２２には＋３．０Ｖの駆動電圧ＶＣＣが供給されるこ
とになる。
【００２２】（第２実施例）次に、本発明の第２実施例
を図３に基づき説明する。尚、本実施例において、上述
した第１実施例と同一部分については、図面に同一符号
を付して説明する。
を図３に基づき説明する。尚、本実施例において、上述
した第１実施例と同一部分については、図面に同一符号
を付して説明する。
【００２３】第１実施例では、＋５．０Ｖ，＋４．０
Ｖ，＋３．０Ｖを供給できる電源回路２１と、駆動電圧
切替手段４４をそれぞれ分ける形で説明したが、近年、
ＨＡＬＴ機能付きの電源ＩＣがあるため、この電源ＩＣ
を使用しても、同様の効果を得ることができる。本実施
例は、このようなＨＡＬＴ機能付きの電源ＩＣを使用し
た実施例を示すものであり、図３中、７１は＋５．０Ｖ
の電圧を供給するＨＡＬＴ機能付きの電源ＩＣ、７２は
＋４．０Ｖの電圧を供給するＨＡＬＴ機能付きの電源Ｉ
Ｃ、７３は＋３．０Ｖの電圧を供給するＨＡＬＴ機能付
きの電源ＩＣである。
Ｖ，＋３．０Ｖを供給できる電源回路２１と、駆動電圧
切替手段４４をそれぞれ分ける形で説明したが、近年、
ＨＡＬＴ機能付きの電源ＩＣがあるため、この電源ＩＣ
を使用しても、同様の効果を得ることができる。本実施
例は、このようなＨＡＬＴ機能付きの電源ＩＣを使用し
た実施例を示すものであり、図３中、７１は＋５．０Ｖ
の電圧を供給するＨＡＬＴ機能付きの電源ＩＣ、７２は
＋４．０Ｖの電圧を供給するＨＡＬＴ機能付きの電源Ｉ
Ｃ、７３は＋３．０Ｖの電圧を供給するＨＡＬＴ機能付
きの電源ＩＣである。
【００２４】これらＨＡＬＴ機能付きの電源ＩＣ７１〜
７３は、ＨＡＬＴ端子にハイレベルの信号が入力される
と所定の電圧を出力し、ローレベルになるとその出力を
停止するもので、図示のように、電源ＩＣ７１〜７３の
各ＨＡＬＴ端子を、デコードラッチ回路７０から出力さ
れる信号の信号ライン６７〜６９にそれぞれ結線するこ
とで、第１実施例と同様にいずれか１つの信号ラインを
ハイレベルにすることで、駆動電圧端子２２に駆動電圧
ＶＣＣを供給することができる。
７３は、ＨＡＬＴ端子にハイレベルの信号が入力される
と所定の電圧を出力し、ローレベルになるとその出力を
停止するもので、図示のように、電源ＩＣ７１〜７３の
各ＨＡＬＴ端子を、デコードラッチ回路７０から出力さ
れる信号の信号ライン６７〜６９にそれぞれ結線するこ
とで、第１実施例と同様にいずれか１つの信号ラインを
ハイレベルにすることで、駆動電圧端子２２に駆動電圧
ＶＣＣを供給することができる。
【００２５】（第３実施例）次に、本発明の第３実施例
を図４に基づき説明する。尚、本実施例において、上述
した第１実施例と同一部分については、図面に同一符号
を付して説明する。
を図４に基づき説明する。尚、本実施例において、上述
した第１実施例と同一部分については、図面に同一符号
を付して説明する。
【００２６】上述した第１実施例では、２つの電圧検出
手段２３，２４を用いて駆動用電池２０の電池電圧を検
出するようにしたが、これに代えて、ＡＤコンバータを
用いて同様の効果を得ることができる。本実施例は、こ
のようなＡＤコンバータを用いた実施例を示すものであ
り、図４中、７７はＡＤコンバータで、これには、デー
タバス３７、アドレス０信号（図１に示すアドレスバス
３６の最下位の信号）ライン７８、Ｇ．Ａ２９の内部の
Ｉ／Ｏデコード回路によって出力されるＣＳ信号の信号
ライン７９、ＲＤ信号の信号ライン４０、ＷＲ信号の信
号ライン４５及び駆動用電池２０の出力ラインがそれぞ
れ結線されている。そして、Ｉ／Ｏの任意のアドレスに
おけるデータのＲＤ・ＷＲによってコントロールされ
る。
手段２３，２４を用いて駆動用電池２０の電池電圧を検
出するようにしたが、これに代えて、ＡＤコンバータを
用いて同様の効果を得ることができる。本実施例は、こ
のようなＡＤコンバータを用いた実施例を示すものであ
り、図４中、７７はＡＤコンバータで、これには、デー
タバス３７、アドレス０信号（図１に示すアドレスバス
３６の最下位の信号）ライン７８、Ｇ．Ａ２９の内部の
Ｉ／Ｏデコード回路によって出力されるＣＳ信号の信号
ライン７９、ＲＤ信号の信号ライン４０、ＷＲ信号の信
号ライン４５及び駆動用電池２０の出力ラインがそれぞ
れ結線されている。そして、Ｉ／Ｏの任意のアドレスに
おけるデータのＲＤ・ＷＲによってコントロールされ
る。
【００２７】ＣＰＵ２８は所定のタイミングでＡＤコン
バータ７７のＡ・ＩＮ端子に入力される駆動用電池２０
の電池電圧を読み取って（リードして）、その値が予め
設定した設定値より低くなったら、第１実施例と同様の
処理を行うことによって、該第１実施例と同様の効果を
得ることができるものである。
バータ７７のＡ・ＩＮ端子に入力される駆動用電池２０
の電池電圧を読み取って（リードして）、その値が予め
設定した設定値より低くなったら、第１実施例と同様の
処理を行うことによって、該第１実施例と同様の効果を
得ることができるものである。
【００２８】（第４実施例）次に、本発明の第４実施例
を図５に基づき説明する。尚、本実施例において、上述
した第１実施例と同一部分については、図面に同一符号
を付して説明する。
を図５に基づき説明する。尚、本実施例において、上述
した第１実施例と同一部分については、図面に同一符号
を付して説明する。
【００２９】上述した第１実施例では、発信周波数を分
割する手段としてＤフリップフロップを２つ用いたが、
これに代えてプログラマブルタイマを用いて構成するこ
とも可能である。本実施例は、プログラマブルタイマを
用いた実施例を示すものである。
割する手段としてＤフリップフロップを２つ用いたが、
これに代えてプログラマブルタイマを用いて構成するこ
とも可能である。本実施例は、プログラマブルタイマを
用いた実施例を示すものである。
【００３０】図５中、８０はプログラマブルタイマ（７
４ＨＣ７２９４）であり、そのＣＫ１端子に入力された
駆動周波数が、Ａ，Ｂ，Ｃ，Ｄの各端子に与える信号に
よって、２ｎ（ｎ＝２，３，４…）分周される。Ａ〜Ｃ
の各端子には、デコードラッチ回路７０から出力される
信号のコントロールライン８１，８２，８３が結線され
ており、任意のＩ／Ｏアドレスに所定の値を書き込むこ
とによって、プログラマブルタイマ８０をコントロール
することができる。尚、プログラマブルタイマ８０のＱ
端子はＣＰＵ２８のＣＬＫ端子に結線されている。
４ＨＣ７２９４）であり、そのＣＫ１端子に入力された
駆動周波数が、Ａ，Ｂ，Ｃ，Ｄの各端子に与える信号に
よって、２ｎ（ｎ＝２，３，４…）分周される。Ａ〜Ｃ
の各端子には、デコードラッチ回路７０から出力される
信号のコントロールライン８１，８２，８３が結線され
ており、任意のＩ／Ｏアドレスに所定の値を書き込むこ
とによって、プログラマブルタイマ８０をコントロール
することができる。尚、プログラマブルタイマ８０のＱ
端子はＣＰＵ２８のＣＬＫ端子に結線されている。
【００３１】
【発明の効果】以上詳述したごとく、本発明の電子機器
によれば、駆動用電池の電池電圧の低下に伴い駆動電圧
と駆動周波数とを低下させるので、プログラム実行中の
暴走を防止できると共に、駆動用電池の寿命を延長する
ことができるという効果を奏する。
によれば、駆動用電池の電池電圧の低下に伴い駆動電圧
と駆動周波数とを低下させるので、プログラム実行中の
暴走を防止できると共に、駆動用電池の寿命を延長する
ことができるという効果を奏する。
【図１】本発明の第１実施例に係わる電子機器の構成を
示すブロック図である。
示すブロック図である。
【図２】同電子機器の要部の構成を示すブロック図であ
る。
る。
【図３】本発明の第２実施例に係わる電子機器の要部構
成を示すブロック図である。
成を示すブロック図である。
【図４】本発明の第３実施例に係わる電子機器の要部構
成を示すブロック図である。
成を示すブロック図である。
【図５】本発明の第４実施例に係わる電子機器の構成を
示すブロック図である。
示すブロック図である。
【図６】従来の電子機器の構成を示すブロック図であ
る。
る。
２０ 駆動用電池 ２３ 第１の電圧検出手段（電源電圧検出手段） ２４ 第２の電圧検出手段（電源電圧検出手段） ２８ ＣＰＵ（制御手段） ５２ 第１のＤフリップフロップ（駆動周波数切替手
段） ５３ 第２のＤフリップフロップ（駆動周波数切替手
段） ４４ 供給電圧切替手段（駆動電圧切替手段） ７１ ＨＡＬＴ機能付きの電源ＩＣ（駆動電圧切替手
段） ７２ ＨＡＬＴ機能付きの電源ＩＣ（駆動電圧切替手
段） ７３ ＨＡＬＴ機能付きの電源ＩＣ（駆動電圧切替手
段） ７７ ＡＤコンバータ（電源電圧検出手段） ８０ プログラマブルタイマ（駆動周波数切替手段）
段） ５３ 第２のＤフリップフロップ（駆動周波数切替手
段） ４４ 供給電圧切替手段（駆動電圧切替手段） ７１ ＨＡＬＴ機能付きの電源ＩＣ（駆動電圧切替手
段） ７２ ＨＡＬＴ機能付きの電源ＩＣ（駆動電圧切替手
段） ７３ ＨＡＬＴ機能付きの電源ＩＣ（駆動電圧切替手
段） ７７ ＡＤコンバータ（電源電圧検出手段） ８０ プログラマブルタイマ（駆動周波数切替手段）
Claims (1)
- 【請求項１】 電源電圧を検出する電源電圧検出手段
と、駆動電圧を切り替える駆動電圧切替手段と、駆動周
波数を切り替える駆動周波数切替手段と、前記電源電圧
検出手段からの検出信号により前記駆動電圧切替手段と
前記駆動周波数切替手段を切り替え制御する制御手段と
を具備したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157856A JPH0756858A (ja) | 1993-06-03 | 1993-06-03 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157856A JPH0756858A (ja) | 1993-06-03 | 1993-06-03 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0756858A true JPH0756858A (ja) | 1995-03-03 |
Family
ID=15658875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5157856A Pending JPH0756858A (ja) | 1993-06-03 | 1993-06-03 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004501468A (ja) * | 2000-06-21 | 2004-01-15 | 松下電器産業株式会社 | 記録メディアを装着した携帯端末 |
-
1993
- 1993-06-03 JP JP5157856A patent/JPH0756858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004501468A (ja) * | 2000-06-21 | 2004-01-15 | 松下電器産業株式会社 | 記録メディアを装着した携帯端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072134A (en) | Internal voltage converter in semiconductor integrated circuit | |
| US6404254B2 (en) | Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude | |
| TW486852B (en) | Charge pump system having multiple charging rates and corresponding method | |
| US6763471B1 (en) | Single chip microcomputer with reduced channel leakage current during a stable low speed operation state | |
| US20060123254A1 (en) | Apparatus for controlling multiple powers | |
| JPH0934867A (ja) | マイクロコンピュータ | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| JPH0756858A (ja) | 電子機器 | |
| JPH08250986A (ja) | パルス倍電圧回路 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| GB2168560A (en) | Cmos crystal oscillator | |
| JPH0645900A (ja) | オーバーラップなしでの複数個の電圧の一つの選択 | |
| US5111487A (en) | Electronic timer apparatus | |
| US6960951B2 (en) | Circuit for detecting a logic transition with improved stability of the length of a detection signal pulse | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JP2002091575A (ja) | 定電圧出力装置 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| KR100206942B1 (ko) | 출력 버퍼회로 | |
| JP3600817B2 (ja) | 電圧比較回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH0222580A (ja) | テスト回路 | |
| JP3285208B2 (ja) | 半導体装置 | |
| JPS61107412A (ja) | 電子機器 | |
| JP2659663B2 (ja) | ポート機能を有するｌｃｄ駆動回路 | |
| JP2000293257A (ja) | マイクロコンピュータ |