JPH08250986A - パルス倍電圧回路 - Google Patents
パルス倍電圧回路Info
- Publication number
- JPH08250986A JPH08250986A JP7047318A JP4731895A JPH08250986A JP H08250986 A JPH08250986 A JP H08250986A JP 7047318 A JP7047318 A JP 7047318A JP 4731895 A JP4731895 A JP 4731895A JP H08250986 A JPH08250986 A JP H08250986A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- level
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 動作電圧が低いマイコン等の出力により駆動
するために、マイコン等の出力である出力パルスを倍の
電圧にする。 【構成】 入力端子ＩＮ、出力端子ＯＵＴ、第１の電源
端子ＶＤＤ、第２の電源端子ＶＳＳを有するインバータ
回路ＩＮＶと、該インバータ回路ＩＮＶの第１、第２の
電源端子ＶＤＤ、ＶＳＳ相互間を接続するコンデンサＣ
と、電源ＶＣＣと前記第１の電源端子ＶＤＤとの間に接
続されるダイオードＤとを備え、電源ＶＣＣと入力端子
ＩＮとの間が接続されて構成されている。そして、第２
の電源端子ＶＳＳにマイコン等からの入力信号が印加さ
れ、また、出力端子ＯＵＴには、負荷Ｌが接続される。
負荷Ｌは、例えば、ＭＯＳＦＥＴのゲートである。
するために、マイコン等の出力である出力パルスを倍の
電圧にする。 【構成】 入力端子ＩＮ、出力端子ＯＵＴ、第１の電源
端子ＶＤＤ、第２の電源端子ＶＳＳを有するインバータ
回路ＩＮＶと、該インバータ回路ＩＮＶの第１、第２の
電源端子ＶＤＤ、ＶＳＳ相互間を接続するコンデンサＣ
と、電源ＶＣＣと前記第１の電源端子ＶＤＤとの間に接
続されるダイオードＤとを備え、電源ＶＣＣと入力端子
ＩＮとの間が接続されて構成されている。そして、第２
の電源端子ＶＳＳにマイコン等からの入力信号が印加さ
れ、また、出力端子ＯＵＴには、負荷Ｌが接続される。
負荷Ｌは、例えば、ＭＯＳＦＥＴのゲートである。
Description
【０００１】
【産業上の利用分野】本発明は、パルス倍電圧回路に係
り、特に、ＬＥＤ、モータ等をドライブするためのＭＯ
ＳＦＥＴのゲート等を駆動するために使用して好適なパ
ルス倍電圧回路に関する。
り、特に、ＬＥＤ、モータ等をドライブするためのＭＯ
ＳＦＥＴのゲート等を駆動するために使用して好適なパ
ルス倍電圧回路に関する。
【０００２】
【従来の技術】近年、エンハンスメント型のＭＯＳＦＥ
Ｔが、モータドライバ、ＬＥＤドライバ等として使用さ
れている。ＭＯＳＦＥＴは、大きな負荷を駆動すること
が可能であり、しかも、入力インピーダンスも大きいた
め、特に、マイコンから直接駆動する用途に広く採用さ
れている。
Ｔが、モータドライバ、ＬＥＤドライバ等として使用さ
れている。ＭＯＳＦＥＴは、大きな負荷を駆動すること
が可能であり、しかも、入力インピーダンスも大きいた
め、特に、マイコンから直接駆動する用途に広く採用さ
れている。
【０００３】しかし、ＭＯＳＦＥＴは、オン駆動するた
めに、そのゲート電圧として２Ｖ〜４Ｖのゲート電圧を
必要とするものである。このため、乾電池２本で動作す
る光リモコン等の中でＭＯＳＦＥＴを駆動しようとして
も、光リモコン自身が１.８Ｖ〜３.６Ｖで動作する必要
があるため、ＭＯＳＦＥＴをオン駆動することができな
い。
めに、そのゲート電圧として２Ｖ〜４Ｖのゲート電圧を
必要とするものである。このため、乾電池２本で動作す
る光リモコン等の中でＭＯＳＦＥＴを駆動しようとして
も、光リモコン自身が１.８Ｖ〜３.６Ｖで動作する必要
があるため、ＭＯＳＦＥＴをオン駆動することができな
い。
【０００４】低電圧型のＭＯＳＦＥＴも市販されている
が、この場合にも、駆動のためのゲート電圧として、
０．８Ｖ〜２Ｖを必要とする。そして、低電圧型のＭＯ
ＳＦＥＴは、静電気に弱くその品種も少ない。
が、この場合にも、駆動のためのゲート電圧として、
０．８Ｖ〜２Ｖを必要とする。そして、低電圧型のＭＯ
ＳＦＥＴは、静電気に弱くその品種も少ない。
【０００５】
【発明が解決しようとする課題】前述したように、エン
ハンスメント型のＭＯＳＦＥＴは、動作電圧が低いマイ
コン等により駆動しようとしても、その出力電圧が低い
ため、確実な駆動が困難であるという問題点を有してい
る。
ハンスメント型のＭＯＳＦＥＴは、動作電圧が低いマイ
コン等により駆動しようとしても、その出力電圧が低い
ため、確実な駆動が困難であるという問題点を有してい
る。
【０００６】また、従来から知られている倍電圧回路と
ドライバーとを組み合わせてＭＯＳＦＥＴを駆動するよ
うにすることができるが、この場合、回路が複雑になっ
てしまうという問題点を生じてしまう。
ドライバーとを組み合わせてＭＯＳＦＥＴを駆動するよ
うにすることができるが、この場合、回路が複雑になっ
てしまうという問題点を生じてしまう。
【０００７】本発明の目的は、前述したＭＯＳＦＥＴ
を、動作電圧が低いマイコン等の出力により駆動するた
めに、マイコン等の出力であるゲート駆動用の出力パル
スを倍の電圧にすることのできる回路構成の簡単なパル
ス倍電圧回路を提供することにある。
を、動作電圧が低いマイコン等の出力により駆動するた
めに、マイコン等の出力であるゲート駆動用の出力パル
スを倍の電圧にすることのできる回路構成の簡単なパル
ス倍電圧回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば前記目的
は、インバータ回路の２つの電源端子相互間にコンデン
サを接続し、一方の電源端子と電源との間にダイオード
を接続し、インバータ回路の入力端子を電源に接続する
と共に、他方の電源端子に入力信号を印加するようにす
ることにより達成される。
は、インバータ回路の２つの電源端子相互間にコンデン
サを接続し、一方の電源端子と電源との間にダイオード
を接続し、インバータ回路の入力端子を電源に接続する
と共に、他方の電源端子に入力信号を印加するようにす
ることにより達成される。
【０００９】
【作用】本発明の前述の構成を有する回路は、入力信号
のＬレベル時にコンデンサに充電される電源電位が、入
力信号のＨレベル時に出力信号に加算されて出力される
ことになり、出力信号として電源電位のほぼ２倍の出力
を得ることができる。
のＬレベル時にコンデンサに充電される電源電位が、入
力信号のＨレベル時に出力信号に加算されて出力される
ことになり、出力信号として電源電位のほぼ２倍の出力
を得ることができる。
【００１０】これにより、本発明は、乾電池により動作
する機器等の低い電圧で動作する回路に使用した場合に
も、ゲート制御電圧の高いＭＯＳＦＥＴ等を駆動するこ
とができ、また、２Ｖ系、３Ｖ系の回路から５Ｖ系等の
高い電圧の回路へのインタフェース等のレベル変換が必
要な回路に使用することができる。
する機器等の低い電圧で動作する回路に使用した場合に
も、ゲート制御電圧の高いＭＯＳＦＥＴ等を駆動するこ
とができ、また、２Ｖ系、３Ｖ系の回路から５Ｖ系等の
高い電圧の回路へのインタフェース等のレベル変換が必
要な回路に使用することができる。
【００１１】
【実施例】以下、本発明によるパルス倍電圧回路の実施
例を図面により詳細に説明する。
例を図面により詳細に説明する。
【００１２】図１は本発明の第１の実施例によるパルス
倍電圧回路の構成を示すブロック図、図２は動作を説明
する波形図である。図１において、ＩＮＶはインバータ
回路、Ｃはコンデンサ、Ｄはダイオード、ＩＮは入力端
子、ＯＵＴは出力端子、ＶＤＤ、ＶＳＳは第１、第２の
電源端子、ＶＣＣは電源、Ｌは負荷である。
倍電圧回路の構成を示すブロック図、図２は動作を説明
する波形図である。図１において、ＩＮＶはインバータ
回路、Ｃはコンデンサ、Ｄはダイオード、ＩＮは入力端
子、ＯＵＴは出力端子、ＶＤＤ、ＶＳＳは第１、第２の
電源端子、ＶＣＣは電源、Ｌは負荷である。
【００１３】本発明の第１の実施例は、図１に示すよう
に、入力端子ＩＮ、出力端子ＯＵＴ、第１の電源端子Ｖ
ＤＤ、第２の電源端子ＶＳＳを有するインバータ回路Ｉ
ＮＶと、該インバータ回路ＩＮＶの第１、第２の電源端
子ＶＤＤ、ＶＳＳ相互間を接続するコンデンサＣと、電
源ＶＣＣと前記第１の電源端子ＶＤＤとの間に接続され
るダイオードＤとを備え、電源ＶＣＣと入力端子ＩＮと
の間が接続されて構成されている。そして、第２の電源
端子ＶＳＳにマイコン等からの入力信号が印加され、ま
た、出力端子ＯＵＴには、負荷Ｌが接続される。負荷Ｌ
は、例えば、ＭＯＳＦＥＴのゲートである。また、ダイ
オードＤは、どのようなものでもよいが、ショットキー
バリアダイオード等の、順方向電圧降下の小さいもの
が、電源電圧を充分に使用することができるという意味
で好ましい。
に、入力端子ＩＮ、出力端子ＯＵＴ、第１の電源端子Ｖ
ＤＤ、第２の電源端子ＶＳＳを有するインバータ回路Ｉ
ＮＶと、該インバータ回路ＩＮＶの第１、第２の電源端
子ＶＤＤ、ＶＳＳ相互間を接続するコンデンサＣと、電
源ＶＣＣと前記第１の電源端子ＶＤＤとの間に接続され
るダイオードＤとを備え、電源ＶＣＣと入力端子ＩＮと
の間が接続されて構成されている。そして、第２の電源
端子ＶＳＳにマイコン等からの入力信号が印加され、ま
た、出力端子ＯＵＴには、負荷Ｌが接続される。負荷Ｌ
は、例えば、ＭＯＳＦＥＴのゲートである。また、ダイ
オードＤは、どのようなものでもよいが、ショットキー
バリアダイオード等の、順方向電圧降下の小さいもの
が、電源電圧を充分に使用することができるという意味
で好ましい。
【００１４】次に、図２に示す波形図を参照して、前述
したような構成の本発明の一実施例の動作を説明する。
したような構成の本発明の一実施例の動作を説明する。
【００１５】図示回路において、入力信号は、電源を図
示回路と共通とする図示しないマイコンから供給されて
いるものとする。そして、マイコンからの入力信号がイ
ンバータ回路ＩＮＶの第２の電源端子ＶＳＳに対する第
２の電源となっている。
示回路と共通とする図示しないマイコンから供給されて
いるものとする。そして、マイコンからの入力信号がイ
ンバータ回路ＩＮＶの第２の電源端子ＶＳＳに対する第
２の電源となっている。
【００１６】いま、入力信号がＬレベルであるとする。
この場合、インバータ回路ＩＮＶの第２の電源端子ＶＳ
Ｓの電位は、０Ｖ（ＧＮＤレベル）、インバータ回路Ｉ
ＮＶの第１の電源端子ＶＤＤの電位は、電源ＶＣＣの電
位とほぼ同一の電位となる。インバータ回路ＩＮＶの入
力端子ＩＮは、第１の電源端子ＶＤＤに接続されている
ので、このとき、インバータ回路ＩＮＶから見た入力レ
ベルはＨレベルである。従って、インバータ回路ＩＮＶ
の出力端子ＯＵＴの出力レベルはＬレベルとなり、ほぼ
０Ｖとなる。この入力信号がＬレベルの間に、コンデン
サＣは、インバータ回路ＩＮＶの第１の電源端子ＶＤＤ
の電圧、この電圧をＶＤＤとすれば、この電圧に充電さ
れている。
この場合、インバータ回路ＩＮＶの第２の電源端子ＶＳ
Ｓの電位は、０Ｖ（ＧＮＤレベル）、インバータ回路Ｉ
ＮＶの第１の電源端子ＶＤＤの電位は、電源ＶＣＣの電
位とほぼ同一の電位となる。インバータ回路ＩＮＶの入
力端子ＩＮは、第１の電源端子ＶＤＤに接続されている
ので、このとき、インバータ回路ＩＮＶから見た入力レ
ベルはＨレベルである。従って、インバータ回路ＩＮＶ
の出力端子ＯＵＴの出力レベルはＬレベルとなり、ほぼ
０Ｖとなる。この入力信号がＬレベルの間に、コンデン
サＣは、インバータ回路ＩＮＶの第１の電源端子ＶＤＤ
の電圧、この電圧をＶＤＤとすれば、この電圧に充電さ
れている。
【００１７】前述の状態から入力信号がＨレベルになっ
たとする。図示実施例では、入力信号が電源を共通とす
るマイコンから供給されるとしたので、入力信号のＨレ
ベルは、電源ＶＣＣとほぼ同一の電位であり、かつ、第
１の電源端子ＶＤＤの電位であるＶＤＤにほぼ等しい電
位となる。この結果、インバータ回路ＩＮＶの第２の電
源端子ＶＳＳの電位もＶＤＤにほぼ等しい電位となる。
この結果、インバータ回路ＩＮＶの第１の電源端子ＶＤ
Ｄの電位は、コンデンサＣに充電されていた電位ＶＤＤ
に入力信号のレベルであるＶＤＤが加算されたものとな
り、ＶＤＤのほぼ２倍の電位を有するものとなる。な
お、このとき、ダイオードＤは、逆バイアス状態とな
り、第１の電源端子ＶＤＤにおけるＶＤＤのほぼ２倍の
電位が電源ＶＣＣに流れて低下することはない。
たとする。図示実施例では、入力信号が電源を共通とす
るマイコンから供給されるとしたので、入力信号のＨレ
ベルは、電源ＶＣＣとほぼ同一の電位であり、かつ、第
１の電源端子ＶＤＤの電位であるＶＤＤにほぼ等しい電
位となる。この結果、インバータ回路ＩＮＶの第２の電
源端子ＶＳＳの電位もＶＤＤにほぼ等しい電位となる。
この結果、インバータ回路ＩＮＶの第１の電源端子ＶＤ
Ｄの電位は、コンデンサＣに充電されていた電位ＶＤＤ
に入力信号のレベルであるＶＤＤが加算されたものとな
り、ＶＤＤのほぼ２倍の電位を有するものとなる。な
お、このとき、ダイオードＤは、逆バイアス状態とな
り、第１の電源端子ＶＤＤにおけるＶＤＤのほぼ２倍の
電位が電源ＶＣＣに流れて低下することはない。
【００１８】一方、インバータ回路ＩＮＶの入力端子Ｉ
Ｎは、第１の電源端子ＶＤＤに接続されているので、こ
のとき、インバータ回路ＩＮＶから見た入力レベルはＬ
レベルである。従って、インバータ回路ＩＮＶの出力端
子ＯＵＴの出力レベルはＨレベル、すなわち、第１の電
源端子ＶＤＤの電位であるＶＤＤのほぼ２倍の電位とな
る。
Ｎは、第１の電源端子ＶＤＤに接続されているので、こ
のとき、インバータ回路ＩＮＶから見た入力レベルはＬ
レベルである。従って、インバータ回路ＩＮＶの出力端
子ＯＵＴの出力レベルはＨレベル、すなわち、第１の電
源端子ＶＤＤの電位であるＶＤＤのほぼ２倍の電位とな
る。
【００１９】前述した本発明の第１の実施例によれば、
出力信号として、電源電圧のほぼ２倍の電圧レベルの出
力信号を得ることができる。このため、前記実施例によ
れば、乾電池により動作する機器等の低い電圧で動作す
る回路の場合にも、ゲート制御電圧の高いＭＯＳＦＥＴ
等を駆動することができる。
出力信号として、電源電圧のほぼ２倍の電圧レベルの出
力信号を得ることができる。このため、前記実施例によ
れば、乾電池により動作する機器等の低い電圧で動作す
る回路の場合にも、ゲート制御電圧の高いＭＯＳＦＥＴ
等を駆動することができる。
【００２０】また、前述した本発明の実施例は、２Ｖ
系、３Ｖ系の回路から５Ｖ系等の高い電圧の回路へのイ
ンタフェース等のレベル変換が必要な回路に使用するこ
とができ、さらに、負荷として圧電ブザー等を使用した
場合に、２倍の音圧でブザーをドライブすることができ
る。
系、３Ｖ系の回路から５Ｖ系等の高い電圧の回路へのイ
ンタフェース等のレベル変換が必要な回路に使用するこ
とができ、さらに、負荷として圧電ブザー等を使用した
場合に、２倍の音圧でブザーをドライブすることができ
る。
【００２１】前述した本発明の第１の実施例は、入力信
号レベルのＬレベルからＨレベルの変化に対して、出力
信号のレベルをＬレベルである０Ｖから電源電圧のほぼ
２倍の２ＶＤＤに変化させることができるものであった
が、回路の使用状況によっては、入力信号レベルのＬレ
ベルからＨレベルの変化に対して、出力信号のレベル
を、−ＶＤＤからＶＤＤに変化させたい場合がある。
号レベルのＬレベルからＨレベルの変化に対して、出力
信号のレベルをＬレベルである０Ｖから電源電圧のほぼ
２倍の２ＶＤＤに変化させることができるものであった
が、回路の使用状況によっては、入力信号レベルのＬレ
ベルからＨレベルの変化に対して、出力信号のレベル
を、−ＶＤＤからＶＤＤに変化させたい場合がある。
【００２２】図３は前述の要求を満たすことのできる本
発明の第２の実施例によるパルス倍電圧回路の構成を示
すブロック図である。図の符号は図１の場合と同一であ
る。
発明の第２の実施例によるパルス倍電圧回路の構成を示
すブロック図である。図の符号は図１の場合と同一であ
る。
【００２３】図３に示す本発明の第２の実施例は、イン
バータ回路ＩＮＶの第２の電源端子ＶＳＳとＧＮＤとの
間にダイオードを接続し、入力端子ＩＮをＧＮＤに接続
して構成され、入力信号をインバータ回路ＩＮＶの第１
の電源端子ＶＤＤに入力するようにした点で図１により
説明した回路と相違するが、図１に示す回路と基本的に
同様な動作を行う。
バータ回路ＩＮＶの第２の電源端子ＶＳＳとＧＮＤとの
間にダイオードを接続し、入力端子ＩＮをＧＮＤに接続
して構成され、入力信号をインバータ回路ＩＮＶの第１
の電源端子ＶＤＤに入力するようにした点で図１により
説明した回路と相違するが、図１に示す回路と基本的に
同様な動作を行う。
【００２４】図３に示す回路において、いま、マイコン
からの入力信号のレベルがＨレベルであり、電位ＶＤＤ
を有するものとする。インバータ回路ＩＮＶの入力端子
ＩＮは、ＧＮＤに接続され０Ｖとなっているので、この
とき、インバータ回路ＩＮＶから見た入力端子ＩＮの入
力信号のレベルはＬレベルである。従って、インバータ
回路ＩＮＶの出力端子ＯＵＴの出力レベルはＨレベルと
なり、インバータ回路の第１の電源端子ＶＤＤの電位Ｖ
ＤＤとなる。この入力信号がＨレベルの間に、コンデン
サＣは、インバータ回路ＩＮＶの第１の電源端子ＶＤＤ
の電圧、ＶＤＤに充電される。
からの入力信号のレベルがＨレベルであり、電位ＶＤＤ
を有するものとする。インバータ回路ＩＮＶの入力端子
ＩＮは、ＧＮＤに接続され０Ｖとなっているので、この
とき、インバータ回路ＩＮＶから見た入力端子ＩＮの入
力信号のレベルはＬレベルである。従って、インバータ
回路ＩＮＶの出力端子ＯＵＴの出力レベルはＨレベルと
なり、インバータ回路の第１の電源端子ＶＤＤの電位Ｖ
ＤＤとなる。この入力信号がＨレベルの間に、コンデン
サＣは、インバータ回路ＩＮＶの第１の電源端子ＶＤＤ
の電圧、ＶＤＤに充電される。
【００２５】前述の状態から入力信号のレベルがＬレベ
ル、すなわち、０Ｖになったとすると、コンデンサＣの
＋側がＧＮＤに接続されたと等価になり、この結果、イ
ンバータ回路ＩＮＶの第２の電源端子の電位が−ＶＤＤ
となる。従って、このとき、インバータ回路ＩＮＶから
見た入力端子ＩＮの入力信号のレベルはＨレベルとな
り、出力端子ＯＵＴの出力レベルはＬレベル、すなわ
ち、インバータ回路ＩＮＶの第２の電源端子ＶＳＳの電
位−ＶＤＤとなる。
ル、すなわち、０Ｖになったとすると、コンデンサＣの
＋側がＧＮＤに接続されたと等価になり、この結果、イ
ンバータ回路ＩＮＶの第２の電源端子の電位が−ＶＤＤ
となる。従って、このとき、インバータ回路ＩＮＶから
見た入力端子ＩＮの入力信号のレベルはＨレベルとな
り、出力端子ＯＵＴの出力レベルはＬレベル、すなわ
ち、インバータ回路ＩＮＶの第２の電源端子ＶＳＳの電
位−ＶＤＤとなる。
【００２６】前述したように本発明の第２の実施例によ
れば、入力信号レベルのＬレベルからＨレベルの変化に
対して、出力信号のレベルを、入力信号のＨレベルの電
位ＶＤＤに対して、−ＶＤＤからＶＤＤに変化させるこ
とができる。
れば、入力信号レベルのＬレベルからＨレベルの変化に
対して、出力信号のレベルを、入力信号のＨレベルの電
位ＶＤＤに対して、−ＶＤＤからＶＤＤに変化させるこ
とができる。
【００２７】図４は本発明の第３の実施例の構成を示す
回路図であり、前述した本発明の第１の実施例の回路を
使用して電源電圧のほぼ４倍の電圧を出力として得るこ
とができるものである。図４において、Ａ、Ｆはパルス
倍電圧回路、Ｂはブザー、Ｅはインバータ回路である。
回路図であり、前述した本発明の第１の実施例の回路を
使用して電源電圧のほぼ４倍の電圧を出力として得るこ
とができるものである。図４において、Ａ、Ｆはパルス
倍電圧回路、Ｂはブザー、Ｅはインバータ回路である。
【００２８】図示本発明の第３の実施例は、図１により
説明した本発明の第１の実施例によるパルス倍電圧回路
と同一の構成を備えるパルス倍電圧回路Ａ、Ｄと、入力
信号を反転した信号をパルス倍電圧回路Ｆに与えるイン
バータ回路Ｅとを備えて構成され、負荷としてのブザー
Ｂが２つのパルス倍電圧回路Ａ、Ｆを構成するインバー
タ回路ＩＮＶの出力端子ＯＵＴ間に接続されている。
説明した本発明の第１の実施例によるパルス倍電圧回路
と同一の構成を備えるパルス倍電圧回路Ａ、Ｄと、入力
信号を反転した信号をパルス倍電圧回路Ｆに与えるイン
バータ回路Ｅとを備えて構成され、負荷としてのブザー
Ｂが２つのパルス倍電圧回路Ａ、Ｆを構成するインバー
タ回路ＩＮＶの出力端子ＯＵＴ間に接続されている。
【００２９】マイコン等から与えられるブザー駆動用の
入力信号は、直接パルス倍電圧回路Ａに与えられ、ま
た、インバータ回路Ｅにより反転されてパルス倍電圧回
路Ｆに与えられる。図１によりすでに説明したように、
パルス倍電圧回路Ａ、Ｆは、入力信号のＬレベルからＨ
レベルへの変化に対して、電源電位の２倍の電位変化を
持つ出力信号を出力端子ＯＵＴに出力する。そして、パ
ルス倍電圧回路Ａ、Ｆのそれぞれは、相互に位相が１８
０度異なる入力信号が与えられているので、パルス倍電
圧回路Ａ、Ｆの出力端子の出力レベルは、相互に相補的
なものとなり、この出力がブザーＢの２つの端子間に印
加されることになる。
入力信号は、直接パルス倍電圧回路Ａに与えられ、ま
た、インバータ回路Ｅにより反転されてパルス倍電圧回
路Ｆに与えられる。図１によりすでに説明したように、
パルス倍電圧回路Ａ、Ｆは、入力信号のＬレベルからＨ
レベルへの変化に対して、電源電位の２倍の電位変化を
持つ出力信号を出力端子ＯＵＴに出力する。そして、パ
ルス倍電圧回路Ａ、Ｆのそれぞれは、相互に位相が１８
０度異なる入力信号が与えられているので、パルス倍電
圧回路Ａ、Ｆの出力端子の出力レベルは、相互に相補的
なものとなり、この出力がブザーＢの２つの端子間に印
加されることになる。
【００３０】この結果、ブザーＢに対する実質的な印加
電圧を、電源電圧のほぼ４倍の電圧とすることができる
ので、図示回路によれば、負荷としてのブザーＢから高
い音圧の音響出力を得ることができる。
電圧を、電源電圧のほぼ４倍の電圧とすることができる
ので、図示回路によれば、負荷としてのブザーＢから高
い音圧の音響出力を得ることができる。
【００３１】前述において、マイコン等からの入力信号
をインバータ回路Ｅにより反転して一方のパルス倍電圧
回路Ｆに印加するとして説明したが、本発明は、入力信
号として、マイコンから位相が反転した２相の信号を受
けるようにしてもよい。
をインバータ回路Ｅにより反転して一方のパルス倍電圧
回路Ｆに印加するとして説明したが、本発明は、入力信
号として、マイコンから位相が反転した２相の信号を受
けるようにしてもよい。
【００３２】また、前述した本発明の第３の実施例にお
いて、２つのパルス倍電圧回路Ａ、Ｆの一方のみを動作
させるようにすることができ、この場合、ブザーＢに印
加される電圧を、図４の場合の半分とすることができ
る。従って、本発明は、２つのパルス倍電圧回路Ａ、Ｄ
の両方を動作させるモードと一方のみを動作させるモー
ドとを設けて、切り替え可能としておくことにより、ブ
ザーＢから２段階の音圧を得ることができる。
いて、２つのパルス倍電圧回路Ａ、Ｆの一方のみを動作
させるようにすることができ、この場合、ブザーＢに印
加される電圧を、図４の場合の半分とすることができ
る。従って、本発明は、２つのパルス倍電圧回路Ａ、Ｄ
の両方を動作させるモードと一方のみを動作させるモー
ドとを設けて、切り替え可能としておくことにより、ブ
ザーＢから２段階の音圧を得ることができる。
【００３３】前述した本発明の第１〜第３の実施例は、
負荷としてＭＯＳＦＥＴのゲート、あるいは、ブザーを
接続し、これらを駆動するとして説明したが、負荷とし
ては、どのようなものであってもよく、本発明は、特
に、容量性の負荷を駆動するために使用して好適であ
る。
負荷としてＭＯＳＦＥＴのゲート、あるいは、ブザーを
接続し、これらを駆動するとして説明したが、負荷とし
ては、どのようなものであってもよく、本発明は、特
に、容量性の負荷を駆動するために使用して好適であ
る。
【００３４】
【発明の効果】以上説明したように本発明によれば、マ
イコン等から出力されるパルス信号を倍の電圧にするこ
とができるので、ＭＯＳＦＥＴ等の比較的高い電圧で駆
動しなければならない機器を容易に駆動することがで
き、また、乾電池により動作する機器等の低い電圧で動
作する回路の場合にも、ゲート制御電圧の高いＭＯＳＦ
ＥＴ等を駆動することができる。
イコン等から出力されるパルス信号を倍の電圧にするこ
とができるので、ＭＯＳＦＥＴ等の比較的高い電圧で駆
動しなければならない機器を容易に駆動することがで
き、また、乾電池により動作する機器等の低い電圧で動
作する回路の場合にも、ゲート制御電圧の高いＭＯＳＦ
ＥＴ等を駆動することができる。
【００３５】また、本発明は、２Ｖ系、３Ｖ系の回路か
ら５Ｖ系等の高い電圧の回路へのインタフェース等のレ
ベル変換が必要な回路に使用することができ、さらに、
負荷として圧電ブザー等を使用した場合に、２倍の音圧
でブザーをドライブすることができる。
ら５Ｖ系等の高い電圧の回路へのインタフェース等のレ
ベル変換が必要な回路に使用することができ、さらに、
負荷として圧電ブザー等を使用した場合に、２倍の音圧
でブザーをドライブすることができる。
【図１】本発明の第１の実施例によるパルス倍電圧回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１の動作を説明する波形図である。
【図３】本発明の第２の実施例によるパルス倍電圧回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】本発明の第３の実施例の構成を示す回路図であ
る。
る。
ＩＮＶ、Ｅ インバータ回路 Ｃ コンデンサ Ｄ ダイオード ＩＮ 入力端子 ＯＵＴ 出力端子 ＶＤＤ 第１の電源端子 ＶＳＳ 第２の電源端子 ＶＣＣ 電源 Ｌ 負荷 Ａ、Ｆ パルス倍電圧回路 Ｂ ブザー
Claims (3)
- 【請求項１】 入力端子、出力端子、及び、２つの電源
端子を有するインバータ回路と、前記２つの電源端子相
互間を接続するコンデンサと、一方の電源端子と電源と
の間を接続するダイオードとを備え、インバータ回路の
前記入力端子を電源に接続すると共に、他方の電源端子
に入力信号を印加することを特徴とするパルス倍電圧回
路。 - 【請求項２】 入力端子、出力端子、及び、２つの電源
端子を有するインバータ回路と、前記２つの電源端子相
互間を接続するコンデンサと、一方の電源端子とグラン
ドとの間を接続するダイオードとを備え、インバータ回
路の前記入力端子をグランドに接続すると共に、他方の
電源端子に入力信号を印加することを特徴とするパルス
倍電圧回路。 - 【請求項３】 請求項１記載のパルス倍電圧回路の２つ
のそれぞれに、位相を反転した入力信号を与え、２つの
パルス倍電圧回路の出力端子間に負荷を接続することを
特徴とするパルス４倍電圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04731895A JP3315286B2 (ja) | 1995-03-07 | 1995-03-07 | パルス倍電圧回路 |
| US08/610,106 US5640111A (en) | 1995-03-07 | 1996-02-29 | Pulse voltage doubler circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04731895A JP3315286B2 (ja) | 1995-03-07 | 1995-03-07 | パルス倍電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250986A true JPH08250986A (ja) | 1996-09-27 |
| JP3315286B2 JP3315286B2 (ja) | 2002-08-19 |
Family
ID=12771941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04731895A Expired - Fee Related JP3315286B2 (ja) | 1995-03-07 | 1995-03-07 | パルス倍電圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5640111A (ja) |
| JP (1) | JP3315286B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535338A (ja) * | 2005-03-29 | 2008-08-28 | エーゲーオー エレクトロ・ゲレーテバウ ゲーエムベーハー | 方形波信号を発生させるための回路構成および方法 |
| JP2010277562A (ja) * | 2009-05-28 | 2010-12-09 | Gcomm Corp | 圧電ブザー駆動回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157252A (en) * | 1998-09-09 | 2000-12-05 | The Engineering Consortium, Inc. | Battery polarity insensitive integrated circuit amplifier |
| US6424208B1 (en) | 1999-12-30 | 2002-07-23 | The Engineering Consortium, Inc. | Switched capacitor filter with integrated voltage multiplier |
| DE10139112B4 (de) * | 2001-08-09 | 2004-12-09 | Texas Instruments Deutschland Gmbh | Spannungsgesteuerte Oszillatorschaltung |
| KR100541724B1 (ko) * | 2002-11-08 | 2006-01-11 | 삼성전자주식회사 | 모터전원공급장치 및 모터전원공급방법 |
| CN102545854A (zh) * | 2010-12-31 | 2012-07-04 | 鸿富锦精密工业（深圳）有限公司 | 复位电路及电子装置 |
| US11051369B2 (en) | 2014-10-21 | 2021-06-29 | Ultraflex International, Inc. | Radio frequency heating apparatus using direct-digital radio frequency power control and fine-tune power control |
| US10624158B2 (en) | 2014-10-21 | 2020-04-14 | Ultraflex International Inc. | Radio frequency heating apparatus using direct-digital radio frequency power control and fine-tune power control |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3770327A (en) * | 1971-04-21 | 1973-11-06 | Goodyear Tire & Rubber | Wheel speed transducer frequency doubling circuit |
| US4048571A (en) * | 1973-03-12 | 1977-09-13 | Xerox Corporation | Frequency doubler |
| US4363067A (en) * | 1980-06-09 | 1982-12-07 | General Motors Corporation | Transistor chopper protection circuit |
| FR2487139A1 (fr) * | 1980-07-17 | 1982-01-22 | Cem Comp Electro Mec | Circuit hacheur a commutation libre |
| FR2669786B1 (fr) * | 1990-11-23 | 1996-10-25 | Thomson Csf | Dispositif doubleur de frequence. |
-
1995
- 1995-03-07 JP JP04731895A patent/JP3315286B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-29 US US08/610,106 patent/US5640111A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535338A (ja) * | 2005-03-29 | 2008-08-28 | エーゲーオー エレクトロ・ゲレーテバウ ゲーエムベーハー | 方形波信号を発生させるための回路構成および方法 |
| JP2010277562A (ja) * | 2009-05-28 | 2010-12-09 | Gcomm Corp | 圧電ブザー駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5640111A (en) | 1997-06-17 |
| JP3315286B2 (ja) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US5939935A (en) | Charge pump | |
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| US6222384B1 (en) | Level shifter circuit | |
| US6066975A (en) | Level converter circuit | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPS60120420A (ja) | 電力用マルチプレクサ・スイツチ | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JP2848106B2 (ja) | リセット回路 | |
| JPH09154274A (ja) | チャージポンプ回路 | |
| JPS61265794A (ja) | 半導体記憶装置のデコ−ダ回路 | |
| US4716303A (en) | MOS IC pull-up circuit | |
| JP3601901B2 (ja) | 昇圧回路 | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JP2000134047A (ja) | 信号レベル変換回路 | |
| JPH09204798A (ja) | 信号発生回路 | |
| JP3066645B2 (ja) | 半導体装置 | |
| JP2002185305A (ja) | 電圧レベル変換回路 | |
| JP2904326B2 (ja) | 相補型電界効果トランジスタ論理回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPS5992620A (ja) | クロツク発生回路 | |
| JP2747102B2 (ja) | １／２バイアスｌｃｄコモン信号発生回路 | |
| JPH07249740A (ja) | 昇圧回路およびこれを利用した電圧駆動型半導体素子の駆動回路 | |
| KR970051095A (ko) | 챠지펌프 회로 | |
| JP3609243B2 (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| LAPS | Cancellation because of no payment of annual fees |