JP2000134047A

JP2000134047A - 信号レベル変換回路

Info

Publication number: JP2000134047A
Application number: JP10307696A
Authority: JP
Inventors: Hiroshi Tomitani; 央富谷; Takashi Okada; 隆史岡田; Yoshinori Furubayashi; 好則古林; Takeshi Okuno; 武志奥野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-10-29
Filing date: 1998-10-29
Publication date: 2000-05-12
Anticipated expiration: 2018-10-29
Also published as: JP4185198B2

Abstract

(57)【要約】【課題】一つの低信号振幅入力信号を高信号振幅の信
号出力に変換する信号レベル変換回路を実現することを
目的とする。【解決手段】一方の入力トランジスタ５のソースを接
地してゲートに前記入力信号にトランジスタ１３と電流
源１５によってバイアス電圧を加えた信号を印加し、他
方の入力トランジスタ６のゲートに前記入力信号のハイ
レベル電圧に等しい電圧にトランジスタ１４と電流源１
６によってバイアス電圧を加えた電圧を印加してソース
に前記入力信号３を印加し、前記入力トランジスタのド
レイン側から出力信号９を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタを
用いた信号レベル変換回路に関するものである。

【０００２】

【従来の技術】図８に従来の信号レベル変換回路の一例
を示す。アクティブマトリクス型液晶表示装置などの薄
膜トランジスタを用いた集積回路をコントローラで表示
制御するに際しては、図８に示すようにコントローラ２
と前記アクティブマトリクス型液晶表示装置（図示せ
ず）の間に、インターフェイス回路として信号レベル変
換回路１が設けられる。

【０００３】信号レベル変換回路１は、２個のＮチャン
ネル薄膜トランジスタの入力トランジスタ５，６とカレ
ントミラー回路を構成するＰチャンネルの薄膜トランジ
スタの負荷トランジスタ７，８によって構成されてお
り、入力トランジスタ５のゲートには前記コントローラ
２から入力信号３が印加され、もう一方の入力トランジ
スタ６には同様にコントローラ２から前記入力信号３の
反転信号４が印加されている。

【０００４】トランジスタ５〜８はおよそ３ボルト程度
のしきい値電圧を有し、この信号レベル変換回路１の電
源電圧ＶＤＤは１５ボルト程度となっている。一方、Ｃ
−ＭＯＳゲートアレイなどで構成されているコントロー
ラ２は電源電圧が５ボルト程度であり、出力信号３とそ
の反転信号４の振幅は同程度の５ボルト程度で、信号レ
ベル変換回路１の電源電圧ＶＤＤに比較して低い。

【０００５】信号レベル変換回路１は入力信号３がハイ
レベルの場合には入力トランジスタ５がオンし、負荷ト
ランジスタ７にドレイン電流を流して、トランジスタ８
をオンさせる。このとき他方の入力トランジスタ６には
入力信号３の反転信号であるローレベルが与えられ、入
力トランジスタ６をオフさせることによって、出力信号
９は信号レベル変換回路１の電源電圧ＶＤＤが出力され
る。

【０００６】また、入力信号３がローレベルの場合には
入力トランジスタ５がオフし、負荷トランジスタ７には
ドレイン電流が流れず、トランジスタ８はオフになる。
このとき他方の入力トランジスタ６には入力信号３の反
転信号であるハイレベルが与えられ、入力トランジスタ
６をオンさせることによって出力信号９は信号レベル変
換回路１のグランド電圧が出力される。

【０００７】このようにして信号レベル変換回路１は、
低信号振幅の入力信号３とその反転信号４を薄膜トラン
ジスタ集積回路の電源電圧ほどの高振幅の出力信号９に
信号振幅を変換する。

【０００８】

【発明が解決しようとする課題】このような従来の信号
レベル変換回路１では、入力信号３とその反転信号４の
２本の入力信号が必要となり、信号線数の増大、コント
ローラ回路の複雑化をまねく問題がある。

【０００９】また、入力トランジスタ５，６のしきい値
電圧は大きく、入力信号振幅に対して同程度かやや小さ
い程度であり、入力トランジスタを十分にオンさせるこ
とができず、高速な入力信号に対応した信号レベル変換
ができない問題がある。

【００１０】また、回路の省電力化のため、コントロー
ラ２の電源電圧を下げ、入力信号を低電圧化低電圧化す
る動きのなかでは、従来技術の信号レベル変換回路１で
は、入力信号が３ボルト化して小さくなった場合には入
力トランジスタ５，６をオンさせることができず信号変
換回路として機能しないので、低電圧化するコントロー
ラとのインターフェイスに対応できないという問題があ
る。

【００１１】本発明は反転した入力信号を必要とせず、
一つ入力信号で信号レベル変換回路を実現することがで
き、低入力信号振幅の場合においても信号レベル変換の
高速化を図ることができる信号レベル変換回路を提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】上記の一つの入力信号で
信号レベル変換回路を実現するという目的を達成するた
めに、本発明の信号レベル変換回路は、一方の入力トラ
ンジスタのソースを接地してゲートに前記入力信号を印
加し、他方の入力トランジスタのゲートに前記入力信号
のハイレベル電圧に等しい電圧を印加してソースに前記
入力信号を印加したことを特徴としている。

【００１３】この構成によって、従来、入力信号とその
反転信号の２本の入力信号を必要としていたものが一つ
の入力信号で信号レベル変換回路を実現できる。また、
低入力信号振幅の場合においても、高速化を実現するた
めに、本発明の信号レベル変換回路は、一方の入力トラ
ンジスタのソースを接地して、ゲートに前記入力信号に
所定のバイアス電圧を加えた信号を印加し、他方の入力
トランジスタのゲートに前記入力信号のハイレベル電圧
に等しい電圧に所定のバイアス電圧を加えた電圧を印加
して、ソースに前記入力信号を印加し、前記入力トラン
ジスタのドレイン側から出力信号を出力するように構成
したことを特徴としている。

【００１４】この構成によって、低信号振幅の入力信号
に対しても入力トランジスタのオン電流を十分に大きく
することができ、高速動作を実現した信号レベル変換回
路を実現できる。

【００１５】

【発明の実施の形態】請求項１に記載の発明は、薄膜ト
ランジスタを用いて低信号振幅の入力信号を高信号振幅
の出力信号に変換する信号レベル変換回路において、一
対の入力トランジスタを有し、一方の入力トランジスタ
のソースを接地してゲートに前記入力信号を印加し、他
方の入力トランジスタのゲートに前記入力信号のハイレ
ベル電圧に等しい電圧を印加してソースに前記入力信号
を印加し、前記入力トランジスタのドレイン側から出力
信号を出力するように構成したことを特徴とする。

【００１６】この構成によれば、一方の入力トランジス
タをオンさせたときに他方のトランジスタをオフさせ、
また、一方の入力トランジスタをオフさせたときに他方
のトランジスタをオンさせるように、一つの入力信号を
用いて入力トランジスタを交互に動作させる作用を有す
る。

【００１７】請求項２に記載の発明は、薄膜トランジス
タを用いて低信号振幅の入力信号を高信号振幅の出力信
号に変換する信号レベル変換回路において、一対の入力
トランジスタを有し、一方の入力トランジスタのソース
を接地して、ゲートに前記入力信号に所定のバイアス電
圧を加えた信号を印加し、他方の入力トランジスタのゲ
ートに前記入力信号のハイレベル電圧に等しい電圧に所
定のバイアス電圧を加えた電圧を印加して、ソースに前
記入力信号を印加し、前記入力トランジスタのドレイン
側から出力信号を出力するように構成したことを特徴と
する。

【００１８】この構成によれば、入力信号にバイアス電
圧を加算して信号レベル変換回路の一方の入力トランジ
スタのゲートに印加することにより、入力トランジスタ
のオン時のゲート−ソース間電圧を大きくして、入力ト
ランジスタのオン電流を十分に大きくすることができ
る。

【００１９】また、他方の入力トランジスタのゲートに
前記入力信号のハイレベル電圧に等しい電圧に所定のバ
イアス電圧を加えた電圧を印加して、ソースに前記入力
信号を印加することによって、入力トランジスタのオン
時のゲート−ソース間電圧を大きくして、入力トランジ
スタのオン電流を十分に大きくすることができ、入力ト
ランジスタのゲート−ソース間に印加される電圧を大き
くすることができ、低入力信号振幅の場合においても、
回路の高速化が可能になる。

【００２０】請求項３に記載の発明は、請求項１，請求
項２において、入力信号のハイレベル電圧を入力する端
子を有することを特徴とする。この構成によれば、本発
明の信号レベル変換回路の動作を最適化して、入力信号
の振幅が変動しても安定した動作を得ることができる。

【００２１】請求項４に記載の発明は、請求項１，請求
項２において、入力信号のハイレベル電圧を発生するバ
イアス電圧発生手段を内蔵したことを特徴とする。この
構成によれば、信号レベル変換回路に入力ハイレベル電
圧を印加する必要がなく入力信号の本数が削減でき、イ
ンターフェイスが簡単になる。

【００２２】請求項５に記載の発明は、請求項２におい
て、バイアス電圧は入力トランジスタのしきい値と同等
の電圧に設定したことを特徴とする。この構成によれ
ば、入力トランジスタのゲート−ソース間に印加する信
号を入力トランジスタのしきい値電圧でバイアスし、オ
ン−オフ電流の比を最大にするように最適化できる。

【００２３】請求項６に記載の発明は、請求項１または
請求項２において、信号レベル変換出力を、液晶表示画
素と薄膜トランジスタにより形成された画素駆動用トラ
ンジスタと前記画素駆動用トランジスタのソース線を駆
動するソース線駆動回路と前記画素駆動用トランジスタ
のゲート線を駆動するゲート線駆動回路を有するアクテ
ィブマトリクス型液晶表示パネルに接続したことを特徴
としている。

【００２４】この構成によれば、薄膜トランジスタを用
いた液晶表示素子と前記信号レベル変換回路を同一の製
造プロセスで作ることができ、かつ、特別なインターフ
ェイス素子を用いず、少ない信号線数で、一般的な低電
源電圧のＣ−ＭＯＳ回路との直接インターフェイスを可
能にできる。

【００２５】以下、本発明の各実施の形態を図１〜図７
に基づいて説明する。（実施の形態１）図１〜図３は本発明の（実施の形態
１）を示す。

【００２６】なお、従来例を示す図８と同じ部分には同
じ符号を付けて説明する。図１に示すように、本発明の
信号レベル変換回路１０とコントローラ２とは、コント
ローラ２から出力される入力信号３と入力信号３のハイ
レベルＶＩＨに固定されたハイレベル信号１１で接続さ
れる。

【００２７】信号レベル変換回路１０は、図８の従来例
で示したカレントミラー型の信号レベル変換回路１のよ
うにnチャンネルの入力トランジスタ５，６とpチャンネ
ルの負荷トランジスタ７，８を同じように有してはいる
が、次の点で信号レベル変換回路１とは異なっている。

【００２８】信号レベル変換回路１０の入力トランジス
タ６のソースに入力信号３が印加され、入力トランジス
タ６のゲートにはコントローラ２からのハイレベル信号
１１が印加される。

【００２９】トランジスタ５〜８はおよそ３ボルト程度
のしきい値電圧を有し、信号レベル変換回路１０の電源
電圧ＶＤＤは１５ボルト程度となっている。コントロー
ラ２の電源電圧は５ボルト程度であり、かつ、その出力
信号３の振幅は同程度の５ボルト程度で、信号レベル変
換回路１０の電源電圧ＶＤＤに比較して低い。

【００３０】具体的には、信号レベル変換回路１０は入
力信号３がハイレベルの場合には入力トランジスタ５が
オンし、負荷トランジスタ７にドレイン電流を流してト
ランジスタ８をオンさせる。このとき他方の入力トラン
ジスタ６のゲートにはハイレベル電圧１１が与えられ、
ソースに入力信号３のハイレベルが与えられているた
め、入力トランジスタ６のゲート−ソース間には電圧が
印加されず、入力トランジスタ６はオフとなり、出力信
号９としては信号レベル変換回路１０の電源電圧が出力
される。

【００３１】また、入力信号３がローレベルの場合には
入力トランジスタ５はオフし、負荷トランジスタ７には
ドレイン電流が流れず、トランジスタ８はオフになる。
このとき他方の入力トランジスタ６にはゲートに入力信
号のハイレベル信号１１が与えられ、ソースに入力信号
３のローレベルが与えられているため、入力トランジス
タ６のゲート−ソース間には電圧が印加され、入力トラ
ンジスタ６をオンさせることによって、出力信号９とし
ては信号レベル変換回路１０のグランド電圧が出力され
る。

【００３２】このようにして信号レベル変換回路１０は
低信号振幅の入力信号３を高振幅の出力信号９に信号振
幅を変換する。図２はこの（実施の形態１）における入
力トランジスタ５，６のしきい値特性と動作点を示した
図で、横軸をゲート電圧とし、縦軸をドレイン電流のル
ートとしたもので入力トランジスタのしきい値特性を示
したものである。入力信号３がハイレベルのときには入
力トランジスタ５のゲート−ソース間電圧にはＶｏｎ＝ＶＩＮの電圧が印加されトランジスタ５をオンさせる。また、
入力トランジスタ６のゲート−ソース間電圧にはＶｏｆｆ＝０ボルトの電圧が印加されトランジスタ６をオフさせる。

【００３３】一方、入力信号３がローレベルのときには
入力トランジスタ５のゲート−ソース間電圧にはＶｏｆｆ＝０ボルトの電圧が印加されトランジスタ５をオフさせる。

【００３４】また、入力トランジスタ６のゲート−ソー
ス間電圧にはＶｏｎ＝ＶＩＮの電圧が印加されトランジスタ６をオンさせる。

【００３５】図３はこの（実施の形態１）の信号レベル
変換回路１０の入出力信号を電圧波形を示している。こ
のように、この（実施の形態１）によって、入力信号の
ハイレベル信号１１と一つの低信号振幅の入力信号３を
コントローラ２から与えることによって、従来のような
反転信号を生成しなくても高信号振幅の出力信号９に変
換することができる。

【００３６】なお、（実施の形態１）においては入力信
号のハイレベル信号１１をコントローラ２から与える構
成としたが、信号レベル変換回路１０の側で抵抗分圧や
トランジスタ、ダイオードを用いて同レベルの電圧を発
生させ、入力トランジスタ６のゲートに与えても同様に
機能することはいうまでもない。

【００３７】（実施の形態２）図４〜図６は本発明の
（実施の形態２）を示す。なお、従来例を示す図８およ
び（実施の形態１）を示す図１と同じ部分には同じ符号
を付けて説明する。

【００３８】図４に示すように、本発明の信号レベル変
換回路１２とコントローラ２とは、コントローラ２から
出力される入力信号３と入力信号３のハイレベルに固定
されたハイレベル信号１１で接続される。

【００３９】１０は本発明の（実施の形態１）で示した
カレントミラー型の信号レベル変換回路で、nチャンネ
ルの入力トランジスタ５，６とpチャンネルの負荷トラ
ンジスタ７，８からなり、入力トランジスタ５のゲート
の接続、ならびに入力トランジスタ６のソースとゲート
配線が（実施の形態１）とは異なっている。

【００４０】具体的には、入力信号３はpチャンネル型
のトランジスタ１３のゲートに接続され、かつnチャン
ネルの入力トランジスタ６のソースに接続されている。
入力信号であるハイレベル信号１１は、pチャンネル型
のトランジスタ１４のゲートに接続されている。トラン
ジスタ１３，１４のドレインはグランドに接続されてい
る。トランジスタ１３，１４のソースには電流源１５，
１６が接続されてトランジスタ１３，１４を駆動しソー
スフォロワ回路を構成している。

【００４１】トランジスタ１３，１４のソースは従来の
信号レベル変換回路１０の入力トランジスタ５，６のゲ
ートに接続されている。なお、電流源１５，１６は抵
抗、またはトランジスタを用いて信号レベル変換回路１
２の集積回路の同一製造プロセスの中でつくることがで
きる。

【００４２】このように構成したため、入力信号３がソ
ースフォロワのトランジスタ１３のゲートに与られる
と、トランジスタ１３のゲート−ソース間にはトランジ
スタのしきい値電圧が発生し、入力信号３にしきい値電
圧をバイアス電圧として加算した信号がトランジスタ１
３のソースに発生し、入力トランジスタ５のゲート印加
される。

【００４３】また、入力信号のハイレベル信号１１がソ
ースフォロワのトランジスタ１４のゲートに与られる
と、トランジスタ１４のゲート−ソース間にはトランジ
スタのしきい値電圧が発生し、入力信号のハイレベル信
号１１にしきい値電圧をバイアス電圧として加算した信
号がトランジスタ１４のソースに発生し、入力トランジ
スタ６のゲート印加される。

【００４４】入力信号３の信号電圧をローレベルの場合
をグランド電圧と同じとして、０ボルトとし、ハイレベ
ルの場合を入力振幅電圧ＶＩＮとし、ソースフォロワの
トランジスタ１３のしきい値電圧をＶｔｐとすると、ソ
ースフォロワトランジスタ１３のソースに発生する信号
電圧は入力信号３がローレベルのときには、しきい値電
圧Ｖｔｐに等しい電圧Ｖｏｆｆが、入力信号３がハイレ
ベルのときには、しきい値電圧ＶｔｐにＶＩＮを加算し
た電圧Ｖｏｎが発生する。すなわち、入力信号をトラン
ジスタのしきい値電圧Ｖｔｐでバイアスした信号とな
る。

【００４５】信号レベル変換回路１０の入力トランジス
タ５のゲートには上述した入力信号をソースフォロワの
トランジスタのしきい値電圧でバイアスした信号が印加
される。

【００４６】また、入力信号のハイレベル信号１１の電
圧をＶＩＮとし、ソースフォロワのトランジスタ１４の
しきい値電圧をＶｔｐとすると、ソースフォロワトラン
ジスタ１４のソースに発生する信号電圧はＶＩＮにしき
い値電圧Ｖｔｐを加算した電圧が発生する。すなわち、
入力信号のハイレベル電圧をトランジスタのしきい値電
圧Ｖｔｐでバイアスした電圧となる。

【００４７】信号レベル変換回路１０の入力トランジス
タ６のゲートには上述した入力信号のハイレベル信号１
１をソースフォロワのトランジスタのしきい値電圧でバ
イアスした電圧が印加される。

【００４８】図５はこの（実施の形態２）における入力
トランジスタのしきい値特性と動作点を示し、横軸をゲ
ート電圧とし、縦軸をドレイン電流のルートとしたもの
で入力トランジスタのしきい値特性を示したものであ
る。

【００４９】入力信号３がハイレベルの場合には入力ト
ランジスタ５のゲートには（Ｖｔｐ＋ＶＩN）の電圧が
印加され、ゲート−ソース間の電圧はＶｏｎ＝（Ｖｔｐ
＋ＶＩN）の電圧が印加され、ゲート−ソース間に印加
された電圧Ｖｏｎが入力トランジスタ５のしきい値電圧
よりも大きいと、入力トランジスタ５はオンし、負荷ト
ランジスタ７にドレイン電流を流して、トランジスタ８
をオンさせる。

【００５０】このとき、他方の入力トランジスタ６のゲ
ートには（Ｖｔｐ＋ＶＩＮ）の電圧が印加され、入力ト
ランジスタ６のソースには入力信号３のハイレベル電圧
であるＶＩＮが印加される。したがって、他方の入力ト
ランジスタ６のゲートソース間の電圧はＶｏｆｆ＝Ｖｔ
ｐの電圧が印加され、ゲート−ソース間に印加された電
圧Ｖｏｆｆが入力トランジスタ５のしきい値電圧と等し
く、またはそれ以下であると、入力トランジスタ６はオ
フする。

【００５１】従って、出力信号９は信号レベル変換回路
の電源電圧にほぼ等しい電圧が出力される。また、同様
に入力信号３がローレベルの場合には入力トランジスタ
５のゲート−ソース間の電圧はＶｏｆｆ＝Ｖｔｐの電圧
が印加され、入力トランジスタ５はオフし、負荷トラン
ジスタ７にはドレイン電流が流れず、トランジスタ８は
オフになる。

【００５２】このとき、他方の入力トランジスタ６のゲ
ートソース間の電圧はＶｏｎ＝（Ｖｔｐ＋ＶＩＮ）の電
圧が印加され、入力トランジスタ６はオンする。従っ
て、出力信号９は信号レベル変換回路のグランド電圧に
ほぼ等しいが出力される。

【００５３】このようにして、低信号振幅の入力信号３
と入力信号のハイレベル信号１１を用いて、薄膜トラン
ジスタ集積回路の電源電圧ほどの高振幅の出力信号９に
信号振幅を変換することができる。

【００５４】図６はこの（実施の形態２）の電圧波形を
示し、１７，１８はソースフォロワトランジスタ１３，
１４のソース端子でかつ、入力トランジスタ５，６のゲ
ート端子の波形で、入力信号３と入力信号のハイレベル
電圧３０２がソースフォロワトランジスタ１３，１４の
しきい値電圧Ｖｔｐでバイアスされた信号波形となって
いる。

【００５５】このように、この（実施の形態２）によっ
ても、入力信号のハイレベル信号１１と一つの低信号振
幅の入力信号３をコントローラ２から与えることによっ
て、高信号振幅の出力信号９に変換することが可能にな
るとともに、入力信号にバイアス電圧を与えることによ
って、オン−オフ電流比を大きくすることが可能とな
り、より低電圧な入力振幅への対応と高速動作を可能に
した信号レベル変換回路を実現することができた。

【００５６】なお、（実施の形態２）においては入力信
号のハイレベル信号１１をコントローラ２から与える構
成としたが、信号レベル変換回路１２の側で抵抗分圧や
トランジスタ、ダイオードを用いて同レベルの電圧を発
生させ、ソースフォロワトランジスタ１４のゲートに与
えても同様に機能することはいうまでもない。

【００５７】（実施の形態３）図７は（実施の形態１）
または（実施の形態２）の信号レベル変換回路を内蔵し
た液晶表示装置の構成を示す。

【００５８】６０１は薄膜トランジスタを用いた集積回
路により構成した液晶表示装置で、６０２はＣ−ＭＯＳ
ゲートアレイなどからなる液晶表示装置のコントローラ
ＩＣで６１２によって液晶表示装置６０１と接続され、
その制御信号を液晶表示装置６０１に与える。６１２は
低信号振幅の制御信号である。

【００５９】６０３は液晶表示装置の画素を駆動する薄
膜トランジスタで、６０３は画素の蓄積容量、６０５は
液晶容量を示す。６０６は画素トランジスタ６０３のソ
ース端子に接続するソース電極で、６０７は画素トラン
ジスタ６０３のゲート端子に接続するゲート電極で、６
０８は蓄積容量、液晶の対向電極につながる共通電極を
示している。

【００６０】６０９はソース電極を駆動するソース駆動
回路で、６１０はゲート電極を駆動するゲート駆動回路
を示す。６１１は（実施の形態１）（実施の形態２）に
示した信号レベル変換回路である。

【００６１】これら、画素トランジスタ６０３とソース
駆動回路６０９、ゲート駆動回路６１０、信号レベル変
換回路６１１は薄膜トランジスタからなる集積回路とし
て、同一ガラス基板上に同一製造プロセスによって形成
される。

【００６２】これら、薄膜トランジスタ集積回路はおよ
そ１５ボルト程度の電源電圧と信号振幅をもつ回路とし
て動作し、信号レベル変換回路６１１はコントローラか
らの５ボルト程度の振幅の低信号振幅制御信号６１２を
薄膜トランジスタ集積回路の内部で使用する１５ボルト
程度の６１３高信号振幅制御信号に変換し、ソース駆動
回路６０９、ゲート駆動回路６１０に制御信号を与える
ものである。

【００６３】この（実施の形態３）においては、薄膜ト
ランジスタを用いたアクティブマトリクス型液晶表示装
置に（実施の形態１）または（実施の形態２）の信号レ
ベル変換回路を内蔵することで、特別な回路を必要とせ
ず、直接制御することが可能となり、インターフェイス
の簡略化を実現することができる。

【００６４】なお、上記の各実施の形態のトランジスタ
の導電型を反転させて回路を構成することもできる。

【００６５】

【発明の効果】以上のように本発明の信号レベル変換回
路によれば、薄膜トランジスタを用いて低信号振幅の入
力信号を高信号振幅の出力信号に変換する信号レベル変
換回路において、一対の入力トランジスタを有し、一方
の入力トランジスタ（５）のソースを接地して、ゲート
に前記入力信号を印加し、他方の入力トランジスタ
（６）のゲートに前記入力信号のハイレベル電圧に等し
い電圧を印加して、ソースに前記入力信号を印加し、前
記入力トランジスタのドレイン側から出力信号を出力す
るように構成したため、一つの低振幅の入力信号を高振
幅の入力信号に変換する信号レベル変換回路を実現する
ことができる。

【００６６】また、一対の入力トランジスタを有し、一
方の入力トランジスタのソースを接地して、ゲートに前
記入力信号に所定のバイアス電圧を加えた信号を印加
し、他方の入力トランジスタのゲートに前記入力信号の
ハイレベル電圧に等しい電圧に所定のバイアス電圧を加
えた電圧を印加して、ソースに前記入力信号を印加する
ことで、入力トランジスタのオン−オフ電流電流の比を
大きくすることができ、低入力信号振幅の場合において
も、回路の高速化が可能に信号レベル変換回路を実現す
ることができる。

【００６７】本発明の信号レベル変換回路を用いること
で、薄膜トランジスタを用いた集積回路とＣＭＯＳゲー
トアレイなどの集積回路と少ない制御線数で、直接イン
ターフェイスすることが可能になる。さらには、薄膜ト
ランジスタを用いたアクティブマトリクス型液晶表示装
置に本発明の信号レベル変換回路を用いることで、ＣＭ
ＯＳゲートアレイで、少ない制御線数で、直接に制御す
ることが可能になり、インターフェイス回路と信号線数
を簡素化することを可能とするものである。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）における信号レベル
変換回路の構成図

【図２】同実施の形態における入力トランジスタのしき
い値特性と動作点を示す図

【図３】同実施の形態の入力信号と出力信号波形を示す
図

【図４】本発明の（実施の形態２）における信号レベル
変換回路の構成図

【図５】同実施の形態２の入力トランジスタのしきい値
特性と動作点を示す図

【図６】同実施の形態における入力信号と出力信号波形
を示す図

【図７】本発明の（実施の形態３）における液晶表示装
置と組み合わせた場合の構成図

【図８】従来の信号レベル変換回路の構成図

【符号の説明】

１信号レベル変換回路２コントローラ３入力信号５，６入力トランジスタ７，８負荷トランジスタ９出力信号１０信号レベル変換回路１１ハイレベル信号（入力信号）１３，１４トランジスタ１５，１６電流源

───────────────────────────────────────────────────── フロントページの続き (72)発明者古林好則大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者奥野武志大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H093 NC12 NC21 NC34 ND49 5C006 AF84 BB16 BC16 BC20 BF34 BF46 EB05 FA14 FA42 5C080 AA10 BB05 DD23 DD25 FF11 JJ02 JJ03 JJ04 JJ05 5J091 AA03 AA43 AA45 AA51 AA58 CA05 CA37 CA81 CA85 CA92 FA01 FA09 FA10 FA18 HA09 HA17 KA02 KA03 KA05 KA09 KA12 KA47 MA07 MA10 MA19 MA21 TA01 TA06

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタを用いて低信号振幅の入
力信号を高信号振幅の出力信号に変換する信号レベル変
換回路において、一対の入力トランジスタ（５，６）を有し、一方の入力トランジスタ（５）のソースを接地して、ゲ
ートに前記入力信号を印加し、他方の入力トランジスタ（６）のゲートに前記入力信号
のハイレベル電圧に等しい電圧を印加して、ソースに前
記入力信号を印加し、前記入力トランジスタのドレイン
側から出力信号を出力するように構成した信号レベル変
換回路。
【請求項２】薄膜トランジスタを用いて低信号振幅の入
力信号を高信号振幅の出力信号に変換する信号レベル変
換回路において、一対の入力トランジスタ（５，６）を有し、一方の入力トランジスタ（５）のソースを接地して、ゲ
ートに前記入力信号に所定のバイアス電圧を加えた信号
を印加し、他方の入力トランジスタ（６）のゲートに前記入力信号
のハイレベル電圧に等しい電圧に所定のバイアス電圧を
加えた電圧を印加して、ソースに前記入力信号を印加
し、前記入力トランジスタのドレイン側から出力信号を
出力するように構成した信号レベル変換回路。
【請求項３】入力信号のハイレベル電圧を入力する端子
を有する請求項１または請求項２記載の信号レベル変換
回路。
【請求項４】入力信号のハイレベル電圧を発生するバイ
アス電圧発生手段を内蔵した請求項１または請求項２記
載の信号レベル変換回路。
【請求項５】バイアス電圧は入力トランジスタのしきい
値と同等の電圧に設定した請求項２記載の信号レベル変
換回路。
【請求項６】信号レベル変換出力を、液晶表示画素と薄
膜トランジスタにより形成された画素駆動用トランジス
タと前記画素駆動用トランジスタのソース線を駆動する
ソース線駆動回路と前記画素駆動用トランジスタのゲー
ト線を駆動するゲート線駆動回路を有するアクティブマ
トリクス型液晶表示パネルに接続した請求項１または請
求項２記載の信号レベル変換回路。
【請求項７】トランジスタの導電型を請求項１または請
求項２とは反転させて回路を構成した信号レベル変換回
路。