JPS60120420A - 電力用マルチプレクサ・スイツチ - Google Patents

電力用マルチプレクサ・スイツチ

Info

Publication number
JPS60120420A
JPS60120420A JP59241563A JP24156384A JPS60120420A JP S60120420 A JPS60120420 A JP S60120420A JP 59241563 A JP59241563 A JP 59241563A JP 24156384 A JP24156384 A JP 24156384A JP S60120420 A JPS60120420 A JP S60120420A
Authority
JP
Japan
Prior art keywords
voltage line
line
voltage
standby
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59241563A
Other languages
English (en)
Other versions
JPH0451093B2 (ja
Inventor
ビー・クリス・デウイツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS60120420A publication Critical patent/JPS60120420A/ja
Publication of JPH0451093B2 publication Critical patent/JPH0451093B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、一般に電力用マルチプレクサ・スイッチ及び
方法の分野に関する。特に２本発明は供給電圧線（ＦＤ
Ｄ）もしくは待機電圧Ｍ（Ｖ８ＴＢ）を。
マイクロコンピュータ（Ｍｃｒｙ）・ランダムアクセス
記憶装置（ＲＡＭ）に待機電力を供給する特殊用途の出
力電圧線（Ｖｏｕｔ）に交互に結合する回路と方法とに
関する。
先行技術 ある種のマイクロコンピュータ応用において。
デバイスの動作が正規モードもしくは待機モードにある
ことが望ましい。前者の例においては、略々５ＶのＦＤ
Ｄの電源はそのオン・チップＲＡＭを含むマイクロコン
ピュータに印加される。後者の例においては、供給電圧
がスイッチ遮断されると、それはＯＶの電位（ＶＢ２）
になって、それからＲＡＭのテークの保全状態を確実に
するために、待機電力が直ちに印加されることが必要と
なるであろう。
これまでマイクロコンピュータＲＡＭのような（６） 集積回路に待機電力源を供給するために容易に実施し得
る手段は存在しなかったし、このようなデバイスはした
がって”ＤＤの一定電源もしくは電力増加（ｐｏｗａｒ
、’ｔｔｐ　）時にそのオン・チップＲＡＭを再プログ
ラムさせることが必要であった。電力増加および電力降
下（ｐｏｗｅｒ　ｃｔｏｗｎ＞中にＲＡＭの保全を得る
システムはＧｕｎｔｍｒ氏等に発行され１本発明の譲受
は人に譲渡された米国特許第４，１４５，７６１号に記
載されている。
発明の要約 したがって１本発明の目的とする所は改良された電力マ
ルチプレクサ・スイッチ及び方法を提供することにある
。
更に本発明の目的とする所は、待機電力の電源を、マイ
クロコンピュータＲＡＭのような集積回路に与えるよう
にする改良された電力マルチプレクサ・スイッチとその
方法を提供することにある。
上記および他の目的の達成されるのは、供給もしくは待
機電圧線を、中間ノードを共通電圧線に結合する第１の
スイッチング手段を具備する出（４） 力電圧線に交互に結合させる電力マルチプレクサ・スイ
ッチとその方法とが得られる場合である。
第２のスイッチング手段は、供給電圧線を出力電圧線に
結合させる第１のスイッチング手段に応答している。中
間ノードに接続された第３および第４のスイッチング手
段は、待機電圧線上の電圧が供給電圧線上の電圧を超え
る場合に、待機電圧線を出力電圧線に結合させる。
好ましい実施例の説明 第１図を参照すれば１本発明に係る電力マルチプレクサ
・スイッチ１ｏが図示されている。電力マルチプレクサ
・スイッチは、付属部分において＋　’ＤＤ線２０もし
くはＶＢＴＢ線２２全２２ｗｔ線２６に交互に結合させ
るスイッチ用デバイスを具備している。
Ｎ−チャンネル・トランジスタ１２はそのソース端子を
共通電圧線ＶＢＢに接続させている。Ｎ−チャンネル・
トランジスタ１２のゲート端子はＦＤＤ線路２０に接続
されている。Ｎ−チャンネル・トランジスタ１２のドレ
イン端子はノード２４を限定している。Ｐ−チャンネル
・トランジスタ１４　はそのソース端子をＶＤＤ線２０
に接続させ、そのドレイン端子をＶ。ｔｌＴ線２乙に接
続させている。Ｐ−チャンネル・トランジスタ１４のゲ
ート端子はノード２４に接続されている。
直列接続のＰ−チャンネル・トランジスタ１６．１８は
”ａＴＢ線２２をＶ。ＵＴ線線孔６結合させている。
Ｐ−チャンネル・トランジスタ１６はそのソース端子を
”［ｌ’ｌ’Ｂ線２２に接続させ、かつそのドレイン端
子をＰ−チャンネル・トランジスタ１８のソース端子に
接続させ、このＰ−チャンネル・トランジスタ１８は順
次そのドレイン端子をＶ。６７線２６に接続させている
。Ｐ−チャンネル・トランジスタ１６．１８の夫々のゲ
ート端子はＶ。０線２０に接続されている。
Ｐ−チャンネル・トランジスタ１６のドレイン端子とＰ
−チャンネル・トランジスタ１８のソース端子とはノー
ド２４に接続されている。
電力用マルチプレクサ・スイッチ１０は、電力が正規モ
ードもしくは待機モードで使用される回（７） 路に印加されることができる。「正規」の動作モードに
おいて２回路は”ＤＤの電源をオフ状態にして動作する
ことに麦る。ＶＤＤ電源が閉止状態になると、即ちＶ８
８に対して、待機電源は、ＶＤＤ　１１Ｍ　２０上の電
圧が５．０ボルトから近似的に３．５−４．０ボルトも
しくは近似的にＶ８ア８以下の−Ｐ−チャンネルしきい
値まで低下する前に自動的にスイッチが入れられる。し
たがって＋　ＶＯＵＴ線２６　上に現われる電圧は近似
的に５．２５ボルト以下には低下しない。電力マルチプ
レクサ・スイッチ１０の集約された説明において＋　Ｖ
Ｄ＋）の電源が完全なチップに供給される場合＋　Ｖｅ
ＴＢ線２２線状２は、集積回路基板から電流を引出すこ
とによってラッチアップ条件をひきおこす可能性のある
’ｓｓ以下にならない限多不適切である。
ＶＤＤが供給される場合 ＶＤＤ線２線上０上圧が高い場合、Ｐ−チャンネル・ト
ランジスタ１４のゲートをＶＢＢに対して引張るＮ−チ
ャンネル・　トランジスタ１２はオンになシ。
そのトランジスタをオンにして、それによって（８） ＶＤＤを用いてＶＯＵＴ線２６に接続された待機回路に
電力を与える。Ｖｏｎ　線２０上の電圧が高ければ、Ｐ
−チャンネル・トランジスタ１６．１８はターンオフさ
れることによυ＋　ＶＯＵア線２６において電力を与え
られた回路からＶＩＩＴＢ線２２を絶縁させる。
動作か待機モードに入ると＋　ＶＤＤ線２線上０上圧は
低くなシワＮ−チャンネル・トランジスタ１２をターン
オフし、順次Ｐ−チャンネル・トランジスタ１６．１８
をターンオンする。Ｐ−チャンネル・トランジスタ１６
．１８がターンオンすると＋　ＶｓＴＪ２２とｒ。ＵＴ
線線孔６印加された待機電圧から生ずる電流は、Ｐ−チ
ャンネル・トランジスタ１４のゲートを充電して、その
トランジスタをターンオフする。Ｐ−チャンネル・トラ
ンジスタ１６．１８はそれからターンオｙＬｌ　’ＯＵ
ア線２６に接続された待機時の回路に対し電流を供給す
る。
付加的に今度は第２図を参照すれは、第１図に関して上
記したものと同様の構造が同様に番号をつけられ、その
上記の説明はこの第２図の説明として十分満足させるで
あろう。Ｐ−チャンネル・トランジスタ１４．１８は＋
　ＶＯＵＴ線２６上２６上れる電圧から付勢されたＰ基
板内の共通Ｎ−ウェル内で確立される。この配列を用い
れば、待機回路用に電力を供給するＰ−チャンネル・デ
バイス用のＮ−ウェルは常に付勢されることになる。こ
のウェル用のＮ”　ｆｆ１Ｗ　ＩＪ　（ｇｔｂａｒｄ　
ｒｉｎｇ　）　２８はまたＶＯＵＴ　線２６上の電圧か
ら付勢される。図示の如く、Ｐ−チャンネル・トランジ
スタ１６用のＮ−ウェルはＶＢＴＢ線２２上２２上から
付勢される。
上記の実施例において、Ｐ−チャンネル・トランジスタ
１４．１６および１８は、約５００／！ｌの幅／長さ比
を有するＰ−チャンネル・デバイスである。
Ｎ−チャンネル・トランジスタ１２は、約８／４０の幅
／長さ比を有するＮ−チャンネル・エンノ・ンスメント
型デバイスである。
したがって、今まで、に得られたものは、待機用電源を
ＭＣＵ　ＲＡＭのような集積回路の一部分に与えるのに
使用し得る改良された電力用マルチプレクサ（多重度換
装［）スイッチである。本発明のスイッチと方法とを使
用することによｐ、ｕｃｒｔＲＡＭの如き集積回路の一
部分に対する待機用電源は、その電源電圧をスイッチ・
オフする時に直ちに印加されることになる。本発明の電
力用マルチプレクサ・スイッチは、最小数の部品とオン
−チップ領域を用いるＭＣＵ　（マイクロコンピュータ
）の如き集積回路を用いれは容易に集約することができ
よう。
特定の装置に関連して９本発明の原理は上記の如く説明
されたけれども、この説明は実施例によってのみ行われ
るもので１本発明の請求の範囲を制限するものではない
ことが明瞭に理解され得るであろう。
【図面の簡単な説明】
第１図は本発明に係る容易に集積可能な電力用マルチプ
レクサ・スイッチの簡単な概略図である。 第２図は、第１図の電力用マルチプレクサ・スイッチの
集積化されたバージョｙの簡単な断面図でるる。 １０　電力用マルチプレクサ・スイッチ１２　Ｎ−チャ
ンネル　トランジスタ １４　Ｐ−チャンネル　トランジスタ １６．１８　Ｆ−チャンネル　トランジスタ２ＯＶＤＤ
線 ２２　Ｖ８．　Ａｌ ２４　ノード ２６ＶｏＵＴ線 ２８　Ｎ＋保保護 符許出願人モトローラ・インコーボレーテッド代理人弁
理士玉蟲久五部

Claims (1)

  1. 【特許請求の範囲】 １、供給電圧線もしくは待機電圧を交互に出力電圧線に
    結合する電力用マルチプレクサ・スイッチにおいて。 中間ノードを共通電圧線に結合する第１のスイッチング
    手段と； 前記第１スイッチング手段に応答し、前記供給電圧線を
    前記出力電圧線に結合する第２のスイッチング手段と； 前記中間ノードに接続され、前記待機電圧線上の電圧が
    、前記供給電圧線上の電圧を超える場合に、前記待機電
    圧線を前記出力電圧線に結合する第３および第４のスイ
    ッチング手段を、具備することを特徴とする電力用マル
    チプレクサ・スイッチ。 ２、供給電圧線もしくは待機電圧線を出力電圧線に交互
    に結合させる方法において。 中間ノードを共通電圧線に結合する第１のスイッチング
    ・デバイスを得る段階と；第１に、前記第１のスイッチ
    ング・デバイスに応答して第２のスイッチング・デバイ
    スにょシ、前記供給ｔ１圧線を前記出力電圧線に結合す
    る段階と； 第２に、前記供給電圧線上の電圧を超える前記待機電圧
    線上の電圧に応答して、前記中間ノードに接続された第
    ３および第４のスイッチング・デバイスによシ、前記待
    機電圧線を前記出力電圧線に結合する段階。 とを具備することを特徴とする電力用マルチプレクサの
    スイッチ方法。 ３、供給電圧線もしくは待機電圧線を交互に出力電圧線
    に結合する電力用マルチプレクサ・スイッチにおいて； 第１のスイッチング・デバイスがその第１のソース、ド
    レインおよびゲート端子を有し、前記第１のゲート端子
    は前記供給電圧線に接続され。 前記第１のソース端子は共通電圧線に接続され。 かつ前記第１のドレイン端子は電圧ノードを限定する第
    １のスイッチング・デバイスと；第２のソース、ドレイ
    ンとゲート端子とを有し、前記第２のソース端子は前記
    供給電圧線に接続され、前記第２のドレイン端子は出力
    電圧線に接続され、かつ前記第２のゲート端子は前記電
    圧ノードに接続される第２のスイッチング・デバイスと
    ； 第６と第４の直列接続スイッチング・デバイスが夫々第
    ３および第４のソース、ドレインおよびゲート端子を有
    し、前記第３のソース端子は前記待機電圧線に接続され
    、前記第４のドレイン端子は前記出力電圧線に接続され
    、前記第３と第４のゲート端子は前記供給電圧線に接続
    され、かつ前記第６のドレイン端子と第４のソース端子
    とは前記電圧ノードに接続される第３および第４の直列
    接続スイッチング・デバイス とを具備することを特徴とする電力用マルチプレクサ・
    スイッチ。
JP59241563A 1983-11-17 1984-11-15 電力用マルチプレクサ・スイツチ Granted JPS60120420A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/552,933 US4556804A (en) 1983-11-17 1983-11-17 Power multiplexer switch and method
US552933 1983-11-17

Publications (2)

Publication Number Publication Date
JPS60120420A true JPS60120420A (ja) 1985-06-27
JPH0451093B2 JPH0451093B2 (ja) 1992-08-18

Family

ID=24207412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59241563A Granted JPS60120420A (ja) 1983-11-17 1984-11-15 電力用マルチプレクサ・スイツチ

Country Status (3)

Country Link
US (1) US4556804A (ja)
JP (1) JPS60120420A (ja)
KR (1) KR930001745B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239806A (ja) * 1986-04-09 1987-10-20 アポロ精工株式会社 ワイヤストリツパ−装置及びこれを用いた自動配線装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686388A (en) * 1985-03-12 1987-08-11 Pitney Bowes Inc. Integrated circuit substrate bias selection circuit
US5272393A (en) * 1987-11-24 1993-12-21 Hitachi, Ltd. Voltage converter of semiconductor device
US4937477A (en) * 1988-01-19 1990-06-26 Supertex, Inc. Integrated mos high-voltage level-translation circuit, structure and method
JP2600753B2 (ja) * 1988-02-03 1997-04-16 日本電気株式会社 入力回路
WO1991002408A1 (en) * 1989-07-28 1991-02-21 Dallas Semiconductor Corporation Line-powered integrated circuit transceiver
US5107149A (en) * 1990-12-18 1992-04-21 Synaptics, Inc. Linear, continuous-time, two quadrant multiplier
DE69208211T2 (de) * 1991-11-11 1996-08-29 Philips Electronics Nv Anordnung zum Liefern elektrischer Energie zu einer Last
EP0627817B1 (en) * 1993-04-30 1999-04-07 STMicroelectronics, Inc. Voltage comparator with bandgap based direct current summing and power supply switch using it
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
JP2727921B2 (ja) * 1993-08-13 1998-03-18 日本電気株式会社 半導体集積回路装置
JP3566745B2 (ja) * 1994-01-25 2004-09-15 新日本製鐵株式会社 電圧変換装置
US5594381A (en) * 1994-04-29 1997-01-14 Maxim Integrated Products Reverse current prevention method and apparatus and reverse current guarded low dropout circuits
US5650672A (en) * 1995-09-25 1997-07-22 Xilinx Inc High-voltage power multiplexor
US6163044A (en) * 1998-02-18 2000-12-19 Micron Technology, Inc. Method and circuit for lowering standby current in an integrated circuit
US6859074B2 (en) * 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
WO2002071612A2 (en) * 2001-01-09 2002-09-12 Broadcom Corporation Sub-micron high input voltage tolerant input output (i/o) circuit which accommodates large power supply variations
SE520306C2 (sv) * 2001-01-31 2003-06-24 Ericsson Telefon Ab L M Regulator för en halvledarkrets
US7138836B2 (en) * 2001-12-03 2006-11-21 Broadcom Corporation Hot carrier injection suppression circuit
CN112100117A (zh) * 2019-06-18 2020-12-18 北京小米移动软件有限公司 电源复用电路、数据信号的切换方法及装置、电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936676A (en) * 1974-05-16 1976-02-03 Hitachi, Ltd. Multi-level voltage supply circuit for liquid crystal display device
JPS5227400A (en) * 1975-08-27 1977-03-01 Sharp Corp Power source device
JPS55149871A (en) * 1978-07-31 1980-11-21 Fujitsu Ltd Line voltage detector
US4295176A (en) * 1979-09-04 1981-10-13 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit protection arrangement
US4463270A (en) * 1980-07-24 1984-07-31 Fairchild Camera & Instrument Corp. MOS Comparator circuit
US4384350A (en) * 1980-11-03 1983-05-17 Fairchild Camera & Instrument Corp. MOS Battery backup controller for microcomputer random access memory
DE3166548D1 (en) * 1981-04-01 1984-11-15 Itt Ind Gmbh Deutsche Cmos integrated selection circuit for four potentials and simplifications of it for three potentials
US4513212A (en) * 1982-07-22 1985-04-23 Electronics Pty. Ltd. Automatic P-well clamping for CMOS integrated circuit
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239806A (ja) * 1986-04-09 1987-10-20 アポロ精工株式会社 ワイヤストリツパ−装置及びこれを用いた自動配線装置

Also Published As

Publication number Publication date
JPH0451093B2 (ja) 1992-08-18
US4556804A (en) 1985-12-03
KR850003645A (ko) 1985-06-20
KR930001745B1 (ko) 1993-03-12

Similar Documents

Publication Publication Date Title
JPS60120420A (ja) 電力用マルチプレクサ・スイツチ
JPH011200A (ja) 半導体集積回路
JP3239867B2 (ja) 半導体装置
US5682115A (en) Active pull-up voltage spike reducer
JPH041440B2 (ja)
JPH03235517A (ja) スイッチ回路
JPH0865124A (ja) 低電圧集積電源回路のための電気スイッチ
US5703825A (en) Semiconductor integrated circuit device having a leakage current reduction means
JPS58215827A (ja) 論理回路
US6396315B1 (en) Voltage clamp for a failsafe buffer
JPH09204798A (ja) 信号発生回路
US5309043A (en) Compound logic circuit having NAND and NOR gate outputs and two transistors connected within both gate circuits
JPH0685497B2 (ja) 半導体集積回路
US4950926A (en) Control signal output circuit
EP0821484B1 (en) High voltage tolerance output stage
JPS5926134B2 (ja) ラツチ回路
KR930000822B1 (ko) 전위검지회로
JP2993534B2 (ja) 終端機能付半導体装置
JPS61214817A (ja) Ｃｍｏｓ集積回路
JPS62135013A (ja) 出力回路
JPS6025323A (ja) 半導体集積回路
JPH0983334A (ja) 半導体集積回路
KR960005797Y1 (ko) 반도체장치의 제어회로(control circuit of semiconductor device)
JPH0536919A (ja) 半導体集積回路装置
JPH0744523A (ja) Ｏｔｐマイコン

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371