JP2010277562A - 圧電ブザー駆動回路 - Google Patents

Abstract

【課題】 電源電圧はそのままで他励型圧電ブザーの音圧を高めること。
【解決手段】 電圧を印加して駆動する他励型圧電ブザーにおいて、電源電圧を２倍に昇圧する倍圧整流回路４と負の電源電圧を発生させる負電圧発生回路５を設け、これらを鳴動用パルスによって駆動されるブザードライブ回路２へ供給する。ヒステリシス特性をもつインバータにより構成されるブザードライブ回路２は、倍圧整流回路１および負電圧発生回路２から供給される電圧に基づいて、鳴動用パルスの振幅を増幅して他励型圧電ブザー３に供給する。
【選択図】図１

Description

本発明は、圧電ブザーの駆動回路に関するものである。

圧電ブザーは電圧駆動であり、十分な音圧を得るためには高い電圧が必要である。

その実現には鳴動用パルスをトランスにて昇圧する手法が多く用いられている。

電源電圧の２倍の電圧が供給されるプッシュ−プル回路によるブザー駆動回路も従来より用いられている。

特開平９−１６８７３

トランスを用いると容易に高い電圧を発生させることができるが、形状が大きく、機器の小型・薄型化を実現する際の障害となる。

プッシュ−プル回路によるブザー駆動回路は、電源電圧に対して２倍の振幅を容易に得られるが、コイン型電池などの直流３Ｖ程度を電源電圧とする場合には、十分な音圧を得ることができない。

プッシュ−プル回路によるブザー駆動回路を予め昇圧した電圧で動作させる場合には、鳴動用パルスの振幅レベルを変換する必要がある。

上記課題を解決するため、本発明では電源電圧を２倍にする倍圧整流手段と負の電源電圧を発生させる負電圧発生手段、前記倍圧整流手段および負電圧発生手段の出力する電圧が導かれ、鳴動用パルスの振幅を増幅して出力するブザードライブ回路を備えた圧電ブザー駆動回路を提供するものである。

鳴動用パルスの振幅を増幅して出力するブザードライブ回路は、ヒステリシス特性をもつインバータにより構成されるプッシュ−プル回路であり、鳴動用パルスの振幅レベル変換回路を不要とする回路を提供するものである。

請求項１の記載によれば、圧電ブザーを電源電圧の５〜６倍程度の振幅で駆動させることが可能で、直流３Ｖ程度を電源電圧とする機器でも必要な音圧を得ることができる。

請求項２の記載によれば、鳴動用パルスのレベルを変換することなくブザー駆動回路を動作させることができるため、部品点数の削減に貢献する。

請求項３の記載によれば、倍圧整流手段、負電圧発生手段の駆動に供される昇圧パルス発生回路を省略することができるため、回路構造の単純化を実現する。

待機中にブザードライブ回路へ印加される電圧は電源電圧より小さくなるため、機器の待機時消費電流が低減される。

トランスを用いておらず、小型、薄型部品により構成できる本発明は、機器の小型、薄型化に貢献する。

半導体素子とコンデンサのみで構成される本発明は、半導体素子を一体化形成することにより、外付部品をコンデンサのみとした専用ＩＣとして構成することができ、さらなる小型化を図ることができる。

本発明の概略を示す回路ブロック図。 本発明の要部を示す回路ブロック図。 本発明の動作を示す図。 本発明の待機時の要部を示す回路ブロック図 本発明の第２の実施例を示す回路ブロック図。

以下、図面を参照しつつ本発明の実施例ついて詳述する。

先ず図１は本発明である他励式圧電ブザーの駆動回路ブロック図である。同図において２はブザードライブ回路、３は他励式圧電ブザー、４は倍圧整流回路、５は負電圧発生回路である。

上記において昇圧用パルスＰ１が、倍圧整流回路４および負電圧発生回路５へ導かれ、また鳴動用パルスＰ２がブザードライブ回路２へ導かれる。

ブザードライブ回路２へは、倍圧整流回路４で倍圧および整流した倍圧整流電圧Ｖ１と負電圧発生回路の出力電圧Ｖ２が、ブザードライブ回路の駆動電圧として供給される。

次に図２は前記駆動回路の要部を詳細に示した回路図である。同図においてインバータＩＣ１は昇圧用パルスＰ１を倍圧整流回路４および負電圧発生回路５へ導くための波形成形およびバッファの役割を果たしている。

倍圧整流回路４において、電源電圧をＥ、ダイオードＤ１およびＤ２の順方向電圧をＶｆ、インバータＩＣ１の出力電圧の最大振幅が電源電圧Ｅであるならば、倍圧整流回路４の出力電圧Ｖ１は２（Ｅ−Ｖｆ）となる（図３波形ａ参照）。

また負電圧発生回路５においても、ダイオードＤ３およびＤ４の順方向電圧をＶｆとすると、負電圧発生回路の出力電圧Ｖ２は−（Ｅ−２Ｖｆ）となる（図３波形ａ参照）。

後段のブザードライブ回路２には、倍圧整流回路の出力電圧Ｖ１と負電圧発生回路の出力電圧Ｖ２が供給されるため、ブザードライブ回路２の駆動電圧は

となる（図３波形ａ参照）。ブザードライブ回路２では、鳴動用パルスＰ２によってインバータＩＣ２及びインバータＩＣ３にて位相を反転し、その出力電圧を他励型圧電ブザー３に供給する。よって他励型圧電ブザー３に印加される電圧は、インバータＩＣ３より出力される最大振幅の２倍となる。

このためインバータＩＣ３の出力電圧の最大振幅が供給電圧と等しいならば、他励型圧電ブザー３に印加される最大振幅は

となる（図３波形ｂ参照）。

例として、電源電圧Ｅを３Ｖ、Ｄ１〜Ｄ４の順方向電圧Ｖｆが０．３Ｖのショットキーバリアダイオードを用いるとすると、他励型圧電ブザー３に印加される最大振幅は

となり、他励型圧電ブザーに高い電圧を印加できる。

またインバータＩＣ２の中間電位をグランド基準でみると

となり、インバータＩＣ２の中間電位はグランドに対して最大振幅Ｅをもつ鳴動用パルスＰ２の中間電位と等しくなる（図３波形ｃ参照）。

従ってインバータＩＣ２には駆動電圧の中間電位付近に閾値をもつインバータとしてヒステリシス特性をもつものを採用することで、ブザードライブ回路２をグランドに対して最大振幅Ｅをもつ鳴動用パルスＰ２で駆動でき、鳴動用パルスＰ２のレベル変換をおこなう必要がない。

また、待機時には倍圧整流回路４および負電圧発生回路５において、それぞれ２Ｖｆの電圧降下を生じるため、待機時におけるブザードライブ回路２に供給される電圧はＥ−４Ｖｆとなり、電源電圧よりも小さくなって待機時の消費電流が低減される（図４参照）。

上記実施例では昇圧用パルスＰ１と鳴動用パルスＰ２は異なるものとして詳述したが、鳴動用パルスＰ２の周波数とコンデンサＣ１〜Ｃ４の容量によっては図５のように昇圧用パルスＰ１を鳴動用パルスＰ２で代用することができる。

１ 電源
２ ブザードライブ回路（プッシュ−プル回路）
３ 他励型圧電ブザー
４ 倍圧整流回路（倍圧整流手段）
５ 負電圧発生回路（負電圧発生手段）
Ｐ１ 昇圧用パルス
Ｐ２ 鳴動用パルス
Ｖ１ 倍圧整流回路 出力電圧
Ｖ２ 負電発生回路 出力電圧

Claims (3)

1. 正の単一電源であって、前記電源電圧を２倍に昇圧する倍圧整流手段と、負の電源電圧を発生させる負電圧発生手段と、前記倍圧整流手段および負電圧発生手段の出力する電圧が導かれ、鳴動用パルスの振幅を増幅して出力する回路を備えたことを特徴とする圧電ブザー駆動回路。
2. 鳴動用パルスの振幅を増幅して出力するブザードライブ回路は、ヒステリシス特性をもつインバータより構成されるプッシュ−プル回路を採用し、鳴動用パルスの振幅レベルを変換することなく駆動することを特徴とする請求項１の圧電ブザー駆動回路。
3. 倍圧整流手段および負電圧発生手段の駆動に供されるパルスは、鳴動用パルスを共有することを特徴とする請求項１の圧電ブザー駆動回路。

Images