JP4669341B2

JP4669341B2 - スイッチング電源のチャージポンプ回路

Info

Publication number: JP4669341B2
Application number: JP2005221417A
Authority: JP
Inventors: 和昭中山
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 2005-07-29
Filing date: 2005-07-29
Publication date: 2011-04-13
Anticipated expiration: 2025-07-29
Also published as: US20070024348A1; JP2007037377A

Description

本発明は、スイッチング電源のチャージポンプ回路に関する。

スイッチング電源に用いられるチャージポンプ回路はコイルや制御ＩＣが使用されている（例えば、特許文献１など）。
チャージポンプ回路を用いた従来のスイッチング電源の電圧変換回路の一例について、図面を参照して以下説明する。図１は、従来のスイッチング電源の昇圧型電圧変換回路の一例を示す回路図である。

図１に示すように、従来のスイッチング電源の電圧変換回路１００は、昇圧型ＤＣ／ＤＣコンバータであり、トランスＴの一次側において、一端に電源電圧Ｖ_ｃｃが供給される一次巻線Ｎ_１の他端には、ｎチャネル型ＦＥＴ（電界効果型トランジスタ）のスイッチングトランジスタＱ_１０１のドレインが接続されている。一方、トランスＴの二次側において、二次巻線Ｎ_２の一端には、直列に接続されたダイオードＤ_１０１と昇圧用のコイルＬを介してトランジスタＱ_１０２のドレインが接続されている。また、アノード側がコイルＬ及びトランジスタＱ_１０２のドレインに接続されたダイオードＤ_１０２と、昇圧出力電圧Ｖ_２を平滑するコンデンサＣ_１０２が接続され、昇圧出力電圧Ｖ_２を一定に保つように昇圧トランジスタＱ_１０２を制御する制御ＩＣ１０２を備えている。
特開平９−２１５２３号公報

しかしながら、従来のスイッチング電源におけるチャージポンプ回路は、スイッチング電源の複数の二次整流出力より高い出力電圧を得る場合において、トランスＴに巻線追加が困難な時、上記のような昇圧型ＤＣ／ＤＣコンバータを使用するのが一般的である。
このような昇圧型ＤＣ／ＤＣコンバータは、上記のようにコイルＬや制御ＩＣ１０２が必要であり、このため高価かつスペースを必要とすると言う問題点がある。また、このコイルＬによる電力損失が大きいという問題点もある。
なお、コイルを使用しないチャージポンプ回路用の制御ＩＣ（集積回路）も一般に市販されているが、このようなチャージポンプ回路用の制御ＩＣによる出力電流は、１００〜２００ｍＡ程度であり、大きな電流を取り出すことができないと言う問題点がある。

本発明が解決しようとする課題としては、スイッチング電源の電圧変換回路においてコイルＬ制御ＩＣが必要であり、このため高価かつスペースを必要とするという問題点や、このコイルによる電力損失が大きいという問題点、チャージポンプ回路用の制御ＩＣでは大きな電流を取り出すことができないと言う問題点が、それぞれ一例として挙げられる。

請求項１に記載のスイッチング電源のチャージポンプ回路は、トランスの二次側の整流ダイオードを二次巻線の接地側に設け、該整流ダイオードのカソード側に発生するトランス電圧の一部を、チャージポンプ用のコンデンサと該コンデンサに蓄積される電荷に重畳させる他の電源との間に接続される昇圧トランジスタのゲート駆動電圧として利用するように構成されたことを特徴とする。

本発明に係るスイッチング電源のチャージポンプ回路の実施の形態は、トランスの二次側の整流ダイオードを二次巻線の接地側に設け、この整流ダイオードのカソード側に発生するトランス電圧の一部を、チャージポンプ用のコンデンサと該コンデンサに蓄積される電荷に重畳させる他の電源との間に接続される昇圧トランジスタのゲート駆動電圧として利用するように構成されたものである。
すなわち、チャージポンプ回路においてコイルを使用していないので、コイル損失がなく、また、チャージポンプ回路用の制御ＩＣを必要とせず、簡単に２つの電圧の和を昇圧電圧出力として取り出すことができ、また、比較的大きな電流（例えば、１Ａ以上）を出力できるものである。

以下、本発明に係るスイッチング電源のチャージポンプ回路の実施の形態について、図面を参照して詳細に説明する。

（第１の実施の形態）
図２は、本発明の第１の実施の形態に係るスイッチング電源のチャージポンプ回路の回路図である。
図２に示すように、スイッチング電源のチャージポンプ回路１０は、トランスＴの一次側において、一端に電源電圧Ｖ_ｃｃが供給される一次巻線Ｎ_１の他端には、ｎチャネル型ＦＥＴのスイッチングトランジスタＱ_１のドレインが接続されている。

一方、トランスＴの二次側において、二次巻線Ｎ_２の一端（出力電圧Ｖ_１側）には、二次側出力電圧Ｖ_１を平滑する電解コンデンサＣ_１とダイオードＤ_２のアノードが接続され、このダイオードＤ_２のカソードは、ダイオードＤ_３のアノードに接続され、ダイオードＤ_３のカソードが昇圧出力電圧Ｖ_２に接続されている。また、ダイオードＤ_２のカソードには電解コンデンサＣ_２が接続され、ダイオードＤ_３のカソードには電解コンデンサＣ_３が接続されている。

また、ダイオードＤ_２のカソードは、電解コンデンサＣ_２を介して、ｎチャネル型ＦＥＴの昇圧トランジスタＱ_２のソース及びダイオードＤ_４のアノードに接続されている。トランジスタＱ_２のドレインには、直流電源Ｖ_３が接続され、ゲートにはアノードが接地されたツェナーダイオードＤ_５のカソードが接続され抵抗Ｒ_Ｇを介してトランスＴの二次巻線Ｎ_２の他端に接続されている。また、トランスＴの二次巻線Ｎ_２の他端（接地側）には、整流ダイオードＤ_１及びダイオードＤ_４のカソードが接続されている。
このチャージポンプ回路１０により、二次側の昇圧出力電圧Ｖ_２として、Ｖ_２＝Ｖ_１＋Ｖ_３の電圧が得られる。

図３は、本発明の第１の実施の形態に係るチャージポンプ回路におけるトランスＴの他端の電圧Ｖ_Ｔ、トランジスタＱ_２のゲート電圧Ｖ_Ｇ、電解コンデンサＣ_３に充電する電流ｉ_Ｓ、コンデンサＣ_２に充電する電流ｉ_ｃの各波形の実測値の波形の一例である。
図３に示すＶ_Ｔの波形において、トランジスタＱ_１のオン期間の前の凹凸は、トランスＴの一次巻線Ｎ_１の一次インダクタンスとトランジスタＱ_１のドレイン容量との共振の影響によるものである。
また、トランジスタＱ_１のオン期間始めの凹凸は、リーケージインダクタンスの影響である。

なお、Ｖ_３は直流電源でなくてもよく、後述する第２〜第４の実施の形態のようにトランスＴの他の二次巻線から直流電源をとるように構成された整流手段が接続されるようにしてもよい。

（第２の実施の形態）
図４は、本発明の第２の実施の形態に係るスイッチング電源のチャージポンプ回路の回路図である。
図４に示すように、スイッチング電源のチャージポンプ回路２０は、トランスＴの一次側は、第１の実施の形態と同様に、一端に電源電圧Ｖ_ｃｃが供給される一次巻線Ｎ_１の他端には、スイッチングトランジスタＱ_１のドレインが接続されている。

一方、トランスＴの二次側において、二次巻線Ｎ_２１の一端（出力電圧Ｖ_１側）には、二次側出力電圧Ｖ_１を平滑する電解コンデンサＣ_２１とダイオードＤ_２２のアノードが接続され、ダイオードＤ_２２のカソードは、ダイオードＤ_２３のアノードに接続され、ダイオードＤ_２３のカソードが昇圧出力電圧Ｖ_２に接続されている。

また、ダイオードＤ_２２のカソードには電解コンデンサＣ_２２が接続され、ダイオードＤ_２３のカソードには電解コンデンサＣ_２３が接続されている。

また、ダイオードＤ_２２のカソードは、電解コンデンサＣ_２２を介して、ｎチャネル型ＦＥＴの昇圧トランジスタＱ_２２のソースに接続され、また、ダイオードＤ_２４のアノード及びダイオードＤ_２６のカソードに接続されている。昇圧トランジスタＱ_２２のゲートにはコンデンサＣ_２Ｇを介してｎｐｎ型バイポーラトランジスタＱ_２３のエミッタ及びダイオードＤ_２５のアノードに接続されている。また、昇圧トランジスタＱ_２２のゲート−ソース間には、抵抗Ｒ_２２とダイオードＤ_２７とが直列接続されるとともに、抵抗Ｒ_２３が並列接続されている。

また、トランジスタＱ_２３のコレクタは抵抗Ｒ_２１を介してトランスＴの二次巻線Ｎ_２１の他端（接地側）に接続されている。トランジスタＱ_２３のベースはスイッチＳＷを介してトランスＴの二次巻線Ｎ_２１の一端に接続されている。また、ダイオードＤ_２４、Ｄ_２５のカソードは二次巻線Ｎ_２１の他端（接地側）に接続されている。

そして、昇圧トランジスタＱ_２２のドレインは、トランスＴの他の二次巻線Ｎ_２２からとられた電源電圧Ｖ_３が接続されている。この電源電圧Ｖ_３は、他の二次巻線Ｎ_２２の一端に整流ダイオードＤ_２８のアノードが接続され、この整流ダイオードＤ_２８のカソードから電源電圧Ｖ_３が出力される。なお、この電源電圧Ｖ_３を平滑するために電解コンデンサＣ_２４が二次巻線Ｎ_２２の他端（接地側）との間に接続されている。

この第２の実施の形態では、トランジスタＱ_２３は、昇圧トランジスタＱ_２２のゲート電圧が過大とならないように、低損失でＶ_ＧＳをクランプする。また、昇圧トランジスタＱ_２２の動作をスイッチＳＷによって制御できるので、スイッチング電源が待機状態のときに、昇圧トランジスタＱ_２２に対して、スイッチＳＷをオフ状態にすることにより電力ロスをゼロにすることができる。

この第２の実施の形態において、例えば、Ｖ_１＝１２Ｖ、Ｖ_３＝６．５Ｖとすると、Ｖ_２＝１７Ｖとなる。また、このＶ_２の出力電流も１Ａ以上が可能である。

また、昇圧トランジスタＱ_２２のゲートを直接トランジスタＱ_２３のエミッタに接続せずに、コンデンサＣ_Ｇによる容量結合とすることにより、昇圧トランジスタＱ_２２に異常があったときの安全性を確保している。
なお、整流ダイオードＤ_２１は同期型整流ＦＥＴであってもよい。
また、ダイオードＤ_２６はコンデンサＣ_２２の放電用であり、このダイオードＤ_２６が無くとも回路動作には支障はない。

（第３の実施の形態）
図５は、本発明の第３の実施の形態に係るスイッチング電源のチャージポンプ回路の回路図である。
この第３の実施の形態は、前述の第２の実施の形態におけるダイオードＤ_２２、Ｄ_２３、Ｄ_２４をそれぞれ（ｎチャネル型ＦＥＴ）トランジスタＱ_３４、Ｑ_３５、Ｑ_３６に置き換えたものである。

図５に示すように、スイッチング電源のチャージポンプ回路３０は、トランスＴの一次側は、第１の実施の形態と同様に、一端に電源電圧Ｖ_ｃｃが供給される一次巻線Ｎ_１の他端には、スイッチングトランジスタＱ_１のドレインが接続されている。

一方、トランスＴの二次側において、二次巻線Ｎ_２１の一端（出力電圧Ｖ_１側）には、二次側出力電圧Ｖ_１を平滑する電解コンデンサＣ_３１とトランジスタＱ_３４のソースが接続され、このトランジスタＱ_３４のドレインは、トランジスタＱ_３５のソースが接続され、このトランジスタＱ_３５のドレインが昇圧出力電圧Ｖ_２に接続されている。

また、トランジスタＱ_３４のドレインには電解コンデンサＣ_３２が接続され、トランジスタＱ_３５のドレインには電解コンデンサＣ_３３が接続されている。
また、トランジスタＱ_３４のドレインは、コンデンサＣ_３２を介して、昇圧トランジスタＱ_３２のソースに接続され、また、トランジスタＱ_３６のドレインに接続されている。
昇圧トランジスタＱ_３２のゲートには、（ｎｐｎ型バイポーラ）トランジスタＱ_３３のエミッタ及びダイオードＤ_３２のアノードと、トランジスタＱ_３５のゲートが接続されている。

また、トランジスタＱ_３３のベースは、直列接続されたスイッチＳＷ及び抵抗Ｒ_３２を介してトランスＴの二次巻線Ｎ_２１の他端に接続されている。トランジスタＱ_３３のコレクタは抵抗Ｒ_３１を介してトランスＴの二次巻線Ｎ_２１の他端（接地側）に接続されている。ダイオードＤ_３１、Ｄ_３２のカソードは二次巻線Ｎ_２１の他端（接地側）に接続されている。トランジスタＱ_３５、Ｑ_３６のゲートはゲート駆動回路３１によって駆動される。

そして、昇圧トランジスタＱ_３２のドレインは、トランスＴの他の二次巻線Ｎ_２２からとられた電源電圧Ｖ_３が接続されている。この電源電圧Ｖ_３は、他の二次巻線Ｎ_２２の一端に整流ダイオードＤ_３４のアノードが接続され、この整流ダイオードＤ_３４のカソードから電源電圧Ｖ_３が出力される。なお、この電源電圧Ｖ_３を平滑するために電解コンデンサＣ_３４が二次巻線Ｎ_２２の一端（接地側）と電源電圧Ｖ_３との間に接続されている。

本実施の形態では、第２の実施の形態におけるダイオードＤ_２２、Ｄ_２３、Ｄ_２４をそれぞれ（ｎチャネル型ＦＥＴ）トランジスタＱ_３４、Ｑ_３５、Ｑ_３６に置き換えたので、ダイオードロスを無くして高効率化が実現できる。さらに、大きな出力電流を取り出すことができる。なお、ここでは、トランジスタＱ_３２、Ｑ_３４、Ｑ_３５、Ｑ_３６は、全てｎチャネル型ＦＥＴである。

トランジスタＱ_３４のゲート駆動電圧は、Ｖ_１より５Ｖ以上高くなるように設定され、トランジスタＱ_３５のゲート駆動電圧は、Ｖ_２より５Ｖ以上高くなるように設定される。また、トランジスタＱ_３４、Ｑ_３６のゲート駆動タイミングは、ダイオードＤ_３１のオンのタイミングに等しくなるように、ゲート駆動回路３１によって駆動される。
なお、ゲート駆動回路３１が構成できない場合は、トランジスタＱ_３４、Ｑ_３６を図４のダイオードＤ_２２、Ｄ_２４に置き換えても良い。

（第４の実施の形態）
図６は、本発明の第４の実施の形態に係るスイッチング電源のチャージポンプ回路の回路図である。
図６に示すように、スイッチング電源のチャージポンプ回路４０は、トランスＴの一次側は、第１の実施の形態と同様に、一端に電源電圧Ｖ_ｃｃが供給される一次巻線Ｎ_１の他端には、スイッチングトランジスタＱ_１のドレインが接続されている。

一方、トランスＴの二次側において、二次巻線Ｎ_２１の一端（出力電圧Ｖ_１側）には、二次側出力電圧Ｖ_１を平滑する電解コンデンサＣ_４１とトランジスタＱ_４４のドレインが接続され、このトランジスタＱ_４４のソースは、トランジスタＱ_４５のドレインが接続され、このトランジスタＱ_４５のソースが昇圧出力電圧Ｖ_２に接続されている。
また、トランジスタＱ_４４のソースには電解コンデンサＣ_４２が接続され、トランジスタＱ_４５のソースには電解コンデンサＣ_４３が接続されている。トランジスタＱ_４４のソースは、コンデンサＣ_４２を介して、昇圧トランジスタＱ_４２のドレインに接続され、また、トランジスタＱ_４６のソースに接続されている。

昇圧トランジスタＱ_４２のゲートには、（ｎｐｎ型バイポーラ）トランジスタＱ_４３のエミッタ及びダイオードＤ_４２のアノードと、トランジスタＱ_４５のゲートが接続されている。トランジスタＱ_４３のベースは、直列接続されたスイッチＳＷ及び抵抗Ｒ_４２を介してトランスＴの二次巻線Ｎ_２１の他端（接地側）に接続されている。トランジスタＱ_４３のコレクタは抵抗Ｒ_４１を介してトランスＴの二次巻線Ｎ_２１の他端（接地側）に接続されている。ダイオードＤ_４１、Ｄ_４２のカソードは二次巻線Ｎ_２１の他端（接地側）に接続されている。
トランジスタＱ_４５、Ｑ_４６のゲートは、ゲート駆動回路４１によって駆動される。

そして、昇圧トランジスタＱ_４２のソースは接地されている。
また、トランジスタＱ_４６のドレインは電源電圧Ｖ_３に接続されている。また、二次巻線Ｎ_２２の一端は接地され、一方他端は整流ダイオードＤ_４４のアノードが接続され、この整流ダイオードＤ_４４のカソードから電源電圧Ｖ_３が出力される。なお、この電源電圧Ｖ_３を平滑するために電解コンデンサＣ_４４が二次巻線Ｎ_２２の一端（接地側）と電源電圧Ｖ_３との間に接続されている。

本実施の形態では、第３の実施の形態におけるトランジスタＱ_３６のドレインをＶ_３に接続し、Ｑ_３２、Ｑ_３４、Ｑ_３５、Ｑ_３６のソース−ドレイン電極をそれぞれ逆に接続したものであり、これにより、出力電圧Ｖ_２は、Ｖ_１とＶ_３の差の電圧、すなわちＶ_２＝Ｖ_１−Ｖ_３の出力電圧が得られる。

以上、詳述したように、本発明の各実施の形態に係るチャージポンプ回路は、トランスＴの二次側の整流ダイオードＤ_１（Ｄ_２１，Ｄ_３１，Ｄ_４１）を二次巻線Ｎ_２（Ｎ_２１）の接地側に設け、この整流ダイオードＤ_１（Ｄ_２１，Ｄ_３１，Ｄ_４１）のカソード側に発生するトランス電圧の一部を、チャージポンプ用のコンデンサＣ_２（Ｃ_２２，Ｃ_３２，Ｃ_４２）と該コンデンサＣ_２（Ｃ_２２，Ｃ_３２，Ｃ_４２）に蓄積される電荷に重畳させる他の電源との間に接続される昇圧トランジスタＱ_２（Ｑ_２２、Ｑ_３２、Ｑ_４２）のゲート駆動電圧として利用するように構成されたものである。
すなわち、チャージポンプ回路においてコイルを使用していないので、コイル損失がなく、また、チャージポンプ回路用の制御ＩＣを必要とせず、簡単に２つの電圧の和を昇圧電圧出力として、または、２つの電圧の差を降圧電圧出力として取り出すことができ、また、比較的大きな電流（例えば、１Ａ以上）を出力できる。

従来のスイッチング電源の電圧変換回路の回路図である。本発明の第１の実施形態に係るスイッチング電源のチャージポンプ回路の回路図である。本発明の第１の実施形態に係るスイッチング電源のチャージポンプ回路における実測値の波形の一例である。本発明の第２の実施形態に係るスイッチング電源のチャージポンプ回路の回路図である。本発明の第３の実施形態に係るスイッチング電源のチャージポンプ回路の回路図である。本発明の第４の実施形態に係るスイッチング電源のチャージポンプ回路の回路図である。

符号の説明

１０、２０、３０、４０スイッチング電源のチャージポンプ回路
Ｃ_１〜Ｃ_３、Ｃ_２１〜Ｃ_２４、Ｃ_２Ｇ、Ｃ_３１〜Ｃ_３４、Ｃ_４１〜Ｃ_４４コンデンサ
Ｄ_１〜Ｄ_５、Ｄ_２１〜Ｄ_２８、Ｄ_３１〜Ｄ_３３、Ｄ_４１〜Ｄ_４３ダイオード
Ｑ_１スイッチングトランジスタ
Ｑ_２、Ｑ_２２、Ｑ_３２、Ｑ_４２昇圧トランジスタ
Ｑ_２３、Ｑ_３３〜Ｑ_３６、Ｑ_４３〜Ｑ_４６トランジスタ
Ｔトランス
ＳＷスイッチ
３１、４１ゲート駆動回路

Claims

トランスの二次側の整流ダイオードを二次巻線の接地側に設け、該整流ダイオードのカソード側に発生するトランス電圧の一部を、チャージポンプ用のコンデンサと該コンデンサに蓄積される電荷に重畳させる他の電源との間に接続される昇圧トランジスタのゲート駆動電圧として利用するように構成されたことを特徴とするスイッチング電源のチャージポンプ回路。
前記他の電源は直流電源であり、前記昇圧トランジスタのドレインに該直流電源が接続されたことを特徴とする請求項１に記載のスイッチング電源のチャージポンプ回路。
前記他の電源は、前記トランス他の二次巻線から取るように構成されたことを特徴とする請求項１に記載のスイッチング電源のチャージポンプ回路。
前記昇圧トランジスタのゲートにコンデンサを介してバイポーラトランジスタのエミッタが接続され、前記整流ダイオードのカソード側に前記バイポーラトランジスタのコレクタが接続されたことを特徴とする請求項３に記載のスイッチング電源のチャージポンプ回路。
前記整流ダイオードは同期型整流ＦＥＴであることを特徴とする請求項４に記載のスイッチング電源のチャージポンプ回路。
前記トランスの二次巻線の出力電圧側と昇圧出力電圧との間に用いられるダイオードをトランジスタに置き換えたことを特徴とする請求項３〜５のいずれか１項に記載のスイッチング電源のチャージポンプ回路。
前記トランジスタはｎチャネル型ＦＥＴであることを特徴とする請求項６に記載のスイッチング電源のチャージポンプ回路。
前記トランジスタのソース側を前記トランスの二次巻線の出力電圧側に接続したことを特徴とする請求項６または請求項７に記載のスイッチング電源のチャージポンプ回路。
前記トランジスタのドレイン側を前記トランスの二次巻線の出力電圧側に接続し、前記昇圧出力電圧を前記出力電圧と前記他の電源の差の電圧としたことを特徴とする請求項６または請求項７に記載のスイッチング電源のチャージポンプ回路。