JPH0934867A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0934867A JPH0934867A JP7187255A JP18725595A JPH0934867A JP H0934867 A JPH0934867 A JP H0934867A JP 7187255 A JP7187255 A JP 7187255A JP 18725595 A JP18725595 A JP 18725595A JP H0934867 A JPH0934867 A JP H0934867A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- register
- microcomputer
- clock
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【目的】 低消費電力化を図ること。
【構成】 複数のパルス信号からシステムクロックとし
て用いられるパルス信号を選択するクロック回路と、ク
ロック回路で選択されたパルス信号の周波数に応じて電
源端子とマイクロコンピュータの各部との間のインピー
ダンスを制御してマイクロコンピュータの各部に電源を
供給する電源インピーダンス制御回路とを具備するマイ
クロコンピュータである。電源インピーダンス制御回路
は選択されたパルス信号の周波数が高いほど、電源イン
ピーダンスが低くなるように制御する。
て用いられるパルス信号を選択するクロック回路と、ク
ロック回路で選択されたパルス信号の周波数に応じて電
源端子とマイクロコンピュータの各部との間のインピー
ダンスを制御してマイクロコンピュータの各部に電源を
供給する電源インピーダンス制御回路とを具備するマイ
クロコンピュータである。電源インピーダンス制御回路
は選択されたパルス信号の周波数が高いほど、電源イン
ピーダンスが低くなるように制御する。
Description
【０００１】
【産業上の利用分野】この発明は、シングルチップマイ
クロコンピュータ等のコンピュータにおける消費電力の
低減に関する。
クロコンピュータ等のコンピュータにおける消費電力の
低減に関する。
【０００２】
【従来の技術】携帯機器等に用いられるシングルチップ
マイクロコンピュータは低消費電力化を実現するため
に、種々の低消費電力モードを備えている。その中の１
つにシステムクロックの周波数を選択する機能がある。
マイクロコンピュータは低消費電力化を実現するため
に、種々の低消費電力モードを備えている。その中の１
つにシステムクロックの周波数を選択する機能がある。
【０００３】図１４は従来のシステムクロックの周波数
を選択する機能を有するシングルチップマイクロコンピ
ュータの発振回路の周辺部の構成を示すブロック図であ
る。同図において、１は所定の周波数のパルス信号を発
振する発振回路、２は発振回路１から出力されたパルス
信号を分周する分周器、３はシングルチップマイクロコ
ンピュータのシステムクロックとして発振回路１から出
力されたパルス信号及び分周器２から出力されたパルス
信号のうちのどちらかを選択するセレクタ、４はセレク
タ３を駆動するための信号を書き込むレジスタである。
例えば、レジスタ４に「Ｈ」信号が書き込まれた場合に
は、発振回路１からの出力を選択し、レジスタ４に
「Ｌ」信号が書き込まれた場合には分周器２からの出力
を選択するように構成される。
を選択する機能を有するシングルチップマイクロコンピ
ュータの発振回路の周辺部の構成を示すブロック図であ
る。同図において、１は所定の周波数のパルス信号を発
振する発振回路、２は発振回路１から出力されたパルス
信号を分周する分周器、３はシングルチップマイクロコ
ンピュータのシステムクロックとして発振回路１から出
力されたパルス信号及び分周器２から出力されたパルス
信号のうちのどちらかを選択するセレクタ、４はセレク
タ３を駆動するための信号を書き込むレジスタである。
例えば、レジスタ４に「Ｈ」信号が書き込まれた場合に
は、発振回路１からの出力を選択し、レジスタ４に
「Ｌ」信号が書き込まれた場合には分周器２からの出力
を選択するように構成される。
【０００４】次に動作について説明する。シングルチッ
プマイクロコンピュータ上で動作するプログラムは、種
々のモジュールから構成されており、モジュール毎に必
要とされる処理速度は異なる。例えば、イベントの受付
けをポーリングしているモジュールなどは処理速度をそ
れほど必要としない。一方、膨大な量の数値計算を実行
するモジュールなどでは、高速な処理が必要になる。従
って、あるプログラムの低速処理モジュールが実行され
る場合には、そのプログラムがレジスタ４に「Ｌ」信号
を書き込み、システムクロックとしては分周器２の出力
パルスＳ２が選択される。このため、低速処理のモジュ
ールが実行される場合には、分周器２の出力パルスＳ２
をクロックとしてシングルチップマイクロコンピュータ
が動作する。一方、高速処理モジュールが実行される場
合には、プログラムがレジスタ４に「Ｈ」信号を書き込
み、システムクロックとしては発振回路１の出力パルス
Ｓ１が選択される。このため、高速処理が必要なモジュ
ールが実行される場合には発振回路１の出力パルスＳ１
をクロックとしてシングルチップマイクロコンピュータ
が動作する。
プマイクロコンピュータ上で動作するプログラムは、種
々のモジュールから構成されており、モジュール毎に必
要とされる処理速度は異なる。例えば、イベントの受付
けをポーリングしているモジュールなどは処理速度をそ
れほど必要としない。一方、膨大な量の数値計算を実行
するモジュールなどでは、高速な処理が必要になる。従
って、あるプログラムの低速処理モジュールが実行され
る場合には、そのプログラムがレジスタ４に「Ｌ」信号
を書き込み、システムクロックとしては分周器２の出力
パルスＳ２が選択される。このため、低速処理のモジュ
ールが実行される場合には、分周器２の出力パルスＳ２
をクロックとしてシングルチップマイクロコンピュータ
が動作する。一方、高速処理モジュールが実行される場
合には、プログラムがレジスタ４に「Ｈ」信号を書き込
み、システムクロックとしては発振回路１の出力パルス
Ｓ１が選択される。このため、高速処理が必要なモジュ
ールが実行される場合には発振回路１の出力パルスＳ１
をクロックとしてシングルチップマイクロコンピュータ
が動作する。
【０００５】すなわち、低速の処理で良い場合には、シ
ステムクロックの周波数を低くしてシングルチップマイ
クロコンピュータ全体の消費電力が少なくなるようにし
ている。
ステムクロックの周波数を低くしてシングルチップマイ
クロコンピュータ全体の消費電力が少なくなるようにし
ている。
【０００６】なお、図１５に示すように、２つの分周器
２ａ、２ｂを用いて、２ビットのレジスタ４ａにデータ
を書き込むことでセレクタ３ａが発振器１、分周器２
ａ、分周器２ｂの出力信号のうちから１つを選択するよ
うに構成して、システムクロックとして３つの周波数を
用いることも行われている。
２ａ、２ｂを用いて、２ビットのレジスタ４ａにデータ
を書き込むことでセレクタ３ａが発振器１、分周器２
ａ、分周器２ｂの出力信号のうちから１つを選択するよ
うに構成して、システムクロックとして３つの周波数を
用いることも行われている。
【０００７】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは上記のようにように構成されているので、シス
テムクロックの周波数を可変することで低消費電力化を
図っているが、電池の小型化、長時間にわたる使用への
要求から、さらに、低消費電力化の図られたマイクロコ
ンピュータが望まれている。
ュータは上記のようにように構成されているので、シス
テムクロックの周波数を可変することで低消費電力化を
図っているが、電池の小型化、長時間にわたる使用への
要求から、さらに、低消費電力化の図られたマイクロコ
ンピュータが望まれている。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、より低消費電力化の図られたマ
イクロコンピュータを得ることを目的とする。
ためになされたもので、より低消費電力化の図られたマ
イクロコンピュータを得ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明に係るマ
イクロコンピュータは、それぞれ異なる周波数の複数の
パルス信号を生成するパルス信号生成手段と、入力され
る選択信号に基づいて複数のパルス信号のうち１つのパ
ルス信号を選択し、システムクロックとして供給するパ
ルス信号選択手段と、パルス信号選択手段によって選択
されたパルス信号の周波数に応じて電源端子とマイクロ
コンピュータの各部との間のインピーダンスを制御して
マイクロコンピュータの各部に電源を供給する電源イン
ピーダンス制御手段とを具備している。
イクロコンピュータは、それぞれ異なる周波数の複数の
パルス信号を生成するパルス信号生成手段と、入力され
る選択信号に基づいて複数のパルス信号のうち１つのパ
ルス信号を選択し、システムクロックとして供給するパ
ルス信号選択手段と、パルス信号選択手段によって選択
されたパルス信号の周波数に応じて電源端子とマイクロ
コンピュータの各部との間のインピーダンスを制御して
マイクロコンピュータの各部に電源を供給する電源イン
ピーダンス制御手段とを具備している。
【００１０】請求項２の発明に係るマイクロコンピュー
タは、それぞれ異なる周波数の複数のパルス信号を生成
するパルス信号生成手段と、入力される選択信号に基づ
いて複数のパルス信号のうち１つのパルス信号を選択
し、システムクロックとして供給するパルス信号選択手
段と、パルス信号選択手段によって選択されたパルス信
号の周波数に応じて電源端子とマイクロコンピュータの
第１の部分の各部との間のインピーダンスを制御して、
電源を第１の部分の各部に供給する電源インピーダンス
制御手段と、電源端子からマイクロコンピュータの第２
の部分の各部に電源を供給する電源供給手段とを具備し
ている。
タは、それぞれ異なる周波数の複数のパルス信号を生成
するパルス信号生成手段と、入力される選択信号に基づ
いて複数のパルス信号のうち１つのパルス信号を選択
し、システムクロックとして供給するパルス信号選択手
段と、パルス信号選択手段によって選択されたパルス信
号の周波数に応じて電源端子とマイクロコンピュータの
第１の部分の各部との間のインピーダンスを制御して、
電源を第１の部分の各部に供給する電源インピーダンス
制御手段と、電源端子からマイクロコンピュータの第２
の部分の各部に電源を供給する電源供給手段とを具備し
ている。
【００１１】請求項３の発明に係るマイクロコンピュー
タは、電源インピーダンス制御手段を選択されたパルス
信号の周波数が高い場合には電源端子と各部との間のイ
ンピーダンスを低くするように構成したものである。
タは、電源インピーダンス制御手段を選択されたパルス
信号の周波数が高い場合には電源端子と各部との間のイ
ンピーダンスを低くするように構成したものである。
【００１２】請求項４の発明に係るマイクロコンピュー
タでは、パルス信号選択手段は前記複数のパルス信号の
うち１つのパルス信号を選択するための情報を格納し、
中央処理回路から書き込み動作が行われるクロックレジ
スタと、クロックレジスタに格納された情報に基づいて
複数のパルス信号のうち１つのパルス信号を選択してシ
ステムクロックとして供給するクロックセレクタとを具
備している。
タでは、パルス信号選択手段は前記複数のパルス信号の
うち１つのパルス信号を選択するための情報を格納し、
中央処理回路から書き込み動作が行われるクロックレジ
スタと、クロックレジスタに格納された情報に基づいて
複数のパルス信号のうち１つのパルス信号を選択してシ
ステムクロックとして供給するクロックセレクタとを具
備している。
【００１３】請求項５の発明に係るマイクロコンピュー
タは、電源インピーダンス制御手段によるインピーダン
ス制御のための情報を格納し、中央処理回路から書き込
み動作が行われるインピーダンスレジスタと、クロック
レジスタに格納された情報がインピーダンスを高くする
ことを示していてもインピーダンスレジスタに格納され
た情報がインピーダンスを低くすることを示している場
合には、インピーダンスを低くすることを示す信号を出
力する信号変換手段とを具備している。
タは、電源インピーダンス制御手段によるインピーダン
ス制御のための情報を格納し、中央処理回路から書き込
み動作が行われるインピーダンスレジスタと、クロック
レジスタに格納された情報がインピーダンスを高くする
ことを示していてもインピーダンスレジスタに格納され
た情報がインピーダンスを低くすることを示している場
合には、インピーダンスを低くすることを示す信号を出
力する信号変換手段とを具備している。
【００１４】請求項６の発明に係るマイクロコンピュー
タは、電源インピーダンス制御手段によるインピーダン
ス制御のための情報を格納し、中央処理回路から書き込
み動作が行われるインピーダンスレジスタと、インピー
ダンスをクロックレジスタに格納される情報に応じて制
御するシステムクロック連動モードと、インピーダンス
をクロックレジスタに格納される情報とは独立にインピ
ーダンスレジスタに格納されている情報に応じて制御す
る独立モードとのうち、どのモードを選択するかを示す
情報を格納し、中央処理回路から書き込み動作が行われ
るモードレジスタと、モードレジスタにシステムクロッ
ク連動モードを示す情報が格納されている場合にはクロ
ックレジスタからの信号を出力し、モードレジスタに独
立モードを示す情報が格納されている場合にはインピー
ダンスレジスタからの信号を出力する信号変換手段とを
具備している。
タは、電源インピーダンス制御手段によるインピーダン
ス制御のための情報を格納し、中央処理回路から書き込
み動作が行われるインピーダンスレジスタと、インピー
ダンスをクロックレジスタに格納される情報に応じて制
御するシステムクロック連動モードと、インピーダンス
をクロックレジスタに格納される情報とは独立にインピ
ーダンスレジスタに格納されている情報に応じて制御す
る独立モードとのうち、どのモードを選択するかを示す
情報を格納し、中央処理回路から書き込み動作が行われ
るモードレジスタと、モードレジスタにシステムクロッ
ク連動モードを示す情報が格納されている場合にはクロ
ックレジスタからの信号を出力し、モードレジスタに独
立モードを示す情報が格納されている場合にはインピー
ダンスレジスタからの信号を出力する信号変換手段とを
具備している。
【００１５】請求項７の発明に係るマイクロコンピュー
タは、クロックレジスタはマイクロコンピュータのリセ
ット時に前記複数のパルス信号のうち予め決められた１
つを示す情報を前記クロックレジスタに格納して保持す
る機能を有するものである。
タは、クロックレジスタはマイクロコンピュータのリセ
ット時に前記複数のパルス信号のうち予め決められた１
つを示す情報を前記クロックレジスタに格納して保持す
る機能を有するものである。
【００１６】請求項８の発明に係るマイクロコンピュー
タは、電源インピーダンス制御手段は電源端子に直列に
接続された抵抗体と、抵抗体を介して電源を供給する
か、電源端子から電源を直接供給するかを選択する電源
セレクタとを具備している。
タは、電源インピーダンス制御手段は電源端子に直列に
接続された抵抗体と、抵抗体を介して電源を供給する
か、電源端子から電源を直接供給するかを選択する電源
セレクタとを具備している。
【００１７】請求項９の発明に係るマイクロコンピュー
タは、電源インピーダンス制御手段は電源端子に直列に
接続された、それぞれ、オン抵抗の異なる複数のトラン
ジスタと、複数のトランジスタのうち、どのトランジス
タをオンして電源をマイクロコンピュータ内部に供給す
るかを選択する電源セレクタとを具備している。
タは、電源インピーダンス制御手段は電源端子に直列に
接続された、それぞれ、オン抵抗の異なる複数のトラン
ジスタと、複数のトランジスタのうち、どのトランジス
タをオンして電源をマイクロコンピュータ内部に供給す
るかを選択する電源セレクタとを具備している。
【００１８】請求項１０の発明に係るマイクロコンピュ
ータでは、第２の部分はマイクロコンピュータのアナロ
グ回路であり、第１の部分はアナログ回路以外の部分で
あるように構成したものである。
ータでは、第２の部分はマイクロコンピュータのアナロ
グ回路であり、第１の部分はアナログ回路以外の部分で
あるように構成したものである。
【００１９】
【作用】請求項１の発明の電源インピーダンス制御手段
はパルス信号選択手段によって選択されたパルス信号の
周波数に応じて電源端子とマイクロコンピュータの各部
との間のインピーダンスを制御してマイクロコンピュー
タの各部に電源を供給する。
はパルス信号選択手段によって選択されたパルス信号の
周波数に応じて電源端子とマイクロコンピュータの各部
との間のインピーダンスを制御してマイクロコンピュー
タの各部に電源を供給する。
【００２０】請求項２の発明の電源インピーダンス制御
手段はパルス信号選択手段によって選択されたパルス信
号の周波数に応じて電源端子とマイクロコンピュータの
第１の部分の各部との間のインピーダンスを制御して、
電源を第１の部分の各部に供給し、電源供給手段は電源
端子からマイクロコンピュータの第２の部分の各部に電
源を供給する。
手段はパルス信号選択手段によって選択されたパルス信
号の周波数に応じて電源端子とマイクロコンピュータの
第１の部分の各部との間のインピーダンスを制御して、
電源を第１の部分の各部に供給し、電源供給手段は電源
端子からマイクロコンピュータの第２の部分の各部に電
源を供給する。
【００２１】請求項３の発明の電源インピーダンス制御
手段は選択されたパルス信号の周波数が高い場合には電
源端子と各部との間のインピーダンスを低くするように
制御する。
手段は選択されたパルス信号の周波数が高い場合には電
源端子と各部との間のインピーダンスを低くするように
制御する。
【００２２】請求項４の発明のパルス信号選択手段はク
ロックレジスタに格納された情報に基づいて複数のパル
ス信号のうち１つのパルス信号を選択してシステムクロ
ックとして供給する。
ロックレジスタに格納された情報に基づいて複数のパル
ス信号のうち１つのパルス信号を選択してシステムクロ
ックとして供給する。
【００２３】請求項５の発明の信号変換手段はクロック
レジスタに格納された情報がインピーダンスを高くする
ことを示していてもインピーダンスレジスタに格納され
た情報がインピーダンスを低くすることを示している場
合には、インピーダンスを低くすることを示す信号を出
力する。
レジスタに格納された情報がインピーダンスを高くする
ことを示していてもインピーダンスレジスタに格納され
た情報がインピーダンスを低くすることを示している場
合には、インピーダンスを低くすることを示す信号を出
力する。
【００２４】請求項６の発明の信号変換手段はモードレ
ジスタにシステムクロック連動モードを示す情報が格納
されている場合にはクロックレジスタからの信号を出力
し、モードレジスタに独立モードを示す情報が格納され
ている場合にはインピーダンスレジスタからの信号を出
力する。
ジスタにシステムクロック連動モードを示す情報が格納
されている場合にはクロックレジスタからの信号を出力
し、モードレジスタに独立モードを示す情報が格納され
ている場合にはインピーダンスレジスタからの信号を出
力する。
【００２５】請求項７の発明のクロックレジスタはマイ
クロコンピュータのリセット時に複数のパルス信号のう
ち予め決められた１つを示す情報をクロックレジスタに
格納して保持する。
クロコンピュータのリセット時に複数のパルス信号のう
ち予め決められた１つを示す情報をクロックレジスタに
格納して保持する。
【００２６】請求項８の発明の電源セレクタは抵抗体を
介して電源を供給するか、電源端子から電源を直接供給
するかを選択する。
介して電源を供給するか、電源端子から電源を直接供給
するかを選択する。
【００２７】請求項９の発明の電源セレクタは電源端子
に直列に接続された、それぞれ、オン抵抗の異なる複数
のトランジスタのうち、どのトランジスタをオンして電
源をマイクロコンピュータ内部に供給するかを選択す
る。
に直列に接続された、それぞれ、オン抵抗の異なる複数
のトランジスタのうち、どのトランジスタをオンして電
源をマイクロコンピュータ内部に供給するかを選択す
る。
【００２８】請求項１０の発明の電源供給手段は電源端
子からマイクロコンピュータのアナログ回路の各部に電
源を供給する。
子からマイクロコンピュータのアナログ回路の各部に電
源を供給する。
【００２９】
実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例１のシングルチップマイ
クロコンピュータの構成を示すブロック図である。同図
において、１００はシングルチップマイクロコンピュー
タ、１１０はＣＰＵ（中央処理回路）、１２０はプログ
ラム、データ等が予め格納されているＲＯＭ、１３０は
ＣＰＵ１１０がＲＯＭ１２０に格納されているプログラ
ムを実行する際にワーキングエリアなどとして利用され
るＲＡＭ、１４０はタイマ、Ａ／Ｄコンバータなどの周
辺デバイス、１５０は外部とのデータの入出力などのた
めの入出力ポートの制御を行うポート制御回路、１６０
は外部へデータを出力するための出力バッファである。
なお、１７０はＣＰＵ１１０など各部にシステムクロッ
クを供給するクロック回路、１８０はＣＰＵ１１０の指
示等により電源インピーダンスを変える電源インピーダ
ンス制御回路（電源インピーダンス制御手段）、１９０
はシングルチップマイクロコンピュータ１００に外部か
ら電源を供給するためのＶDD端子（電源端子）である。
する。図１はこの発明の実施例１のシングルチップマイ
クロコンピュータの構成を示すブロック図である。同図
において、１００はシングルチップマイクロコンピュー
タ、１１０はＣＰＵ（中央処理回路）、１２０はプログ
ラム、データ等が予め格納されているＲＯＭ、１３０は
ＣＰＵ１１０がＲＯＭ１２０に格納されているプログラ
ムを実行する際にワーキングエリアなどとして利用され
るＲＡＭ、１４０はタイマ、Ａ／Ｄコンバータなどの周
辺デバイス、１５０は外部とのデータの入出力などのた
めの入出力ポートの制御を行うポート制御回路、１６０
は外部へデータを出力するための出力バッファである。
なお、１７０はＣＰＵ１１０など各部にシステムクロッ
クを供給するクロック回路、１８０はＣＰＵ１１０の指
示等により電源インピーダンスを変える電源インピーダ
ンス制御回路（電源インピーダンス制御手段）、１９０
はシングルチップマイクロコンピュータ１００に外部か
ら電源を供給するためのＶDD端子（電源端子）である。
【００３０】図２は図１に示すクロック回路１７０と電
源インピーダンス制御回路１８０の構成を示すブロック
図である。１７１は水晶振動子などを用いて所定の周波
数のパルス信号Ｓ１を発振する発振回路（パルス信号生
成手段）、１７２は発振回路１７１からの出力パルス信
号Ｓ１を分周する分周器（パルス信号生成手段）、１７
３は発振回路１７１の出力パルス信号Ｓ１と分周器１７
２の出力パルス信号Ｓ２とを選択して出力するクロック
セレクタ（パルス信号選択手段）、１７４はＣＰＵ１１
０から「Ｈ」信号、「Ｌ」信号を書き込むことによって
クロックセレクタ１７３による信号の選択を制御するク
ロックレジスタである。１８１は一端がＶDD端子１９０
に接続された抵抗体、１８２はクロックレジスタ１７４
に格納された値によりＶDD端子１９０から直接供給され
る電源と、抵抗体１８１を介した電源とを選択してシン
グルチップマイクロコンピュータ１００の内部の各部に
供給する電源セレクタである。
源インピーダンス制御回路１８０の構成を示すブロック
図である。１７１は水晶振動子などを用いて所定の周波
数のパルス信号Ｓ１を発振する発振回路（パルス信号生
成手段）、１７２は発振回路１７１からの出力パルス信
号Ｓ１を分周する分周器（パルス信号生成手段）、１７
３は発振回路１７１の出力パルス信号Ｓ１と分周器１７
２の出力パルス信号Ｓ２とを選択して出力するクロック
セレクタ（パルス信号選択手段）、１７４はＣＰＵ１１
０から「Ｈ」信号、「Ｌ」信号を書き込むことによって
クロックセレクタ１７３による信号の選択を制御するク
ロックレジスタである。１８１は一端がＶDD端子１９０
に接続された抵抗体、１８２はクロックレジスタ１７４
に格納された値によりＶDD端子１９０から直接供給され
る電源と、抵抗体１８１を介した電源とを選択してシン
グルチップマイクロコンピュータ１００の内部の各部に
供給する電源セレクタである。
【００３１】次に動作について説明する。まず、ＲＯＭ
１２０に格納されているプログラムの高速処理のイベン
トが実行される場合には、ＣＰＵ１１０はクロック回路
１７０のクロックレジスタ１７４に「Ｈ」信号を書き込
む。クロックレジスタ１７４に「Ｈ」信号が書き込まれ
るとクロックセレクタ１７３は発振回路１７１からの出
力パルス信号Ｓ１を選択してシステムクロック信号とし
て出力する。さらに、クロックレジスタ１７４に「Ｈ」
信号が書き込まれると、電源セレクタ１８２はＶDD端子
１９０から直接供給される電源を選択してシングルチッ
プマイクロコンピュータ１００の内部各部に供給する。
したがって、プログラムが高速処理を要求している場合
には、クロックレジスタ１７４には「Ｈ」信号が書き込
まれ、発振回路１７１からの出力パルス信号Ｓ１がシス
テムクロックとして選択され、ＶDD端子１９０からの電
源がシングルチップマイクロコンピュータ１００の内部
各部に直接供給される。
１２０に格納されているプログラムの高速処理のイベン
トが実行される場合には、ＣＰＵ１１０はクロック回路
１７０のクロックレジスタ１７４に「Ｈ」信号を書き込
む。クロックレジスタ１７４に「Ｈ」信号が書き込まれ
るとクロックセレクタ１７３は発振回路１７１からの出
力パルス信号Ｓ１を選択してシステムクロック信号とし
て出力する。さらに、クロックレジスタ１７４に「Ｈ」
信号が書き込まれると、電源セレクタ１８２はＶDD端子
１９０から直接供給される電源を選択してシングルチッ
プマイクロコンピュータ１００の内部各部に供給する。
したがって、プログラムが高速処理を要求している場合
には、クロックレジスタ１７４には「Ｈ」信号が書き込
まれ、発振回路１７１からの出力パルス信号Ｓ１がシス
テムクロックとして選択され、ＶDD端子１９０からの電
源がシングルチップマイクロコンピュータ１００の内部
各部に直接供給される。
【００３２】一方、ＲＯＭ１２０に格納されているプロ
グラムの低速処理でよいイベントが実行される場合に
は、ＣＰＵ１１０はクロック回路１７０のクロックレジ
スタ１７４に「Ｌ」信号を書き込む。クロックレジスタ
１７４に「Ｌ」信号が書き込まれるとクロックセレクタ
１７３は分周器１７２からの分周されたパルス信号Ｓ２
を選択してシステムクロック信号として出力する。さら
に、電源セレクタ１８２は抵抗体１８１を介して内部に
電源供給する。したがって、プログラムが高速処理を必
要とせず消費電力を低減させたい場合は、クロックレジ
スタ１７４に「Ｌ」信号を書き込み、分周器１７２から
の出力パルス信号Ｓ２がシステムクロックとして選択さ
れ、抵抗体１８１を介して電源が供給される。
グラムの低速処理でよいイベントが実行される場合に
は、ＣＰＵ１１０はクロック回路１７０のクロックレジ
スタ１７４に「Ｌ」信号を書き込む。クロックレジスタ
１７４に「Ｌ」信号が書き込まれるとクロックセレクタ
１７３は分周器１７２からの分周されたパルス信号Ｓ２
を選択してシステムクロック信号として出力する。さら
に、電源セレクタ１８２は抵抗体１８１を介して内部に
電源供給する。したがって、プログラムが高速処理を必
要とせず消費電力を低減させたい場合は、クロックレジ
スタ１７４に「Ｌ」信号を書き込み、分周器１７２から
の出力パルス信号Ｓ２がシステムクロックとして選択さ
れ、抵抗体１８１を介して電源が供給される。
【００３３】図３は、クロックレジスタ１７４に書き込
まれる値とシステムクロック、電源インピーダンスの関
係を示す表図である。図に示すように、システムクロッ
クが高速の場合には、電源インピーダンスは低くなる。
電源インピーダンスが低い場合、すなわち抵抗体１８１
を介さずに内部に電源が供給される場合には内部各トラ
ンジスタの電流供給能力が増し、その結果電源電流も増
加し、消費電力は高くなるが、例えばＣＰＵ１１０など
の内部デバイスは高速の処理が可能になる。一方、シス
テムクロックが低速の場合には、電源インピーダンスは
高くなる。電源インピーダンスが高い場合、すなわち、
抵抗体１８１を介して内部に電源が供給される場合に
は、内部各トランジスタの電流供給能力が低下し、その
結果、電源電流が減少し、消費電力が低くなる。
まれる値とシステムクロック、電源インピーダンスの関
係を示す表図である。図に示すように、システムクロッ
クが高速の場合には、電源インピーダンスは低くなる。
電源インピーダンスが低い場合、すなわち抵抗体１８１
を介さずに内部に電源が供給される場合には内部各トラ
ンジスタの電流供給能力が増し、その結果電源電流も増
加し、消費電力は高くなるが、例えばＣＰＵ１１０など
の内部デバイスは高速の処理が可能になる。一方、シス
テムクロックが低速の場合には、電源インピーダンスは
高くなる。電源インピーダンスが高い場合、すなわち、
抵抗体１８１を介して内部に電源が供給される場合に
は、内部各トランジスタの電流供給能力が低下し、その
結果、電源電流が減少し、消費電力が低くなる。
【００３４】電源に抵抗体１８１を挿入することで、内
部各部の素子のスイッチング速度が低下するが、システ
ムクロックを低速に切り換えているので、スイッチング
速度が低下したとしても全体の処理速度には影響を与え
ない。すなわち、回路の設計時に、抵抗体１８１を挿入
したことによってスイッチング速度が低下した各素子の
動作が低速時のシステムクロックで十分動作可能である
ように抵抗体１８１の抵抗値を決定する必要がある。
部各部の素子のスイッチング速度が低下するが、システ
ムクロックを低速に切り換えているので、スイッチング
速度が低下したとしても全体の処理速度には影響を与え
ない。すなわち、回路の設計時に、抵抗体１８１を挿入
したことによってスイッチング速度が低下した各素子の
動作が低速時のシステムクロックで十分動作可能である
ように抵抗体１８１の抵抗値を決定する必要がある。
【００３５】図１３は、最大で１ＭＨｚのクロック周波
数で動作する４ビットのマイクロコンピュータの電源に
直列に挿入した抵抗値とマイクロコンピュータに供給さ
れる電源電流の値との関係を示したグラフ図である。こ
のグラフ図からわかるように、挿入抵抗値が大きくなれ
ば電源電流が小さくなることがわかる。
数で動作する４ビットのマイクロコンピュータの電源に
直列に挿入した抵抗値とマイクロコンピュータに供給さ
れる電源電流の値との関係を示したグラフ図である。こ
のグラフ図からわかるように、挿入抵抗値が大きくなれ
ば電源電流が小さくなることがわかる。
【００３６】また、クロックレジスタ１７４の値は上述
した値と逆であっても良い。すなわち、「Ｌ」信号を書
き込んだ場合にシステムクロックが高速に、電源インピ
ーダンスが低くなり、「Ｈ」信号を書き込んだ場合に、
システムクロックが低速に、電源インピーダンスが高く
なるようにして良い。
した値と逆であっても良い。すなわち、「Ｌ」信号を書
き込んだ場合にシステムクロックが高速に、電源インピ
ーダンスが低くなり、「Ｈ」信号を書き込んだ場合に、
システムクロックが低速に、電源インピーダンスが高く
なるようにして良い。
【００３７】図４は、図２に示すクロックセレクタ１７
３をゲート回路で構成した場合の回路図である。２０
１、２０２はアンドゲート（信号変換手段）、２０３は
インバータ（信号変換手段）、２０４はオアゲート（信
号変換手段）を示している。クロックレジスタ１７４に
「Ｌ」信号がＣＰＵ１１０によって書き込まれると、ア
ンドゲート２０１の一方の入力端子には「Ｌ」信号が入
力され、アンドゲート２０２の一方の入力端子には、
「Ｌ」信号がインバータ２０３によって反転されてた
「Ｈ」信号が入力される。このため、アンドゲート２０
２に入力される信号Ｓ２が選択されて、オアゲート２０
４から出力される。一方、クロックレジスタ１７４に
「Ｈ」信号がＣＰＵ１１０によって書き込まれると、ア
ンドゲート２０１に入力される信号Ｓ１が選択されてオ
アゲート２０４から出力される。なお、図４は最もシン
プルな具体例を示しており、実際のシステムではクロッ
ク切り換え時に発生するハザードを禁止するなどの対策
が取られる。
３をゲート回路で構成した場合の回路図である。２０
１、２０２はアンドゲート（信号変換手段）、２０３は
インバータ（信号変換手段）、２０４はオアゲート（信
号変換手段）を示している。クロックレジスタ１７４に
「Ｌ」信号がＣＰＵ１１０によって書き込まれると、ア
ンドゲート２０１の一方の入力端子には「Ｌ」信号が入
力され、アンドゲート２０２の一方の入力端子には、
「Ｌ」信号がインバータ２０３によって反転されてた
「Ｈ」信号が入力される。このため、アンドゲート２０
２に入力される信号Ｓ２が選択されて、オアゲート２０
４から出力される。一方、クロックレジスタ１７４に
「Ｈ」信号がＣＰＵ１１０によって書き込まれると、ア
ンドゲート２０１に入力される信号Ｓ１が選択されてオ
アゲート２０４から出力される。なお、図４は最もシン
プルな具体例を示しており、実際のシステムではクロッ
ク切り換え時に発生するハザードを禁止するなどの対策
が取られる。
【００３８】図５は、図２に示す電源セレクタ１８２の
具体的構成を示す回路図である。２０５、２０６はスイ
ッチング素子であるＰチャネルのトランジスタ、２０７
はインバータである。クロックレジスタ１７４に「Ｌ」
信号がＣＰＵ１１０によって書き込まれると、トランジ
スタ２０５のゲートには「Ｌ」信号が入力されてトラン
ジスタ２０５はオンする。トランジスタ２０６のゲート
にはインバータ２０７によって反転された信号「Ｈ」が
入力されてトランジスタ２０６はオフする。このため、
抵抗体１８１を介した高インピーダンスの電源ラインが
選択される。一方、クロックレジスタ１７４に「Ｈ」信
号がＣＰＵ１１０によって書き込まれた場合には、トラ
ンジスタ２０５はオフ、トランジスタ２０６はオンにな
り、抵抗体１８１を介さない低インピーダンスラインが
選択される。
具体的構成を示す回路図である。２０５、２０６はスイ
ッチング素子であるＰチャネルのトランジスタ、２０７
はインバータである。クロックレジスタ１７４に「Ｌ」
信号がＣＰＵ１１０によって書き込まれると、トランジ
スタ２０５のゲートには「Ｌ」信号が入力されてトラン
ジスタ２０５はオンする。トランジスタ２０６のゲート
にはインバータ２０７によって反転された信号「Ｈ」が
入力されてトランジスタ２０６はオフする。このため、
抵抗体１８１を介した高インピーダンスの電源ラインが
選択される。一方、クロックレジスタ１７４に「Ｈ」信
号がＣＰＵ１１０によって書き込まれた場合には、トラ
ンジスタ２０５はオフ、トランジスタ２０６はオンにな
り、抵抗体１８１を介さない低インピーダンスラインが
選択される。
【００３９】図６は、図２に示す電源セレクタ１８２の
他の具体的構成を示す回路図である。図４と同一部分に
は同一符号を付し、重複する説明は省略する。この例で
は図５に示す電源セレクタ１８２のトランジスタ２０５
を削除してある。このため、低インピーダンスラインを
選択した場合に高インピーダンスラインをオフするのを
省略している。すなわち、クロックレジスタ１７４に
「Ｈ」信号が書き込まれた場合にはトランジスタ２０６
がオンになり、抵抗体１８１はこのトランジスタ２０６
に並列に接続されたままである。しかしながら抵抗体１
８１の抵抗値に比べトランジスタ２０６のオン抵抗値は
きわめて小さいので実質的には図５の回路と同様に動作
する。
他の具体的構成を示す回路図である。図４と同一部分に
は同一符号を付し、重複する説明は省略する。この例で
は図５に示す電源セレクタ１８２のトランジスタ２０５
を削除してある。このため、低インピーダンスラインを
選択した場合に高インピーダンスラインをオフするのを
省略している。すなわち、クロックレジスタ１７４に
「Ｈ」信号が書き込まれた場合にはトランジスタ２０６
がオンになり、抵抗体１８１はこのトランジスタ２０６
に並列に接続されたままである。しかしながら抵抗体１
８１の抵抗値に比べトランジスタ２０６のオン抵抗値は
きわめて小さいので実質的には図５の回路と同様に動作
する。
【００４０】図７は、図２に示す電源インピーダンス制
御回路１８０の別の具体的構成を示す回路図である。図
６と同一部分には同一符号を付し、重複する説明は省略
する。２０５ａ、２０６ａはＰチャネルのトランジスタ
を示している。そして、トランジスタ２０５ａのオン抵
抗値はトランジスタ２０６ａのオン抵抗値よりも大きく
なるように設定してある。すなわち、トランジスタ２０
６ａのドライブ能力はトランジスタ２０５ａのドライブ
能力よりも大きい。このため、抵抗を使用せずにトラン
ジスタ２０５ａを含む高インピーダンスラインとトラン
ジスタ２０６ａを含む低インピーダンスラインを実現し
て図２に示す電源インピーダンス制御回路１８０と同様
の効果を得ることができる。
御回路１８０の別の具体的構成を示す回路図である。図
６と同一部分には同一符号を付し、重複する説明は省略
する。２０５ａ、２０６ａはＰチャネルのトランジスタ
を示している。そして、トランジスタ２０５ａのオン抵
抗値はトランジスタ２０６ａのオン抵抗値よりも大きく
なるように設定してある。すなわち、トランジスタ２０
６ａのドライブ能力はトランジスタ２０５ａのドライブ
能力よりも大きい。このため、抵抗を使用せずにトラン
ジスタ２０５ａを含む高インピーダンスラインとトラン
ジスタ２０６ａを含む低インピーダンスラインを実現し
て図２に示す電源インピーダンス制御回路１８０と同様
の効果を得ることができる。
【００４１】実施例２．シングルチップマイクロコンピ
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。
【００４２】図８は、この実施例のシングルチップマイ
クロコンピュータ１００のクロック回路１７０及び電源
インピーダンス制御回路１８０周辺の構成を示すブロッ
ク図である。この実施例では、出力バッファ１６０（第
２の部分）には、クロックレジスタ１７４に書き込まれ
る値の如何にかかわらず、常にＶDD端子１９０から供給
される電源を直接供給している。一方、出力バッファ１
６０以外の各部（第１の部分）には実施例１の場合と同
様にクロックレジスタ１７４に書き込まれる値に応じ
て、すなわち、システムクロックの周波数に応じて、低
インピーダンスの電源ラインと高インピーダンスの電源
ラインとのうちのいずれか一方を選択して、選択された
電源ラインを介して電源を供給している。出力バッファ
１６０は、常に、比較的大きな電力を必要とするので、
本実施例では常にＶDD端子１９０から供給される電源を
直接、出力バッファ１６０に供給している。
クロコンピュータ１００のクロック回路１７０及び電源
インピーダンス制御回路１８０周辺の構成を示すブロッ
ク図である。この実施例では、出力バッファ１６０（第
２の部分）には、クロックレジスタ１７４に書き込まれ
る値の如何にかかわらず、常にＶDD端子１９０から供給
される電源を直接供給している。一方、出力バッファ１
６０以外の各部（第１の部分）には実施例１の場合と同
様にクロックレジスタ１７４に書き込まれる値に応じ
て、すなわち、システムクロックの周波数に応じて、低
インピーダンスの電源ラインと高インピーダンスの電源
ラインとのうちのいずれか一方を選択して、選択された
電源ラインを介して電源を供給している。出力バッファ
１６０は、常に、比較的大きな電力を必要とするので、
本実施例では常にＶDD端子１９０から供給される電源を
直接、出力バッファ１６０に供給している。
【００４３】また、以上の説明では常にＶDD端子１９０
から直接電源が供給される回路を出力バッファ１６０と
した。しかし、アナログ回路では電源ラインに抵抗を入
れると精度が低くなる場合があるので、Ａ／Ｄコンバー
タなどのアナログ回路の電源をＶDD端子１９０から直接
供給するように構成するのも効果的である。
から直接電源が供給される回路を出力バッファ１６０と
した。しかし、アナログ回路では電源ラインに抵抗を入
れると精度が低くなる場合があるので、Ａ／Ｄコンバー
タなどのアナログ回路の電源をＶDD端子１９０から直接
供給するように構成するのも効果的である。
【００４４】さらに、実施例１の場合のようにシングル
チップマイクロコンピュータ１００の各部すべてに電源
インピーダンス制御回路１８０からの電源を供給する場
合と、本実施例のように一部のデバイスにはＶDD端子１
９０から直接電源を供給する場合とをレジスタ及びセレ
クタを用いて切り換えるように構成することもできる。
チップマイクロコンピュータ１００の各部すべてに電源
インピーダンス制御回路１８０からの電源を供給する場
合と、本実施例のように一部のデバイスにはＶDD端子１
９０から直接電源を供給する場合とをレジスタ及びセレ
クタを用いて切り換えるように構成することもできる。
【００４５】実施例３．シングルチップマイクロコンピ
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。ただし、クロック回路１７０に変更を加
えてクロック回路１７０ａとしている。
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。ただし、クロック回路１７０に変更を加
えてクロック回路１７０ａとしている。
【００４６】図９は、この実施例のクロック回路１７０
ａ及び電源インピーダンス制御回路１８０の構成を示す
ブロック図である。図２と同一部分には同一符号を付
し、重複する説明は省略する。１７４ａはリセット機能
付きのクロックレジスタである。
ａ及び電源インピーダンス制御回路１８０の構成を示す
ブロック図である。図２と同一部分には同一符号を付
し、重複する説明は省略する。１７４ａはリセット機能
付きのクロックレジスタである。
【００４７】この実施例ではクロックレジスタ１７４ａ
はシングルチップマイクロコンピュータ１００がリセッ
トされた時に、自動的に「Ｈ」信号が書き込まれるよう
になっている。このようにすることでリセット直後に起
動させるプログラムが高速動作を要求されている場合
に、プログラムがクロックレジスタ１７４ａに「Ｈ」信
号を書き込む動作をすることなく自動的に高速動作モー
ドになる。
はシングルチップマイクロコンピュータ１００がリセッ
トされた時に、自動的に「Ｈ」信号が書き込まれるよう
になっている。このようにすることでリセット直後に起
動させるプログラムが高速動作を要求されている場合
に、プログラムがクロックレジスタ１７４ａに「Ｈ」信
号を書き込む動作をすることなく自動的に高速動作モー
ドになる。
【００４８】なお、クロックレジスタ１７４ａはシング
ルチップマイクロコンピュータ１００がリセットされた
時に、自動的に「Ｌ」信号が書き込まれるように構成し
ても良い。この場合は、リセット直後は遅いシステムク
ロックで、高い電源インピーダンスに設定されるので、
システムが消費電力の低減を優先している場合に有効に
なる。なお、上述した実施例２と組み合わせて実施する
ことも可能である。
ルチップマイクロコンピュータ１００がリセットされた
時に、自動的に「Ｌ」信号が書き込まれるように構成し
ても良い。この場合は、リセット直後は遅いシステムク
ロックで、高い電源インピーダンスに設定されるので、
システムが消費電力の低減を優先している場合に有効に
なる。なお、上述した実施例２と組み合わせて実施する
ことも可能である。
【００４９】実施例４．シングルチップマイクロコンピ
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。ただし、クロック回路１７０に変更を加
えてクロック回路１７０ｂとしている。
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。ただし、クロック回路１７０に変更を加
えてクロック回路１７０ｂとしている。
【００５０】図１０は、この実施例のクロック回路１７
０ｂ及び電源インピーダンス制御回路１８０の構成を示
すブロック図である。図２と同一部分には同一符号を付
し、重複する説明は省略する。図において、１７５は電
源インピーダンス制御回路１８０における電源インピー
ダンスの選択を指示する値を書き込むインピーダンスレ
ジスタ、１７６はクロックレジスタ１７４の出力信号と
インピーダンスレジスタ１７５の出力信号との論理和を
とるオアゲート（信号変換手段）である。インピーダン
スレジスタ１７５に「Ｌ」信号が書き込まれている場合
には、図１、図２に示す実施例１の動作と同様である。
すなわち、クロックレジスタ１７４に書き込まれている
値に応じて図３に示すようにシステムクロック、電源イ
ンピーダンスが設定される。しかしながら、インピーダ
ンスレジスタ１７５に「Ｈ」信号が書き込まれるとクロ
ックレジスタ１７４の値の如何にかかわらずに電源イン
ピーダンスは低く設定される。従って、システムクロッ
クが低い場合に、一時的に電源インピーダンスを低く設
定することが必要な時、例えば、Ａ／Ｄコンバータを動
作させる時などにインピーダンスレジスタ１７５に
「Ｈ」信号を書き込むことで電源インピーダンスを低く
設定できる。
０ｂ及び電源インピーダンス制御回路１８０の構成を示
すブロック図である。図２と同一部分には同一符号を付
し、重複する説明は省略する。図において、１７５は電
源インピーダンス制御回路１８０における電源インピー
ダンスの選択を指示する値を書き込むインピーダンスレ
ジスタ、１７６はクロックレジスタ１７４の出力信号と
インピーダンスレジスタ１７５の出力信号との論理和を
とるオアゲート（信号変換手段）である。インピーダン
スレジスタ１７５に「Ｌ」信号が書き込まれている場合
には、図１、図２に示す実施例１の動作と同様である。
すなわち、クロックレジスタ１７４に書き込まれている
値に応じて図３に示すようにシステムクロック、電源イ
ンピーダンスが設定される。しかしながら、インピーダ
ンスレジスタ１７５に「Ｈ」信号が書き込まれるとクロ
ックレジスタ１７４の値の如何にかかわらずに電源イン
ピーダンスは低く設定される。従って、システムクロッ
クが低い場合に、一時的に電源インピーダンスを低く設
定することが必要な時、例えば、Ａ／Ｄコンバータを動
作させる時などにインピーダンスレジスタ１７５に
「Ｈ」信号を書き込むことで電源インピーダンスを低く
設定できる。
【００５１】なお、上述した実施例２または実施例３と
組み合わせて実施することもできる。さらに、実施例２
及び実施例３と組み合わせて実施することも可能であ
る。
組み合わせて実施することもできる。さらに、実施例２
及び実施例３と組み合わせて実施することも可能であ
る。
【００５２】実施例５．シングルチップマイクロコンピ
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。ただし、クロック回路１７０に変更を加
えてクロック回路１７０ｃとしている。
ュータの基本的構成は図１と同様であるので重複する説
明は省略する。ただし、クロック回路１７０に変更を加
えてクロック回路１７０ｃとしている。
【００５３】図１１は、この実施例のクロック回路１７
０ｃ及び電源インピーダンス制御回路１８０の構成を示
す図である。図１０と同一部分には同一符号を付し、重
複する説明は省略する。２５０は電源インピーダンスを
制御する制御モードを切り換えるモード切り換え回路で
ある。モード切り換え回路２５０は、モードを変えるた
めにデータを書き込むモードレジスタ２５１、アンドゲ
ート（信号変換手段）２５２、２５３、インバータ（信
号変換手段）２５４とから構成されている。
０ｃ及び電源インピーダンス制御回路１８０の構成を示
す図である。図１０と同一部分には同一符号を付し、重
複する説明は省略する。２５０は電源インピーダンスを
制御する制御モードを切り換えるモード切り換え回路で
ある。モード切り換え回路２５０は、モードを変えるた
めにデータを書き込むモードレジスタ２５１、アンドゲ
ート（信号変換手段）２５２、２５３、インバータ（信
号変換手段）２５４とから構成されている。
【００５４】次に動作について説明する。この実施例の
シングルチップマイクロコンピュータは、システムクロ
ックの周波数に応じて電源インピーダンスを制御するシ
ステムクロック連動モードと、電源インピーダンスをシ
ステムクロックの周波数とは独立に制御する独立モード
を備えている。
シングルチップマイクロコンピュータは、システムクロ
ックの周波数に応じて電源インピーダンスを制御するシ
ステムクロック連動モードと、電源インピーダンスをシ
ステムクロックの周波数とは独立に制御する独立モード
を備えている。
【００５５】まず、システムクロック連動モードについ
て説明する。このモードに入るためにはモードレジスタ
２５１に「Ｌ」信号を書き込む。するとアンドゲート２
５２の一方の入力端子には「Ｌ」信号が入力されるので
アンドゲート２５２の出力には常に「Ｌ」信号が出力さ
れる。従って、インピーダンスレジスタ１７５からの信
号はマスクされる。このため、上述した実施例１の場合
と同様にクロックレジスタ１７４の値に応じて電源セレ
クタ１８２が制御される。
て説明する。このモードに入るためにはモードレジスタ
２５１に「Ｌ」信号を書き込む。するとアンドゲート２
５２の一方の入力端子には「Ｌ」信号が入力されるので
アンドゲート２５２の出力には常に「Ｌ」信号が出力さ
れる。従って、インピーダンスレジスタ１７５からの信
号はマスクされる。このため、上述した実施例１の場合
と同様にクロックレジスタ１７４の値に応じて電源セレ
クタ１８２が制御される。
【００５６】次に、独立モードについて説明する。この
モードに入るためにはモードレジスタ２５１に「Ｈ」信
号を書き込む。するとアンドゲート２５３の一方の入力
端子にはインバータ２５４によって反転された「Ｌ」信
号が入力されるのでアンドゲート２５３の出力は常に
「Ｌ」信号となり、クロックレジスタ１７４からの信号
はマスクされる。従って、電源セレクタ１８２はシステ
ムクロックの周波数とは独立に、インピーダンスレジス
タ１７５に書き込まれた値に応じて、低インピーダンス
の電源ラインと高インピーダンスの電源ラインのいずれ
かを選択するように制御される。
モードに入るためにはモードレジスタ２５１に「Ｈ」信
号を書き込む。するとアンドゲート２５３の一方の入力
端子にはインバータ２５４によって反転された「Ｌ」信
号が入力されるのでアンドゲート２５３の出力は常に
「Ｌ」信号となり、クロックレジスタ１７４からの信号
はマスクされる。従って、電源セレクタ１８２はシステ
ムクロックの周波数とは独立に、インピーダンスレジス
タ１７５に書き込まれた値に応じて、低インピーダンス
の電源ラインと高インピーダンスの電源ラインのいずれ
かを選択するように制御される。
【００５７】図１２は、モードレジスタ２５１、クロッ
クレジスタ１７４、インピーダンスレジスタ１７５に
「Ｌ」信号、「Ｈ」信号が書き込まれた場合のシステム
クロック、電源インピーダンスの状態をまとめた表図で
ある。この表からわかるようにモードレジスタに「Ｌ」
信号が書き込まれた場合にはインピーダンスレジスタ１
７５に書き込まれる値は無視されて図３に示した場合と
同様にクロックレジスタ１７４の値に応じてシステムク
ロック、電源インピーダンスが決定される。また、モー
ドレジスタ２５１に「Ｈ」信号が書き込まれた場合に
は、システムクロックはクロックレジスタ１７４の値に
よって決定し、電源インピーダンスはインピーダンスレ
ジスタ１７５の値によって、システムクロックとは独立
に決定する。このようにしてシステムクロックと独立に
制御する場合の１つとしては、電源インピーダンスを高
くすることでコンピュータからの電磁波などの不要輻射
を低減するという場合がある。
クレジスタ１７４、インピーダンスレジスタ１７５に
「Ｌ」信号、「Ｈ」信号が書き込まれた場合のシステム
クロック、電源インピーダンスの状態をまとめた表図で
ある。この表からわかるようにモードレジスタに「Ｌ」
信号が書き込まれた場合にはインピーダンスレジスタ１
７５に書き込まれる値は無視されて図３に示した場合と
同様にクロックレジスタ１７４の値に応じてシステムク
ロック、電源インピーダンスが決定される。また、モー
ドレジスタ２５１に「Ｈ」信号が書き込まれた場合に
は、システムクロックはクロックレジスタ１７４の値に
よって決定し、電源インピーダンスはインピーダンスレ
ジスタ１７５の値によって、システムクロックとは独立
に決定する。このようにしてシステムクロックと独立に
制御する場合の１つとしては、電源インピーダンスを高
くすることでコンピュータからの電磁波などの不要輻射
を低減するという場合がある。
【００５８】なお、上述した実施例２または実施例３と
組み合わせて実施することもできる。さらに、実施例２
及び実施例３と組み合わせて実施することも可能であ
る。
組み合わせて実施することもできる。さらに、実施例２
及び実施例３と組み合わせて実施することも可能であ
る。
【００５９】また、実施例２から実施例５においても実
施例１で説明したように、図４に示したクロックセレク
タ、図５、図６に示した電源セレクタ、図７に示した電
源インピーダンス制御回路を用いることができる。
施例１で説明したように、図４に示したクロックセレク
タ、図５、図６に示した電源セレクタ、図７に示した電
源インピーダンス制御回路を用いることができる。
【００６０】また、実施例１から実施例５では分周回路
を１つしか用いなかったが、２つ以上の分周回路を設
け、３つ以上の周波数のシステムクロックの生成を可能
にするとともに、電源インピーダンスの値も３つ以上設
定するようにしても良い。さらにこの場合には、勿論、
システムクロックの周波数に応じて電源インピーダンス
の値を可変できるようにすることもできる。
を１つしか用いなかったが、２つ以上の分周回路を設
け、３つ以上の周波数のシステムクロックの生成を可能
にするとともに、電源インピーダンスの値も３つ以上設
定するようにしても良い。さらにこの場合には、勿論、
システムクロックの周波数に応じて電源インピーダンス
の値を可変できるようにすることもできる。
【００６１】
【発明の効果】請求項１の発明によれば、システムクロ
ックとして選択されたパルス信号の周波数に応じて電源
端子とマイクロコンピュータの各部との間のインピーダ
ンスを制御してマイクロコンピュータの各部に電源を供
給するように構成したので、より低消費電力化を図るこ
とができる効果がある。
ックとして選択されたパルス信号の周波数に応じて電源
端子とマイクロコンピュータの各部との間のインピーダ
ンスを制御してマイクロコンピュータの各部に電源を供
給するように構成したので、より低消費電力化を図るこ
とができる効果がある。
【００６２】請求項２の発明によれば、システムクロッ
クとして選択されたパルス信号の周波数に応じて電源端
子とマイクロコンピュータの第１の部分の各部との間の
インピーダンスを制御して、電源を第１の部分の各部に
供給し、電源供給手段は電源端子からマイクロコンピュ
ータの第２の部分の各部に電源を供給するように構成し
たので、低消費電力化を図ることができるとともに第２
の部分には常にインピーダンス制御されない電源を供給
することができる効果がある。
クとして選択されたパルス信号の周波数に応じて電源端
子とマイクロコンピュータの第１の部分の各部との間の
インピーダンスを制御して、電源を第１の部分の各部に
供給し、電源供給手段は電源端子からマイクロコンピュ
ータの第２の部分の各部に電源を供給するように構成し
たので、低消費電力化を図ることができるとともに第２
の部分には常にインピーダンス制御されない電源を供給
することができる効果がある。
【００６３】請求項３の発明によれば、選択されたシス
テムクロックのパルス信号の周波数が高い場合には電源
端子と各部との間のインピーダンスを低く制御するよう
に構成したので、低消費電力化を図ることができる効果
がある。
テムクロックのパルス信号の周波数が高い場合には電源
端子と各部との間のインピーダンスを低く制御するよう
に構成したので、低消費電力化を図ることができる効果
がある。
【００６４】請求項４の発明によれば、クロックレジス
タに格納された情報に基づいて複数のパルス信号のうち
１つのパルス信号を選択してシステムクロックとして供
給するように構成したので、低消費電力化を図ることが
できる効果がある。
タに格納された情報に基づいて複数のパルス信号のうち
１つのパルス信号を選択してシステムクロックとして供
給するように構成したので、低消費電力化を図ることが
できる効果がある。
【００６５】請求項５の発明によれば、クロックレジス
タに格納された情報がインピーダンスを高くすることを
示していてもインピーダンスレジスタに格納された情報
がインピーダンスを低くすることを示している場合に
は、インピーダンスを低くすることを示す信号を出力す
るように構成したので、電源インピーダンスの制御の自
由度を増し、特定の処理に対して精度を落とさずに低消
費電力化を図ることができる効果がある。
タに格納された情報がインピーダンスを高くすることを
示していてもインピーダンスレジスタに格納された情報
がインピーダンスを低くすることを示している場合に
は、インピーダンスを低くすることを示す信号を出力す
るように構成したので、電源インピーダンスの制御の自
由度を増し、特定の処理に対して精度を落とさずに低消
費電力化を図ることができる効果がある。
【００６６】請求項６の発明によれば、モードレジスタ
にシステムクロック連動モードを示す情報が格納されて
いる場合にはクロックレジスタからの信号を電源インピ
ーダンス制御回路に出力して、モードレジスタに独立モ
ードを示す情報が格納されている場合にはインピーダン
スレジスタからの信号を電源インピーダンス制御回路に
出力するように構成したので、電源インピーダンスの制
御をシステムクロックとは独立して制御することで低消
費電力化を図ることができるとともに、例えば、電源か
らの電磁波の不要放射を低減することができる効果があ
る。
にシステムクロック連動モードを示す情報が格納されて
いる場合にはクロックレジスタからの信号を電源インピ
ーダンス制御回路に出力して、モードレジスタに独立モ
ードを示す情報が格納されている場合にはインピーダン
スレジスタからの信号を電源インピーダンス制御回路に
出力するように構成したので、電源インピーダンスの制
御をシステムクロックとは独立して制御することで低消
費電力化を図ることができるとともに、例えば、電源か
らの電磁波の不要放射を低減することができる効果があ
る。
【００６７】請求項７の発明によれば、クロックレジス
タはマイクロコンピュータのリセット時に複数のパルス
信号のうち予め決められた１つを示す情報をクロックレ
ジスタに格納して保持するように構成したので、リセッ
ト直後にクロックレジスタに対する書き込み処理を行う
必要が無くプログラムの処理を低減することができる効
果がある。
タはマイクロコンピュータのリセット時に複数のパルス
信号のうち予め決められた１つを示す情報をクロックレ
ジスタに格納して保持するように構成したので、リセッ
ト直後にクロックレジスタに対する書き込み処理を行う
必要が無くプログラムの処理を低減することができる効
果がある。
【００６８】請求項８の発明によれば、抵抗体を介して
電源を供給するか、電源端子から電源を直接内部に供給
するか電源セレクタが選択するように構成したので、低
消費電力化を図ることができる。
電源を供給するか、電源端子から電源を直接内部に供給
するか電源セレクタが選択するように構成したので、低
消費電力化を図ることができる。
【００６９】請求項９の発明によれば、電源端子に直列
に接続された、それぞれ、オン抵抗の異なる複数のトラ
ンジスタのうち、どのトランジスタをオンして電源をマ
イクロコンピュータ内部に供給するか電源セレクタが選
択するように構成したので抵抗体を用いずに低消費電力
化を図ることができる。
に接続された、それぞれ、オン抵抗の異なる複数のトラ
ンジスタのうち、どのトランジスタをオンして電源をマ
イクロコンピュータ内部に供給するか電源セレクタが選
択するように構成したので抵抗体を用いずに低消費電力
化を図ることができる。
【００７０】請求項１０の発明の電源供給手段は電源端
子から、直接、マイクロコンピュータのアナログ回路の
各部に電源を供給するように構成したので、システムク
ロックの周波数が低い場合であっても、アナログ回路の
精度を損なうことを防止できる効果がある。
子から、直接、マイクロコンピュータのアナログ回路の
各部に電源を供給するように構成したので、システムク
ロックの周波数が低い場合であっても、アナログ回路の
精度を損なうことを防止できる効果がある。
【図１】 この発明の実施例１のシングルチップマイク
ロコンピュータの構成を示すブロック図である。
ロコンピュータの構成を示すブロック図である。
【図２】 図１に示すクロック回路と電源インピーダン
ス制御回路の構成を示すブロック図である。
ス制御回路の構成を示すブロック図である。
【図３】 この発明の実施例１においてクロックレジス
タに書き込まれる値とシステムクロック、電源インピー
ダンスの関係を示す表図である。
タに書き込まれる値とシステムクロック、電源インピー
ダンスの関係を示す表図である。
【図４】 クロックセレクタをゲート回路で構成した場
合の回路図である。
合の回路図である。
【図５】 電源セレクタの具体的構成を示す回路図であ
る。
る。
【図６】 電源セレクタの他の具体的構成を示す回路図
である。
である。
【図７】 電源インピーダンス制御回路の別の具体的構
成を示す回路図である。
成を示す回路図である。
【図８】 この発明の実施例２のシングルチップマイク
ロコンピュータのクロック回路及び電源インピーダンス
制御回路周辺の構成を示すブロック図である。
ロコンピュータのクロック回路及び電源インピーダンス
制御回路周辺の構成を示すブロック図である。
【図９】 この発明の実施例３のシングルチップマイク
ロコンピュータのクロック回路及び電源インピーダンス
制御回路の構成を示すブロック図である。
ロコンピュータのクロック回路及び電源インピーダンス
制御回路の構成を示すブロック図である。
【図１０】 この発明の実施例４のクロック回路及び電
源インピーダンス制御回路の構成を示すブロック図であ
る。
源インピーダンス制御回路の構成を示すブロック図であ
る。
【図１１】 この発明の実施例５のクロック回路及び電
源インピーダンス制御回路の構成を示すブロック図であ
る。
源インピーダンス制御回路の構成を示すブロック図であ
る。
【図１２】 実施例５においてモードレジスタ、クロッ
クレジスタ、インピーダンスレジスタに「Ｌ」信号、
「Ｈ」信号が書き込まれた場合のシステムクロック、電
源インピーダンスの状態をまとめた表図である。
クレジスタ、インピーダンスレジスタに「Ｌ」信号、
「Ｈ」信号が書き込まれた場合のシステムクロック、電
源インピーダンスの状態をまとめた表図である。
【図１３】 最大で１ＭＨｚのクロック周波数で動作す
る４ビットのマイクロコンピュータの電源に直列に挿入
した抵抗値とマイクロコンピュータに供給される電源電
流の値との関係を示したグラフ図である。
る４ビットのマイクロコンピュータの電源に直列に挿入
した抵抗値とマイクロコンピュータに供給される電源電
流の値との関係を示したグラフ図である。
【図１４】 従来のシステムクロックの周波数を選択す
る機能を有するシングルチップマイクロコンピュータの
発振回路の周辺部の構成を示すブロック図である。
る機能を有するシングルチップマイクロコンピュータの
発振回路の周辺部の構成を示すブロック図である。
【図１５】 複数の分周器を用いた従来のシステムクロ
ックの周波数を選択する機能を有するシングルチップマ
イクロコンピュータの発振回路の周辺部の構成を示すブ
ロック図である。
ックの周波数を選択する機能を有するシングルチップマ
イクロコンピュータの発振回路の周辺部の構成を示すブ
ロック図である。
１００ シングルチップマイクロコンピュータ（マイク
ロコンピュータ）、１１０ ＣＰＵ（中央処理回路）、
１７１ 発振回路（パルス信号生成手段）、１７２ 分
周器（パルス信号生成手段）、１７３ クロックセレク
タ（パルス信号選択手段）、１７４ クロックレジス
タ、１７５ インピーダンスレジスタ、１７６，２０４
オアゲート（信号変換手段）、１８０ 電源インピー
ダンス制御回路（電源インピーダンス制御手段）、１８
１ 抵抗体、１８２ 電源セレクタ、１９０ ＶDD端子
（電源端子）、２０１，２０２，２５２，２５３ アン
ドゲート（信号変換手段）、２０３，２５４ インバー
タ（信号変換手段）、２０５，２０６ トランジスタ、
２５１ モードレジスタ。
ロコンピュータ）、１１０ ＣＰＵ（中央処理回路）、
１７１ 発振回路（パルス信号生成手段）、１７２ 分
周器（パルス信号生成手段）、１７３ クロックセレク
タ（パルス信号選択手段）、１７４ クロックレジス
タ、１７５ インピーダンスレジスタ、１７６，２０４
オアゲート（信号変換手段）、１８０ 電源インピー
ダンス制御回路（電源インピーダンス制御手段）、１８
１ 抵抗体、１８２ 電源セレクタ、１９０ ＶDD端子
（電源端子）、２０１，２０２，２５２，２５３ アン
ドゲート（信号変換手段）、２０３，２５４ インバー
タ（信号変換手段）、２０５，２０６ トランジスタ、
２５１ モードレジスタ。
Claims (10)
- 【請求項１】 中央処理回路を有し、システムクロック
に従って動作が実行されるマイクロコンピュータにおい
て、外部から前記マイクロコンピュータに電源を供給す
るための電源端子と、それぞれ異なる周波数の複数のパ
ルス信号を生成するパルス信号生成手段と、入力される
選択信号に基づいて前記複数のパルス信号のうち１つの
パルス信号を選択し、前記システムクロックとして供給
するパルス信号選択手段と、前記パルス信号選択手段に
よって選択されたパルス信号の周波数に応じて前記電源
端子と前記マイクロコンピュータの各部との間のインピ
ーダンスを制御して前記マイクロコンピュータの各部に
電源を供給する電源インピーダンス制御手段とを具備す
ることを特徴とするマイクロコンピュータ。 - 【請求項２】 中央処理回路を有し、システムクロック
に従って動作が実行されるマイクロコンピュータにおい
て、外部から前記マイクロコンピュータに電源を供給す
るための電源端子と、それぞれ異なる周波数の複数のパ
ルス信号を生成するパルス信号生成手段と、入力される
選択信号に基づいて前記複数のパルス信号のうち１つの
パルス信号を選択し、前記システムクロックとして供給
するパルス信号選択手段と、前記パルス信号選択手段に
よって選択されたパルス信号の周波数に応じて前記電源
端子と前記マイクロコンピュータの第１の部分の各部と
の間のインピーダンスを制御して、前記電源を前記第１
の部分の各部に供給する電源インピーダンス制御手段と
前記電源端子から前記マイクロコンピュータの第２の部
分の各部に電源を供給する電源供給手段とを具備するこ
とを特徴とするマイクロコンピュータ。 - 【請求項３】 前記電源インピーダンス制御手段は前記
選択されたパルス信号の周波数が高い場合には前記電源
端子と前記各部との間のインピーダンスを低くするよう
に制御することを特徴とする請求項１または請求項２記
載のマイクロコンピュータ。 - 【請求項４】 前記パルス信号選択手段は、前記複数の
パルス信号のうち１つのパルス信号を選択するための情
報を格納し、前記中央処理回路から書き込み動作が行わ
れるクロックレジスタと、前記クロックレジスタに格納
された情報に基づいて前記複数のパルス信号のうち１つ
のパルス信号を選択して前記システムクロックとして供
給するクロックセレクタとを具備し、前記電源インピー
ダンス制御手段は前記クロックレジスタに格納された情
報に基づいて前記インピーダンスを制御することを特徴
とする請求項１から請求項３のうちいずれか１項記載の
マイクロコンピュータ。 - 【請求項５】 前記電源インピーダンス制御手段による
インピーダンス制御のための情報を格納し、前記中央処
理回路から書き込み動作が行われるインピーダンスレジ
スタと、前記クロックレジスタに格納された情報が前記
インピーダンスを高くすることを示していても前記イン
ピーダンスレジスタに格納された情報が前記インピーダ
ンスを低くすることを示している場合には、前記インピ
ーダンスを低くすることを示す信号を出力する信号変換
手段とをさらに具備し、前記電源インピーダンス制御手
段は前記信号変換手段から出力される信号に基づいて前
記インピーダンスを制御することを特徴とする請求項４
記載のマイクロコンピュータ。 - 【請求項６】 前記電源インピーダンス制御手段による
インピーダンス制御のための情報を格納し、前記中央処
理回路から書き込み動作が行われるインピーダンスレジ
スタと、前記インピーダンスを前記クロックレジスタに
格納される情報に応じて制御するシステムクロック連動
モードと、前記インピーダンスを前記クロックレジスタ
に格納される情報とは独立に前記インピーダンスレジス
タに格納されている情報に応じて制御する独立モードと
のうち、どのモードを選択するかを示す情報を格納し、
前記中央処理回路から書き込み動作が行われるモードレ
ジスタと、前記モードレジスタにシステムクロック連動
モードを示す情報が格納されている場合には前記クロッ
クレジスタからの信号を出力し、前記モードレジスタに
独立モードを示す情報が格納されている場合には前記イ
ンピーダンスレジスタからの信号を出力する信号変換手
段とをさらに具備し、前記電源インピーダンス制御手段
は前記信号変換手段から出力される信号に基づいて前記
インピーダンスを制御することを特徴とする請求項４記
載のマイクロコンピュータ。 - 【請求項７】 前記クロックレジスタは前記マイクロコ
ンピュータのリセット時に前記複数のパルス信号のうち
予め決められた１つを示す情報を前記クロックレジスタ
に格納して保持する機能を有することを特徴とする請求
項４から請求項６のうちいずれか１項記載のマイクロコ
ンピュータ。 - 【請求項８】 前記電源インピーダンス制御手段は前記
電源端子に直列に接続された抵抗体と、前記抵抗体を介
して電源を供給するか、前記電源端子から電源を直接供
給するかを選択する電源セレクタとを具備することを特
徴とする請求項１から請求項７のうちいずれか１項記載
のマイクロコンピュータ。 - 【請求項９】 前記電源インピーダンス制御手段は前記
電源端子に直列に接続された、それぞれ、オン抵抗の異
なる複数のトランジスタと、前記複数のトランジスタの
うち、どのトランジスタをオンして電源を前記マイクロ
コンピュータ内部に供給するかを選択する電源セレクタ
とを具備することを特徴とする請求項１から請求項７の
うちいずれか１項記載のマイクロコンピュータ。 - 【請求項１０】 前記第２の部分は前記マイクロコンピ
ュータのアナログ回路であり、前記第１の部分は前記ア
ナログ回路以外の部分であることを特徴とする請求項２
から請求項９のうちいずれか１項記載のマイクロコンピ
ュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187255A JPH0934867A (ja) | 1995-07-24 | 1995-07-24 | マイクロコンピュータ |
| US08/564,940 US5632040A (en) | 1995-07-24 | 1995-11-30 | Microcomputer having reduced power consumption through impedance control and frequency reduction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187255A JPH0934867A (ja) | 1995-07-24 | 1995-07-24 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934867A true JPH0934867A (ja) | 1997-02-07 |
Family
ID=16202776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7187255A Pending JPH0934867A (ja) | 1995-07-24 | 1995-07-24 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5632040A (ja) |
| JP (1) | JPH0934867A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075393A1 (ja) * | 2003-02-19 | 2004-09-02 | Fujitsu Limited | 負荷変動補正回路 |
| JP2006151376A (ja) * | 2004-11-08 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置並びにこれを有する通信端末及び自動車 |
| JP2008123538A (ja) * | 2007-12-13 | 2008-05-29 | Denso Corp | マイクロコンピュータ |
| JP2010176276A (ja) * | 2009-01-28 | 2010-08-12 | Sanyo Electric Co Ltd | 電子回路 |
| JP2015191679A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社ソシオネクスト | 半導体装置および半導体記憶装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5778237A (en) * | 1995-01-10 | 1998-07-07 | Hitachi, Ltd. | Data processor and single-chip microcomputer with changing clock frequency and operating voltage |
| JP3694084B2 (ja) * | 1996-02-21 | 2005-09-14 | 三菱電機株式会社 | 携帯端末 |
| NO304626B1 (no) * | 1996-12-19 | 1999-01-18 | Ericsson Telefon Ab L M | FremgangsmÕte for Õ redusere st°y |
| US6774988B2 (en) * | 2002-07-30 | 2004-08-10 | Gentex Corporation | Light source detection and categorization system for automatic vehicle exterior light control and method of manufacturing |
| US6587573B1 (en) * | 2000-03-20 | 2003-07-01 | Gentex Corporation | System for controlling exterior vehicle lights |
| JP3685401B2 (ja) * | 2001-12-26 | 2005-08-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｃｐｕ制御方法、これを用いたコンピュータ装置及びｃｐｕ並びにプログラム |
| US7095288B2 (en) * | 2002-07-26 | 2006-08-22 | Mstar Semiconductor, Inc. | Logic system with adaptive supply voltage control |
| CN101601089A (zh) * | 2005-10-31 | 2009-12-09 | 皇家飞利浦电子股份有限公司 | 包括具有可调功率电平的激光驱动装置的光驱 |
| US7541825B2 (en) * | 2006-09-28 | 2009-06-02 | Micron Technology, Inc. | Isolation circuit |
| JP4524303B2 (ja) * | 2007-10-04 | 2010-08-18 | 富士通株式会社 | 共振点を動的に変更する半導体集積回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881334A (ja) * | 1981-11-11 | 1983-05-16 | Hitachi Ltd | 情報処理装置 |
| US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
| JP2570845B2 (ja) * | 1988-05-27 | 1997-01-16 | セイコーエプソン株式会社 | 情報処理装置 |
| US5184025A (en) * | 1988-11-14 | 1993-02-02 | Elegant Design Solutions, Inc. | Computer-controlled uninterruptible power supply |
| US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| US5021679A (en) * | 1989-06-30 | 1991-06-04 | Poqet Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| US5461266A (en) * | 1990-11-27 | 1995-10-24 | Hitachi, Ltd. | Power consumption control system |
| JPH05189976A (ja) * | 1991-09-03 | 1993-07-30 | Seiko Epson Corp | 半導体装置及び電子機器 |
| US5442314A (en) * | 1991-11-22 | 1995-08-15 | Nec Corporation | CMOS circuit for generating voltage related to transistor gate length |
-
1995
- 1995-07-24 JP JP7187255A patent/JPH0934867A/ja active Pending
- 1995-11-30 US US08/564,940 patent/US5632040A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075393A1 (ja) * | 2003-02-19 | 2004-09-02 | Fujitsu Limited | 負荷変動補正回路 |
| JP2006151376A (ja) * | 2004-11-08 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置並びにこれを有する通信端末及び自動車 |
| JP2008123538A (ja) * | 2007-12-13 | 2008-05-29 | Denso Corp | マイクロコンピュータ |
| JP2010176276A (ja) * | 2009-01-28 | 2010-08-12 | Sanyo Electric Co Ltd | 電子回路 |
| US8054138B2 (en) | 2009-01-28 | 2011-11-08 | Semiconductor Components Industries, Llc | Multi-oscillator circuit with variable power supply |
| TWI409613B (zh) * | 2009-01-28 | 2013-09-21 | Sanyo Electric Co | 微電腦的電子電路 |
| JP2015191679A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社ソシオネクスト | 半導体装置および半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5632040A (en) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0934867A (ja) | マイクロコンピュータ | |
| KR100265218B1 (ko) | 마이크로프로세서 2곱하기(2배) 코어 설계 | |
| US5086387A (en) | Multi-frequency clock generation with low state coincidence upon latching | |
| US7085943B2 (en) | Method and circuitry for controlling supply voltage in a data processing system | |
| US5774702A (en) | Integrated circuit having function blocks operating in response to clock signals | |
| EP0242010A1 (en) | Clock circuit for a data processor | |
| GB2420034A (en) | A clock gating circuit for reducing power consumption in flip-flops | |
| JPH0715674B2 (ja) | マイクロコンピユ−タ | |
| US20050083098A1 (en) | Clock shift circuit for gradual frequency change | |
| US20040098630A1 (en) | Cold clock power reduction | |
| US20030006807A1 (en) | Method of and circuit for controlling a clock | |
| JPH098632A (ja) | 半導体集積回路 | |
| US20030079152A1 (en) | Microprocessor with multiple low power modes and emulation apparatus for said microprocessor | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| US5929713A (en) | Oscillating circuitry built in integrated circuitry | |
| US6381705B1 (en) | Method and device for reducing current consumption of a microcontroller | |
| US5587675A (en) | Multiclock controller | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| US6229369B1 (en) | Clock control circuit | |
| JPH0756660A (ja) | バス回路における消費電力削減制御方法および回路 | |
| JPH06112810A (ja) | ディジタルｉｃ装置 | |
| JP3089265B2 (ja) | 液晶駆動回路及び半導体集積回路 | |
| JPH08249083A (ja) | 電子機器 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20031203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |