WO2004075393A1 - 負荷変動補正回路 - Google Patents

負荷変動補正回路 Download PDF

Info

Publication number
WO2004075393A1
WO2004075393A1 PCT/JP2003/001829 JP0301829W WO2004075393A1 WO 2004075393 A1 WO2004075393 A1 WO 2004075393A1 JP 0301829 W JP0301829 W JP 0301829W WO 2004075393 A1 WO2004075393 A1 WO 2004075393A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
impedance
load
input
correction circuit
Prior art date
Application number
PCT/JP2003/001829
Other languages
English (en)
French (fr)
Inventor
Tsuyoshi Moribe
Kouju Aoki
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/001829 priority Critical patent/WO2004075393A1/ja
Priority to AU2003211544A priority patent/AU2003211544A1/en
Publication of WO2004075393A1 publication Critical patent/WO2004075393A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H03J5/244Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/28Impedance matching networks
    • H03H11/30Automatic matching of source impedance to load impedance

Definitions

  • the present invention relates to a load fluctuation correction circuit, and more particularly to a load fluctuation correction circuit that suppresses a fluctuation in input impedance of a transmission load circuit of a mobile phone.
  • VCO Voltage Controlled Oscillator
  • the VCO tends to fluctuate the frequency of the output oscillation signal due to fluctuations in the load of the circuit connected to the output, which leads to deterioration of modulation accuracy and reception sensitivity in the communication device. Therefore, it is necessary to stabilize the load of the circuit connected to V co.
  • FIG. 14 is a partial block diagram of a mobile phone showing a VCO and a circuit connected to its output.
  • the mobile phone shown in the figure operates in a PDC (Personal Digital Cellular) system and has a VCO 101, a distributor 102, an Rx (reception) system circuit 103, and a Tx (transmission) system circuit 104.
  • PDC Personal Digital Cellular
  • the VCO 101 changes the frequency of the output oscillation signal according to the voltage.
  • the distributor 102 distributes and outputs the oscillation signal output from the VCO 101 to the Rx circuit 103 and the Tx circuit 104.
  • the Rx circuit 103 is a circuit group that processes a received wireless signal.
  • the Rx circuit 103 performs a radio signal receiving process based on the oscillation signal output from the distributor 102.
  • the Tx-related circuit 104 is a circuit group that performs processing for wirelessly transmitting a signal.
  • the Tx circuit 104 performs a process for wirelessly transmitting a signal based on the oscillation signal output from the distributor 102.
  • FIG. 15 is a diagram illustrating the operation timing of the Rx-related circuit and the Tx-related circuit.
  • the waveform W1 shown in the figure indicates the operation timing of the Rx circuit 103
  • the waveform W2 indicates the operation timing of the Tx circuit 104. Show.
  • the Tx circuit 104 operates intermittently (repeating onZoff).
  • the input impedance of the Tx circuit 104 fluctuates due to the intermittent operation. Therefore, the load viewed from the output of the VCO 101 fluctuates, and the oscillation signal output from the VCO 101 fluctuates.
  • method (1) requires an increase in the power supply current of the VCO 101, making it difficult to apply to mobile phones that require low power consumption.
  • the method 2 is difficult to apply in terms of power consumption, miniaturization, and cost by using a buffer circuit.
  • the output of the VCO 101 drops down due to-and ATT, so that a gain up of the AMP circuit and the MIX circuit in the TX circuit 104 is required.
  • the gain is increased, spurious and noise components are also increased at the same time, which leads to deterioration in the performance of the Tx circuit 104.
  • a switch is inserted between the distributor 102 and the Tx circuit 104 to switch the connection between the Tx circuit 104 and a resistor having the same resistance value as the resistance component of the impedance during the operation of the Tx circuit 104.
  • FIG. 16 is a partial block diagram of a mobile phone configured so that the load seen from the VCO is constant.
  • a switch SW101 is inserted between the distributor 102 and the Tx circuit 104 in FIG. It has a resistor R101 whose one end is connected to the ground and has the same resistance value as the load when the Tx circuit 104 is turned on.
  • the switch SW101 is opened and closed in response to the intermittent operation of the Tx circuit 104 so that the load is constant when viewed from the VCO 101.
  • Tx circuit 1 When 04 is operating, switch SW101 is closed so that divider 102 and Tx circuit 104 are connected, and when ⁇ circuit 104 is not operating, distributor 102 and resistor R101 are connected.
  • Yo switch SW101 closes. Therefore, the impedance seen from the output of the VCO 101 always becomes the impedance when the related circuit 104 operates.
  • the input impedance of the ⁇ -related circuit 104 generally has frequency characteristics. Therefore, in the circuit of FIG. 16 as well, when the frequency of the oscillation signal of VCO 01 is changed, even when the switch SW 101 is opened and closed, the impedance of the VCO 101 as viewed from the VCO circuit 104 varies.
  • FIG. 17 is a diagram showing the relationship between the frequency and the input impedance of the related circuit of FIG. As shown in the figure, the input impedance ⁇ of the related circuit 104 of FIG. 16 decreases as the frequency increases. The resistance value of the resistor R101 is constant regardless of the frequency. When the frequency of V C 0101 is the frequency f (a), it is assumed that the input impedance ⁇ of the Tx circuit 104 and the resistance value R of the resistor R 101 are equal.
  • the impedance when the Tx-related circuit 104 is viewed from the VCO 101 is always constant.
  • the input impedance Z of the Tx-related circuit 104 increases, causing a difference from the resistance value of the resistor R101, and the impedance seen from the VCO 01 varies due to switching of the switch SW101. Will be.
  • the input impedance Z of the Tx circuit 104 becomes small, a difference occurs with the resistance value of the resistor R101, and the impedance seen from the VC 0101 by switching the switch SW101 becomes Will fluctuate.
  • the impedance when the Tx-related circuit 104 is viewed from the VCO 101 greatly fluctuates.
  • Patent Document 1
  • the present invention has been made in view of such a point, and a load capable of changing the frequency of an oscillation signal over a wide band and stably outputting an oscillation signal of a voltage controlled oscillator even when intermittent operation is performed. It is an object to provide a fluctuation correction circuit.
  • a load fluctuation correction circuit for suppressing a load impedance fluctuation as shown in FIG. 1, an oscillation signal of a voltage controlled oscillator (VCO) 1 is input, and an intermittent operation is performed.
  • VCO voltage controlled oscillator
  • Load circuit 2 and an impedance 3a for correcting the difference between the input impedance when the load circuit 2 is operating and the input impedance when the load circuit 2 is not operating are added to the input stage of the load circuit 2 according to the intermittent operation.
  • a load variation correction circuit characterized by having an impedance correction circuit (3).
  • the impedance 3a having a difference between the input impedance when the load circuit 2 is operating and the input impedance when the load circuit 2 is not operating is changed according to the intermittent operation of the load circuit 2. Since it is added to the input stage, even if the load circuit 2 is intermittently operated by changing the frequency of the oscillation signal of VCO 1 over a wide band, the impedance when the load circuit 2 is viewed from VCO 1 becomes constant.
  • FIG. 1 is a principle diagram for explaining the principle of the load fluctuation correction circuit of the present invention.
  • FIG. 2 is a diagram illustrating the frequency characteristics of the input impedance when the load circuit is operating and when it is not operating.
  • FIG. 3 is a partial circuit diagram of a mobile phone to which the load fluctuation correction circuit according to the first embodiment is applied.
  • FIG. 3 is a partial circuit diagram of a mobile phone to which the load fluctuation correction circuit according to the first embodiment is applied.
  • FIG. 4 is a partial circuit diagram of a mobile phone to which the load fluctuation correction circuit according to the second embodiment is applied.
  • FIG. 5 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the third embodiment is applied.
  • FIG. 6 is a specific circuit diagram of the variable resistor.
  • FIG. 7 is another circuit diagram specifically showing the variable resistor. .
  • FIG. 8 is a partial circuit diagram of a mobile phone to which the load fluctuation correction circuit according to the fourth embodiment is applied.
  • FIG. 9 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the fifth embodiment is applied.
  • FIG. 10 is a partial circuit diagram of a mobile phone to which the load fluctuation correction circuit according to the sixth embodiment is applied.
  • FIG. 11 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the seventh embodiment is applied.
  • FIG. 12 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the eighth embodiment is applied.
  • FIG. 13 is a partial circuit diagram of a mobile phone to which the load fluctuation correction circuit according to the ninth embodiment is applied.
  • FIG. 14 is a partial block diagram of a mobile phone showing VCO and a circuit connected to its output.
  • FIG. 15 is a diagram showing operation timings of the Rx-related circuit and the Tx-related circuit.
  • FIG. 16 is a partial block diagram of a mobile phone configured so that the load seen from the VCO is constant.
  • FIG. 17 is a diagram showing the relationship between the frequency and the input impedance of the semiconductor circuit of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a principle diagram for explaining the principle of the load fluctuation correction circuit of the present invention.
  • the load fluctuation correction circuit has a VC01, a load circuit 2, and an impedance correction circuit 3.
  • the VCO 1 changes the frequency of the output oscillation signal according to the supplied voltage.
  • VC01 outputs an oscillation signal to the load circuit 2 via the impedance correction circuit 3.
  • the load circuit 2 is a circuit that operates intermittently.
  • the input impedance of the load circuit 2 differs between when it is operating and when it is not operating. Here, it is assumed that the input impedance during operation is larger than the input impedance during non-operation.
  • FIG. 2 is a diagram illustrating the frequency characteristics of the input impedance when the load circuit is operating and when it is not operating.
  • the broken line in the figure indicates the input impedance (Zon) with respect to the frequency when the load circuit 2 is operating, and the solid line indicates the input impedance (Z 0 ff) with respect to the frequency when the load circuit 2 is not operating. Is shown.
  • the input impedance of the load circuit 2 during operation and non-operation decreases as the frequency increases. At all frequencies, the input impedance during operation is larger than the input impedance during non-operation.
  • the frequency characteristic of the impedance difference between the input impedance during operation of the load circuit 2 and the input impedance during non-operation is small.
  • Z (a) on indicates the input impedance of the Tx circuit at the frequency f (a) during operation
  • Z (a) off indicates the input impedance of the Tx circuit at the frequency f (a).
  • AZ a Z (a) on— Z (a) off
  • Z (b) on indicates the input impedance of the Tx circuit at the frequency (b) during operation
  • the impedance correction circuit 3 has an impedance 3a and a switch 3b.
  • the impedance 3a is inserted between V C ⁇ 1 and the load circuit 2.
  • the impedance 3a has an impedance that is a difference between the input impedance during operation and the input impedance during non-operation.
  • Switch 3b is connected to both ends of impedance 3a.
  • Switch 3b opens and closes in response to the intermittent operation of load circuit 2, and outputs the oscillation signal output from VCO 1 to load circuit 2 via impedance 3a, and short-circuits to output to load circuit 2. I do.
  • switch 3b since the input impedance during operation is higher than the input impedance during non-operation, switch 3b is closed during operation. Therefore, the impedance when the load circuit 2 is viewed from VCOL is always the impedance when the load circuit 2 is operating.
  • the impedance correction circuit 3 adds the impedance 3a to the input stage of the load circuit 2 when the load circuit 2 is not operating so that Zoff of FIG. 2 overlaps Z0n.
  • the operation of the principle diagram will be described.
  • the impedance when the load circuit 2 is viewed from VCOL is the sum of the input impedance when the load circuit 2 is not operating and the impedance 3a. Since the impedance 3a has the difference impedance between the input impedance when it is operating and the input impedance when it is not operating, the impedance when the load circuit 2 is viewed from the VCO 1 is the load circuit 2 It becomes the same as the input impedance when is operating.
  • the frequency of the oscillation signal of VCO 1 is changed.
  • the frequency characteristic of the difference between the input impedance when the load circuit 2 is operating and the input impedance when the load circuit 2 is not operating is small.
  • the non-operating load cycle Since the difference between the input impedance during operation and the input impedance during non-operation is added to the input impedance of circuit 2, the load circuit 2 is viewed from VC01 even when switch 3b is opened and closed at the frequency where the oscillation signal is changed.
  • the impedance is always the input impedance when the load circuit 2 is operating.
  • the impedance 3a having the difference between the input impedance during operation of the load circuit 2 and the input impedance during non-operation is added to the input stage according to the intermittent operation of the load circuit 2. did.
  • the impedance seen from the VCOl to the load circuit becomes constant, and the oscillation signal of the voltage controlled oscillator is changed. It can output stably.
  • FIG. 3 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the first embodiment is applied.
  • the mobile phone shown in the figure operates on the PDC method and operates on a dual band of 800 MHz and 1.5 GHz.
  • the mobile phone has a VCO1, a distributor 12, an Rx circuit 13, an analog switch 14, a Tx circuit 15, capacitors C1 and C2, and a resistor R3.
  • VCO1 1 is a voltage-controlled oscillator, and changes the frequency of an output oscillation signal according to a voltage. For example, when a mobile phone operates in the 800 MHz band, CO 11 outputs an oscillation signal of 800 MHz. When a mobile phone operates in the 1.5 GHz band, V C ⁇ 11 outputs a 1.5 GHz oscillation signal. VColl outputs the oscillating signal to the divider 12.
  • the distributor 12 includes a resistor R1 and a resistor R2. Resistor R1 is connected to the output of VCO 11 and capacitor C1. Resistor R2 is connected to the output of VCO 11 and capacitor C2. That is, the distributor 12 distributes and outputs the oscillation signal output from the VColl to the Rx circuit 13 via the capacitor C1 and to the Tx circuit 15 via the capacitor C1 and the analog switch 14.
  • the Rx circuit 13 is a circuit group for processing the received radio signal.
  • the Rx circuit 13 receives the oscillating signal of VCOl 1 via the distributor 12 and performs a radio signal receiving process based on the oscillating signal.
  • Rx circuit 13 has an Rx burst signal P SRx is input and intermittent operation (ON'OFF) is performed based on the Rx burst signal PS Rx.
  • the Rx circuit 13 turns on when the Rx burst signal PSRx is in the H state, and turns off when the Rx burst signal PSRx is in the L state.
  • the Tx circuit 15 is a circuit group that performs processing for wirelessly transmitting a signal.
  • the Tx-related circuit 15 receives the oscillation signal of VC011 via the distributor 12, and performs wireless transmission of the signal based on the oscillation signal.
  • the x burst signal P S ⁇ X is input to the Tx circuit 15, and the Tx circuit 15 performs an intermittent operation based on the ⁇ X burst signal P S ⁇ X.
  • the Tx circuit 15 operates intermittently. Here, it turns on when the TX burst signal PSTX is in the H state, and turns off when it is in the L state. Note that FIG.
  • the Tx circuit 15 has a transistor Ql, resistors R4 to R6, and a voltage source E1. One end of the resistor R4 is connected to the base of the transistor Q1, and the other end is connected to a voltage source E1 for supplying a bias voltage. A resistor R6 is connected to the collector of the transistor Q1, and a resistor R5 is connected to the emitter.
  • the input impedance of the Tx circuit 15 fluctuates due to the intermittent operation.
  • the input impedance when the Tx system circuit 15 is on is Zon
  • the input impedance when the Tx circuit 15 is off is Zoff
  • the input impedance of the Tx-related circuit 15 has frequency characteristics. The higher the frequency of the input oscillation signal of VC011, the lower the input impedance, and the lower the frequency, the higher the input impedance.
  • the frequency characteristic of the impedance difference between the input impedance of the Tx circuit 15 during operation and the input impedance during non-operation of the Tx circuit 15 is small.
  • the analog switch 14 is composed of switches SW1 and SW2.
  • the switch SW1 and the switch SW2 have the same configuration and the same on-resistance.
  • the switches SW1 and SW2 of the analog switch 14 are connected in parallel between the capacitor C2 and the Tx circuit 15, and the oscillation signal of VC # 11 is input.
  • the switches SW1 and SW2 are turned on and off (open / close) according to the Tx burst signal PSTx.
  • Switch SW1 and SW2 are connected by inverter circuit Z1. Then, since the inverted Tx burst signal PS Tx is input, when the switch SW1 is on, the switch SW2 is off, and when the switch SW1 is off, the switch SW2 is on. Where is the Ding signal? When Ding X is in the ⁇ state, switch SW1 is turned off and switch SW2 is turned on. ⁇ ⁇ It is assumed that when the burst signal P STx is in the L state, switch SW1 turns on and switch SW2 turns off.
  • the oscillation signal of VCO 11 output from the switch SW1 is output to the TX system circuit 15 via the resistor R3.
  • the oscillation signal of VCO 11 output from the switch SW2 is output to the Tx circuit 15 as it is. That is, the analog switch 14 outputs the oscillation signal output from the VCO 11 to the Tx circuit 15 via the resistor R3 or as it is in response to the Tx burst signal PSTx.
  • resistor R 3 One end of the resistor R 3 is connected to the switch SW 1 of the analog switch 14, and the other end is connected to the input stage of the Tx circuit 15.
  • the resistor R3 has the same resistance value as the resistance component of the difference between the input impedance when the Tx circuit 15 is operating and the input impedance when it is not operating. Therefore, the resistance value Rc of the resistor R3 is expressed by the following equation (1).
  • the oscillation signal output from the VCOl 1 is distributed and output by the distributor 12 to the Rx circuit 13 and the analog switch 14.
  • the Rx circuit 13 processes the received radio signal based on the oscillation signal output from the VCO 11.
  • the analog switch 14 receives the Tx burst signal PSTx in the H state, the switch SW2 is turned on, and the oscillation signal of the VCO 11 output from the distributor 12 is directly transmitted to the Tx circuit 15 without passing through the resistor R3. Output to
  • the impedance Z in 1 when the Tx circuit 15 is viewed from the capacitor C 2 is obtained.
  • the on resistance of the switches SW1 and SW2 is R sw.
  • the input impedance is Z on as described above. You.
  • the impedance Z in 1 is expressed by the following equation (2).
  • the oscillation signal output from VC # 11 is output to Rx circuit 13 and analog switch 14 by distributor 12.
  • the Rx circuit 13 processes the received radio signal based on the oscillation signal output from the VC011.
  • the analog switch 14 turns on the switch SW1 because the L state Tx burst signal PSTx is input, and outputs the VCOl 1 oscillation signal output from the distributor 12 to the resistor R3. That is, the oscillation signal output from VC01 is output to the Tx circuit 15 via the resistor R3.
  • the impedance Z i 112 when the Tx circuit 15 is viewed from the capacitor C 2 is obtained. Since the Tx circuit 15 is not operating, its input impedance is Zoff, and the oscillation signal of VCO1 1 is input to the Tx circuit 15 via the resistor R3. Therefore, the impedance Z in 2 is expressed by the following equation (3).
  • the impedance when the Tx circuit 15 is viewed from the capacitor C 2 is always constant (Rsw + Zoff) regardless of the intermittent operation of the Tx circuit 15. Further, since the resistance R 2 of the divider 12 and the impedance of the capacitor C 2 are constant, the input impedance of the Tx-related circuit 15 from the VCO 1 is always constant.
  • the resistance R having the same resistance value as the resistance component of the difference between the input impedance when the Tx circuit 15 is operating and the input impedance when the Tx circuit 15 is not operating is shown.
  • HE z Capra 1.5 Change the analog switch 14 with a wide band of 5 GHz However, the impedance when the Tx circuit 15 is viewed from the VCO 11 becomes constant, and the oscillation signal of the VCO 11 can be output stably.
  • the relationship between the input impedance during operation and the impedance during non-operation of the Tx circuit 15 is described as Zon> Zoff.
  • the relationship between Zon ⁇ Zoff may be used. May have.
  • the oscillation signal of VC011 may be output to the Tx-related circuit 15 via the resistor R3 when the Tx-related circuit 15 is not operating.
  • FIG. 4 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the second embodiment is applied.
  • an analog switch 16 is provided instead of the analog switch 14 in FIG. 3, and the resistor R3 is removed.
  • the input impedance of the Tx-related circuit 15 is made constant when viewed from the VCOL 1 by using the on-resistance of the switch constituting the analog switch 16.
  • the same components as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.
  • the analog switch 16 includes switches SW3 and SW4.
  • the switches SW3 and SW4 of the analog switch 16 are connected in parallel between the capacitor C2 and the Tx-related circuit 15, and the oscillation signal of the VCO 11 is input.
  • the switches SW3 and SW4 perform on / off (open / close) operations according to the TX burst signal PSTX. Since the Tx burst signal P STx inverted by the inverter circuit Z1 is input to the switches SW3 and SW4, the switch SW4 is turned off when the switch SW3 is turned on. When switch SW3 is off, switch SW4 is on. Here, it is assumed that when the Tx burst signal PSTX is in the H state, the switch SW3 is turned off and the switch SW4 is turned on. When the Tx burst signal PSTx is in the L state, the switch SW3 is turned on and the switch SW4 is turned off.
  • Switches SW3 and SW4 have different on-resistances.
  • Switch SW3 has on-resistance Rswl
  • switch SW4 has on-resistance Rsw2.
  • the on-resistance Rswl of switch SW3 is determined by the on-resistance Rsw2 of switch SW4, which is the difference between the input impedance of Tx circuit 15 during operation and the input impedance during non-operation of Tx circuit 15. Only the resistance component of the impedance is large.
  • the difference between the on-resistance R sw1 of switch SW3 and the on-resistance R sw2 of switch SW4 is the resistance component of the difference between the input impedance when the Tx circuit 15 is operating and the input impedance when it is not operating. Is the same. Note that the difference between the on-resistance Rswl of the switch SW3 and the on-resistance Rsw2 of the switch SW4 corresponds to the resistance of the resistor R3 in FIG.
  • the operation of the circuit diagram of FIG. 3 will be described. Assume that the Tx burst signal PS Tx in the H state is input to the Tx circuit 15 and the analog switch 16. The Tx circuit 15 is operated by the Hx state Tx burst signal PSTx. In the analog switch 16, the switch SW4 is turned on, and the oscillation signal of the VC # 11 is output to the Tx circuit 15 via the switch SW4.
  • the TX burst signal PSTX in the L state is input to the TX system circuit 15 and the analog switch 16.
  • the Tx circuit 15 does not operate from the Tx burst signal PSTx in the L state.
  • the switch SW3 is turned on, and the oscillation signal of VC011 is output to the Tx circuit 15 via the switch SW3. That is, when the Tx-related circuit 15 is not operating, the oscillation signal of the VCO 11 has an impedance when the Tx-related circuit 15 is viewed from VC ⁇ 11 and the input impedance when the Tx-related circuit 15 is operating.
  • the signal is output to the Tx circuit 15 via the switch SW3, which is the same as.
  • the oscillation signal of the VCO 11 can be output stably without providing a resistor.
  • FIG. 5 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the third embodiment is applied.
  • a variable resistor VR1 is connected between the capacitor C2 and the Tx circuit 15 instead of the analog switch 14 and the resistor R3 in FIG.
  • the impedance when viewing the Tx-related circuit 15 from the VCO 11 is made constant.
  • the same components as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.
  • FIG. 6 is a specific circuit diagram of the variable resistor. As shown in the figure, the variable resistor VR 1 Consists of resistors R7 and R8 and transistor Ml.
  • resistor R 7 One end of the resistor R 7 is connected to the capacitor C 2 shown in FIG. 5, and the other end is connected to the Tx circuit 15.
  • the transistor Ml is an N-channel MOS transistor.
  • the Tx burst signal PSTx is input to the gate of the transistor Ml.
  • the source of the transistor Ml is connected to the terminal of the resistor R7 on the side to which the capacitor C2 is connected.
  • the drain of the transistor Ml is connected to one end of the resistor R8.
  • the other end of the resistor R8 is connected to the terminal of the resistor R7 on the side to which the Tx circuit 15 is connected. That is, the resistors R7 and R8 connected in parallel are connected between the capacitor C2 and the Tx-related circuit 15 in FIG. 5, and the transistor Ml is connected in series to the resistor R8.
  • the resistance value VRc2 at both ends of the variable resistor VR1 in the Hx state Tx burst signal is given by the following equation (6).
  • VRc 2 Rc 1 ⁇ (Rml + Rc 2) / (R c 1 + Rm 1 + R c 2)... (6)
  • the resistance value of the difference between the resistance values VR c 1 and VR c 2 is the TX circuit
  • the resistance values Rcl and Rc2 of the resistors R7 and R8 are selected so that the resistance component of the difference between the input impedance during operation and the input impedance during non-operation 15 is the same as the resistance component. Note that VRc1> VRc2.
  • the L-state burst signal PSTx is input to the variable resistor VR 1, and the resistance value VRc 1 is added to the input impedance of the Tx circuit 15.
  • the H-state Tx burst signal PSTx is input to the variable resistor VR1, and the resistance value VRc2 is added to the input impedance of the Tx-related circuit 15. Therefore, the input impedance of the Tx circuit 15 as viewed from the capacitor C2 is constant.
  • the input impedance during operation may be smaller than the input impedance during non-operation.
  • the transistor Ml shown in FIG. 6 may be a P-channel MOS transistor.
  • FIG. 7 is another circuit diagram specifically showing the variable resistor. The same components as those in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.
  • the transistor Ml in FIG. 6 is a P-channel transistor M2.
  • the difference in the input impedance of the Tx circuit 15 is corrected by the variable resistor VR1 so that the impedance when the Tx circuit 15 is viewed from the VC # 11 becomes constant.
  • the impedance when the Tx circuit 15 is viewed from VC011 is constant, and the oscillation signal of VCO 11 is changed. It can output stably.
  • FIG. 8 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the fourth embodiment is applied.
  • the input impedance as seen from the VCO 11 to the Tx circuit 15 is made constant by changing the resistance value of the resistor R4 that supplies the bias voltage of the Tx circuit 15 in FIG. I am trying to become. 8
  • the same components as those in FIG. 3 are denoted by the same reference numerals, and the description thereof will be omitted.
  • the analog switch 17 shown in the figure is composed of switches SW5 and SW6.
  • the switches SW5 and SW6 have the same configuration and the same on-resistance. Switches SW5 and SW6 are turned on and off (open / close) according to the Tx burst signal PSTx. Since the Tx burst signal PSTx, which is inverted by the inverter circuit Z1, is input to the switches SW5 and SW6, when the switch SW5 is on, the switch SW6 is off and the switch SW6 is off. When SW5 is off, switch SW6 is on.
  • the switch SW5 is turned on when the Tx burst signal PSTX is in the L state, and the switch SW6 is turned on when the Tx burst signal PSTX is in the H state.
  • the resistors R9 and R10 become bias resistors of the transistor Q1 by switching the analog switch 17.
  • One end of the resistor R9 is connected to SW5 of the analog switch 17, and the other end is connected to the voltage source E2.
  • One end of the resistor R10 is connected to SW6 of the analog switch 17, and the other end is connected to the voltage source E2. That is, the resistors R9 and R10 are connected in parallel between the voltage source E2 and the base of the transistor Q1, and only one of them becomes a bias resistor by switching of the analog switch 17.
  • the voltage source E2 is a power supply for supplying a bias voltage to the transistor Q1.
  • the voltage source E2 outputs a voltage according to the Rx burst signal PSRx.
  • the voltage source E2 supplies a bias voltage to the transistor Q1 only when the Rx circuit 13 is operating, that is, only when the Tx circuit 18 performs an intermittent operation. As a result, power consumption is reduced.
  • the input stage of the Tx circuit 18 has a transistor Q 1 and resistors R 5 and R 6. Resistor R6 is connected to the collector of transistor Q1, and resistor R5 is connected to the emitter of transistor Q1.
  • the Tx circuit 18 performs an intermittent operation according to the Tx burst signal PSTx, similarly to the Tx circuit 15 shown in FIG. 3, and the input impedance changes during operation and non-operation. Here, it is assumed that the input impedance during operation is larger than the input impedance during non-operation.
  • the resistance value of the resistors R9 and R10 is the same as the impedance of the Tx circuit 18 from VC ⁇ 11 when the Tx circuit 18 is not operating and the impedance of the TX circuit 18 from VC ⁇ 11 during operation. It is set to be. That is, the difference in input impedance between when the Tx circuit 18 is operating and when it is not Correct with resistors R9 and R10.
  • the oscillation signal output from the VCO 1 is distributed and output by the distributor 12 to the Rx circuit 13 and the capacitor C 2.
  • the oscillation signal of VCO 11 output to capacitor C 2 is output to analog switch 17 and Tx circuit 18.
  • the switch SW6 Since the Tx burst signal PSTx in the ⁇ state is input to the analog switch 17, the switch SW6 is turned on.
  • the bias voltage of the voltage source E2 is supplied to the base of the transistor Q1 of the Tx circuit 18 via the resistor R9. Therefore, the impedance when the Tx-related circuit 18 is viewed from the VCO 11 is the value of the parallel connection of the input impedance and the resistance R10 during the operation of the Tx-related circuit 18.
  • the oscillation signal output from the VCO 11 is distributed and output by the distributor 12 to the Rx circuit 13 and the capacitor C2.
  • the oscillation signal of VC01 output to the capacitor C2 is output to the analog switch 17 and the Tx circuit 18.
  • the switch SW5 Since the Tx burst signal PSTx in the L state is input to the analog switch 17, the switch SW5 is turned on.
  • the bias voltage of the voltage source E2 is supplied to the base of the transistor Q1 of the Tx circuit 18 via the resistor R10. Therefore, the impedance when the Tx circuit 18 is viewed from the VCO 11 is the value of the parallel connection of the input impedance and the resistor R9 when the Tx circuit 18 is not operating.
  • the resistance value of the resistor R9 and the resistance value of the resistor R10 are set so that the impedance viewed from the VCOl 1 to the Tx circuit 18 is constant regardless of whether the Tx circuit 18 is operating or not. Have been. That is, the impedance seen from the VCO 11 due to the input impedance of the Tx circuit 18 during operation and the resistance R10, and the VCO 11 force due to the input impedance and the resistance R9 of the TX circuit 18 when the circuit 18 is not operating. The observed impedance is the same, and the impedance is constant regardless of the intermittent operation of the Tx circuit 18.
  • the oscillation signal of VCO 11 can be output without attenuation.
  • FIG. 9 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the fifth embodiment is applied.
  • an analog switch 19 having switches with different on-resistance values is provided instead of the analog switch 17 in FIG. 8, and the resistors R9 and R10 are eliminated. That is, in the fifth embodiment, the impedance when the Tx-related circuit 18 is viewed from the VC # 11 is made constant by using the ON resistance of the switch of the analog switch 19.
  • the same components as those in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted.
  • the analog switch 19 includes switches SW7 and SW8. Switches SW7 and SW8 of analog switch 19 have different on-resistances. Switches SW7 and SW8 are connected in parallel between the base that is the input of transistor Q1 and voltage source E2 so that one of the on-resistances acts as the bias resistor for transistor Q1 by the on / off operation. Have been.
  • Switches SW7 and SW8 are turned on and off (open / close) according to the Tx burst signal PSTx.
  • the Tx burst signal PSTx which is inverted by the impulse circuit Z1, is input to the switches SW7 and SW8, so that when the switch SW7 is on, the switch SW8 is off.
  • switch SW7 is off, switch SW8 is on.
  • switch X is in L state
  • switch SW7 turns on
  • switch H is in H state
  • switch SW8 turns on. Turn it on.
  • the on-resistance of the switches SW7 and SW8 is the same as the impedance when the Tx circuit 18 is not operating and the impedance when the Tx circuit 18 is viewed from the VCO 11 and when the Tx circuit 18 is active and the impedance when the TX circuit 18 is viewed from the VCO 1 It is set to be. That is, the difference between the input impedances when the Tx circuit 18 is operating and when it is not operating is corrected by the on-resistance of the switches SW7 and SW8.
  • the oscillation signal output from the VCO 1 is distributed and output by the distributor 12 to the Rx circuit 13 and the capacitor C 2.
  • the oscillation signal of VCO 11 output to the capacitor C 2 is output to the analog switch 19 and the Tx circuit 18.
  • the switch SW8 Since the Tx burst signal PSTx in the H state is input to the analog switch 19, the switch SW8 is turned on.
  • the bias voltage of the voltage source E2 is supplied to the base of the transistor Q1 of the Tx circuit 18 via the ON resistance of the switch SW8. Therefore, the impedance of the Tx-related circuit 18 as viewed from the VCO 11 is a value of the parallel connection of the ON resistance of the switch SW8 and the input impedance of the Tx-related circuit 18 during operation.
  • the oscillation signal output from the VCO 1 is distributed and output by the distributor 12 to the Rx circuit 13 and the capacitor C 2.
  • the VCOl 1 oscillation signal output to the capacitor C2 is output to the analog switch 17 and the Tx circuit 18.
  • the switch SW7 Since the Tx burst signal PSTx in the L state is input to the analog switch 19, the switch SW7 is turned on.
  • the bias voltage of the voltage source E2 is supplied to the base of the transistor Q1 of the Tx circuit 18 via the ON resistance of the switch SW7. Therefore, the impedance when the Tx-related circuit 18 is viewed from the VCO 11 is the value of the parallel connection of the ON resistance of the switch SW7 and the input impedance of the Tx-related circuit 18 during non-operation.
  • the on-resistance of the switch SW7 and the on-resistance of the switch SW8 are constant regardless of whether the impedance when the Tx-related circuit 18 is viewed from the VCO1 1 is in operation or non-operation of the ⁇ -related circuit 18.
  • the oscillation signal of the VCO 11 can be output stably without providing a resistor.
  • the difference impedance is corrected by the on-resistance of the analog switch 19, which is the bias resistor of the transistor Q1, so that the oscillation signal of the VCO 11 can be output without attenuating.
  • FIG. 10 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the sixth embodiment is applied.
  • a variable resistor VR2 is connected instead of the analog switch 17 in FIG. 8, and the resistors R9 and R10 are removed.
  • the impedance of the Tx circuit 18 viewed from VC011 is kept constant. I have to.
  • the same components as those in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted.
  • variable resistor VR2 shown in FIG. 10 has the same configuration as the variable resistor VR1 shown in FIGS.
  • the resistors R7 and R8 connected in parallel as shown in Figs. 6 and 7 are the bias resistors of the transistor Q1.
  • the transistor Ml (or the transistor M2) connected in series to the resistor R8 is turned on and off by the Tx burst signal PSTx, thereby varying the bias resistance of the transistor Q1.
  • the resistance value of the resistance of the variable resistor VR 2 is represented by the impedance when the Tx circuit 18 is viewed from the VCO 11 when the Tx circuit 18 is not operating, and the impedance when the Tx circuit 18 is viewed from the VCO 11 when the Tx circuit 18 is operating. They are set to be the same. In other words, the input impedance when the Tx circuit 18 is operating or not operating Is corrected by the resistance value that is varied by the variable resistor VR2.
  • the bias resistance of the transistor Q1 is varied by the variable resistor VR2 so that the impedance when the Tx circuit 18 is viewed from VC ⁇ 11 becomes constant.
  • the difference of the input impedance of the Tx circuit 18 is corrected. As a result, even when the frequency of the oscillation signal of the VCO 11 is changed over a wide band and the Tx circuit 18 is intermittently operated, the impedance when the Tx circuit 18 is viewed from the VCO 11 becomes constant.
  • the oscillation signal of VCO 11 can be output stably.
  • the oscillation signal of the VC011 can be output without being attenuated.
  • FIG. 11 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the seventh embodiment is applied.
  • a resistor R11 which is a bias resistor, is connected between the base of the transistor Q1 in FIG. 8 and the analog switch 17, and the resistor R9 is connected in accordance with the intermittent operation of the Tx circuit 18. Is added so that the input impedance during operation and the input impedance during non-operation of the Tx circuit 18 are the same. 11, the same components as those in FIG. 8 are denoted by the same reference numerals, and the description thereof will be omitted.
  • a resistor R11 shown in FIG. 11 is a bias resistor of the transistor Q1. By switching the analog switch 17 and adding the resistor R9 to the resistor R11, the difference between the input impedances when the Tx circuit 18 is operating and when it is not operating is corrected. In FIG. 11, the resistor R10 shown in FIG. 8 is removed.
  • the resistance value of the resistor R 9 is set so that the impedance when the Tx circuit 18 is viewed from the VCO 11 when the Tx circuit 18 is not operating is the same as the impedance when the Tx circuit 18 is viewed from the VCO 11 when the Tx circuit 18 is operating.
  • the resistance value is set. That is, the difference between the input impedances when the Tx circuit 18 is operating and when it is not operating is corrected by the resistor R9.
  • the resistor R 9 for canceling the difference in the input impedance of the Tx circuit 18 is switched and connected by the analog switch 17 to the resistor R 11, which is the bias resistor of the Tx circuit 18 that operates intermittently. Impedance looking at circuit 15 was kept constant. As a result, even if the frequency of the VCO 11 oscillation signal is changed over a wide band and the Tx circuit 18 is intermittently operated, the impedance seen from the VC011 to the ⁇ system circuit 18 will be constant, and the VCO 1 oscillation signal will be stable. And output it.
  • FIG. 12 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the eighth embodiment is applied.
  • the VCO 20 outputs a differential oscillation signal
  • the Rx-related circuit 22 and the Tx-related circuit 24 input the differentially-generated oscillation signal.
  • Each output of VC ⁇ 20 has the same circuit configuration as the distributor 12, capacitors Cl and C2, analog switch 14, inverter circuit Zl, and resistor R3 shown in FIG. . That is, in each of the differential oscillation signals output from the VCO 20, the same operation as the circuit diagram shown in FIG. 3 operates.
  • the correspondence between the circuit configurations of FIG. 12 and FIG. 3 is shown, and the detailed description thereof is omitted.
  • V C ⁇ 20 corresponds to VCO 11 in FIG. VCO 20 outputs a differential oscillation signal.
  • the distributor 21a is composed of resistors R12a and R13a
  • the distributor 21b is composed of resistors R12b and R13b.
  • the resistor R12a of the distributor 21a corresponds to-
  • the resistor R1 of the distributor 12 shown in FIG. 3
  • the resistor R13a corresponds to the resistor R2 of the distributor 12.
  • the resistance R 12 b of the distributor 21 b corresponds to the resistance R 1 of the distributor 12 shown in FIG. 3, and the resistance R 13 b corresponds to the resistance R 2 of the distributor 12.
  • Capacitors C3a and C3b correspond to capacitor C1 shown in FIG. 3, and capacitors C4a and C4b correspond to capacitor C2 shown in FIG.
  • the analog switch 23a includes switches SW9a and SW10a.
  • the switch SW9a corresponds to the switch SW1 of the analog switch 14 shown in FIG. 3, and the switch SW10a corresponds to the switch SW2 of the analog switch 14.
  • the analog switch 23b is composed of switches SW9b and SW10b.
  • Switch SW9b corresponds to switch SW1 of analog switch 14 shown in FIG. 3
  • switch SW10b corresponds to switch SW2 of analog switch 14. I have.
  • the inverter circuit Z 2 a and Z 2 b correspond to the inverter circuit Z 1 in FIG.
  • the resistors R14a and R14b correspond to the resistor R3 in FIG.
  • the Tx circuit 24 shown in the figure shows a part of the input stage.
  • the circuit 24 includes transistors Q2a and Q2b, resistors R15a, R15b, R16a and R16b, a voltage source E3, and a current source I1.
  • Transistors Q2a and Q2b form a differential circuit.
  • the base of the transistor Q2a is connected to the resistor R14a and the analog switch 23a.
  • the base of the transistor Q2a is connected to the resistor R14b and the analog switch 23b.
  • the resistor R15a and the voltage source E3 are connected to the base of the transistor Q2a.
  • a resistor R15b and a voltage source E3 are connected to the base of the transistor Q2b.
  • the resistor R16a is connected to the collector of the transistor Q2a.
  • the resistor R 16 b is connected to the collector of the transistor Q 2 b.
  • the emitters of the transistor Q2a and Q2b are connected to each other, and the current source I1 is connected.
  • the Tx circuit 24 performs an intermittent operation in response to the Tx burst signal PSTx, and its input impedance fluctuates during its operation and non-operation.
  • the resistor R14a has a resistance value that is a difference between the impedance when the transistor Q2a is viewed from the V C020 when the TX-related circuit 24 operates and the impedance when the transistor Q2a does not operate.
  • the resistor R14b has a resistance value that is a difference between the impedance when the transistor Q2b is viewed from the VCO 20 when the Tx circuit 24 operates and the impedance when the Tx circuit 24 does not operate.
  • the operation of the circuit diagram of FIG. 12 is the same as that of the circuit diagram shown in FIG. 3 for each of the differential oscillation signals output from the VC 020. That is, the analog switches 23a and 23b are switched according to the operation and non-operation of the Tx circuit 24, and the resistors R14a and Rl4b are added to the input stage of the differential oscillation signal of the Tx circuit 24. Is done. Then, the impedance of the difference of each input stage to which the differential oscillation signal of the Tx circuit 24 is input is corrected. As described above, when the VC ⁇ 20 outputs the differential oscillation signal and the Tx circuit 24 inputs the differential oscillation signal, the resistors R14a and R14b are added to each input stage of the differential oscillation signal. The input impedance of the difference was corrected. As a result, the differential oscillation signal of VC020 can be output stably.
  • FIG. 13 is a partial circuit diagram of a mobile phone to which the load variation correction circuit according to the ninth embodiment is applied.
  • the analog switch 25a shown in the figure is composed of switches SW11a and SW12a.
  • the switches SW11a and SW12a have the same configuration and the same on-resistance.
  • the switch SW11a supplies the bias voltage of the voltage source E4 to the Tx circuit 26 in accordance with the T burst signal PSTx input via the inverter circuit Z2a.
  • the switch SW12a supplies the bias voltage of the voltage source E4 to the Tx circuit 26 according to the Tx burst signal PSTx.
  • the analog switch 25b is composed of switches SW11b and SW12b.
  • the switches SW11b and SW12b have the same configuration and the same on-resistance.
  • the switch SWllb supplies the bias voltage of the voltage source E4 to the Tx circuit 26 according to the Tx burst signal PSTx input via the inverter circuit Z2b.
  • the switch SW12b supplies the bias voltage of the voltage source E4 to the Tx circuit 26 according to the Tx burst signal PSTx.
  • resistor R17a One end of the resistor R17a is connected to the switch SW11a of the analog switch 25a, and the other end is connected to the voltage source E4.
  • resistor R18a One end of the resistor R18a is connected to the switch SW12a of the analog switch 25a, and the other end is connected to the voltage source E4.
  • the resistances R 17a and R 18a are controlled by the analog switch 25a. Only the transistor is connected to the base of the transistor Q 2 a and becomes a bias resistor.
  • resistor R17b is connected to the switch SW11b of the analog switch 25b, and the other end is connected to the voltage source E4.
  • resistor R18b is connected to the switch SW12b of the analog switch 25b, and the other end is connected to the voltage source E4. Only one of the resistors R17b and R18b is connected to the base of the transistor Q2b by the analog switch 25b to be a bias resistor.
  • the voltage source E4 is a power supply for supplying a bias voltage to the transistors Q2a and Q2b.
  • the voltage source E4 outputs a voltage according to the Rx burst signal PSRx.
  • the voltage source E4 supplies a bias voltage to the transistors Q2a and Q2b only when the Rx circuit 22 is operating, that is, only when the Tx circuit 26 is intermittently operated. As a result, power consumption is reduced.
  • the input stage of the Tx circuit 26 constitutes a differential input, and has transistors Q2a and Q2b, resistors R16a and R16b, and a current decrease I1.
  • the resistor R16a is connected to the collector of the transistor Q2a
  • the resistor R16b is connected to the collector of the transistor Q2b.
  • the current source I1 is connected to the emitters of the transistors Q2a and Q2b.
  • the Tx circuit 26 performs an intermittent operation according to the Tx burst signal PSTx, and the input impedance changes during operation and non-operation.
  • the resistance values of the resistors R17a and R18a are determined by the impedance of the transistor Q2a of the Tx-related circuit 26 from VC ⁇ 20 when the Tx-related circuit 26 is not operating, and from the VC020 to the Tx-related circuit 26 during operation. It is set so that the impedance when seeing the transistor Q 2 b is the same. That is, the difference between the input impedances when the Tx circuit 26 is operating and when it is not operating is corrected by the resistors R11a and R12a.
  • the resistance values of the resistors R17b and Rl8b are the impedance of the transistor Q2b of the Tx-related circuit 26 from the VC020 when the Tx-related circuit 26 is not operating, and the resistance of the Tx-related circuit 26 from the VC020 during the operation. It is set so that the impedance when seeing the transistor Q 2 b is the same. That is, the difference between the input impedances when the Tx circuit 26 is operating and when it is not operating is corrected by the resistors R17b and R18b.
  • the operation of the circuit diagram of FIG. 13 is the same as that of the circuit diagram shown in FIG. 8 for each of the differential oscillation signals output by VC # 20.
  • the analog switches 25a and 25b are switched according to the operation and non-operation of the Tx circuit 26, and one of the resistors R17a and R18a and the resistor R17b , R 18 b— are the bias resistors in each input stage of the Tx-related circuit 26. Then, the differential impedance of each input stage to which the differential oscillation signal of the Tx-related circuit 26 is input is corrected.
  • the VCO 20 outputs the differential oscillation signal and the Tx circuit 26 inputs the differential oscillation signal
  • the differential input signal is input by the bias resistance at each input stage of the differential oscillation signal. Caimpedance was corrected. This makes it possible to stably output the VCO 20 differential oscillation signal.
  • the differential oscillation signal of VC020 can be output without being attenuated.
  • an impedance having a difference between the input impedance when the load circuit is operating and the input impedance when the load circuit is not operated is added to the input stage according to the intermittent operation of the load circuit. did.
  • the impedance seen from the voltage controlled oscillator to the load circuit becomes constant, and the oscillation signal of the voltage controlled oscillator is stabilized. And output it.

Abstract

 電圧制御発振器の発振信号の周波数を広帯域に変化させて、負荷回路を断続動作させても、電圧制御発振器の発振信号を安定して出力させる。負荷回路(2)は、電圧制御発振器(VCO)(1)の発振信号が入力され、断続動作する。インピーダンス補正回路(3)のスイッチ(3b)は、VCO(1)から負荷回路(2)を見たインピーダンスが一定となるように、負荷回路(2)の断続動作に応じて、動作時における入力インピーダンスと動作断時における入力インピーダンスとの差分を有するインピーダンス(3a)を負荷回路(2)の入力段に付加するよう開閉する。

Description

明 細 書 負荷変動補正回路 技術分野
本発明は負荷変動補正回路に関し、 特に携帯電話の送信系負荷回路の入カイン ピ一ダンスの変動を抑制する負荷変動補正回路に関する。 背景技術
携帯電話などの通信装置には、 VCO (電圧制御発振器) を搭載したものがあ る (例えば、 特許文献 1参照) 。 VCOは、 出力に接続される回路の負荷変動に よって、 出力する発振信号の周波数が変動しやすく、 通信装置における変調精度、 受信感度の劣化等を招いてしまう。 そのため、 V c oに接続される回路の負荷を 安定させる必要がある。
図 14は、 VCOとその出力に接続された回路とを示した携帯電話の一部プロ ック構成図である。 図に示す携帯電話は、 PDC (Personal Digital Cellular) 方式で動作し VCO 101, 分配器 102 Rx (受信) 系回路 103、 Tx (送信) 系回路 104を有している。
VCO101は、 電圧によって出力する発振信号の周波数を変更する。 分配器 102は、 VCO 101が出力する発振信号を Rx系回路 103、 Tx系回路 1 04に分配出力する。 Rx系回路 103は、 受信した無線信号を処理する回路群 である。 Rx系回路 103は、 分配器 102から出力される発振信号に基づいて、 無線信号の受信処理を行う。 Tx系回路 104は、 信号を無線送信するための処 理をする回路群である。 Tx系回路 104は、 分配器 102から出力される発振 信号に基づいて、 信号の無線送信のための処理を行う。
PDC方式の携帯電話では、 Rx系回路 103が動作しているとき、 Tx系回 路 104が断続動作するパケットモードがある。 図 15は、 Rx系回路と Tx系 回路の動作タイミングを示した図である。 図に示す波形 W1は、 Rx系回路 10 3の動作タイミングを示し、 波形 W2は、 Tx系回路 104の動作タイミングを 示す。 図に示すように、 PDC方式のパケットモードでは、 Rx系回路 103が 動作 (on) しているときに、 Tx系回路 104は、 断続動作する (onZo f f を繰り返している) 。
Tx系回路 104の入力インピーダンスは、 その断続動作によって変動する。 このため、 VCO 101の出力から見た負荷が変動し、 VCO101が出力する 発振信号は変動してしまう。
VCOl 01が出力する発振信号の変動対策として以下の方法がある。 1. V COl 01の負荷に対する駆動電力を大きくするなどして負荷変動に対して強く する。 2. 分配器 102と Tx系回路 104の間にバッファ回路を揷入し、 VC 0101の出力から見た負荷変動を見えないようにする。 3. 分配器 102と T X系回路 104の間に AT T (アツテネ一夕) を揷入してアイソレーションをと り、 VCO 101から見た負荷を大きくすることで、 Tx系回路 104の負荷変 動幅を小さくする。
しかし、 1. の方法では、 VCO 101の電源電流増加の必要があるため、 低 消費電力が求められる携帯電話には適用が困難である。 2. の方法では、 バッフ ァ回路を用いることにより、 消費電力、 小型化、 コスト面で適用が困難である。
3. の方法では-, ATTにより VCO 101の出力がパヮ一ダウンするので、 T X系回路 104内の AM P回路、 M I X回路などのゲインァップが必要となる。 ゲインアップをすると、 スプリアス、 ノイズ成分も同時に上がるため、 Tx系回 路 104の性能劣化につながる。
そこで、 分配器 102と Tx系回路 104の間にスィツチを挿入し、 Tx系回 路 104と、 Tx系回路 104の動作時におけるインピーダンスの抵抗成分と同 じ抵抗値を持つ抵抗との接続を切替えて、 負荷を一定とする方法がある。
図 16は、 VCOから見た負荷が一定となるよう構成した携帯電話の一部プロ ック構成図である。 図 14のブロック構成図に対し図 16では、 分配器 102と Tx系回路 104の間にスィッチ SW101が挿入されている。 Tx系回路 10 4のオン時の負荷と同じ抵抗値を有する、 一端がグランドに接続された抵抗 R 1 01を有している。 スィッチ SW101は、 VCO101から見て、 負荷が一定 となるように、 Tx系回路 104の断続動作に応じて開閉される。 Tx系回路 1 04が動作しているときは、 分配器 102と Tx系回路 104が接続されるよう スィッチ SW101は閉じ、 Τχ系回路 104が動作していないときは、 分配器 102と抵抗 R 101が接続されるようスィッチ SW101は閉じる。 よって、 VCO 101の出力から見たインピーダンスが、 常に Τχ系回路 104の動作時 のインピーダンスとなる。
ところで、 Τχ系回路 104の入力インピ一ダンスは、 一般に周波数特性をも つ。 そのため、 図 16の回路においても、 VCOl 01の発振信号の周波数を変 更した場合では、 スィッチ SW101を開閉しても VCO 101から Τχ系回路 104を見たインピーダンスが変動してしまう。
図 17は、 図 16の Τχ系回路の周波数と入力インピーダンスの関係を示す図 である。 図に示すように、 図 16の Τχ系回路 104の入力インピーダンス Ζは、 周波数が増加するにつれて減少する。 抵抗 R 101の抵抗値は、 周波数に関係な く一定である。 V C 0101の周波数が周波数 f (a) のとき、 Tx系回路 10 4の入力インピーダンス Ζと抵抗 R 101の抵抗値 Rは等しいとする。
周波数 (a) においては、 スィッチ SW101が切替えられても、 VCO 1 01から Tx系回路 104を見たインピーダンスは、 常に一定である。 周波数 (a) より低い周波数を使用する場合、 Tx系回路 104の入力インピーダンス Zは大きくなり、 抵抗 R 101の抵抗値と差が生じ、 スィッチ SW101の切替 えによって VCOl 01から見たインピーダンスは変動することになる。 周波数 f (a) より高い周波数を使用する場合、 Tx系回路 104の入力インピーダン ス Zは小さくなり、 抵抗 R 101の抵抗値と差が生じ、 スィッチ SW101の切 替えによって VC 0101から見たインピーダンスは変動することになる。
特に、 周波数 f (a) を中心に広帯域に周波数を変化させて使用する場合、 例 えば、 800 ?12帯と1. 5 GHz帯のデュアルバンドで使用できる携帯電話 では、 VCO 101から Tx系回路 104を見たインピーダンスは大きく変動す ととなる。
特許文献 1
特開平 9— 64601号公報 (段落番号 【0106】 【0128】 第 39図〜第 51図) このように、 断続動作する T x系回路において、 入力される発振信号の周波数 が広帯域に変化すると入力インピーダンスは変動し、 V C Oが出力する発振信号 の周波数は、 T X系回路の負荷変動の影響を受けて変動してしまうという問題点 があった。 発明の開示
本発明はこのような点に鑑みてなされたものであり、 広帯域に発振信号の周波 数を変化させ、 断続動作をさせても電圧制御発振器の発振信号を安定して出力さ せることがきる負荷変動補正回路を提供することを目的とする。
本発明では上記課題を解決するために、 図 1に示すような、 負荷のインピ一ダ ンス変動を抑制する負荷変動補正回路において、 電圧制御発振器 (V C O) 1の 発振信号が入力され、 断続動作する負荷回路 2と、 負荷回路 2の動作時の入カイ ンピーダンスと非動作時の入力インピーダンスとの差分を補正するインピーダン ス 3 aを、 断続動作に応じて、 負荷回路 2の入力段に付加するインピーダンス補 正回路 3と、 を有することを特徴とする負荷変動補正回路が提供される。
このような負荷変動補正回路によれば、 負荷回路 2の動作時の入カインビーダ ンスと非動作時の入力インピ一ダンスとの差分を持つインピーダンス 3 aを 負 荷回路 2の断続動作に応じて、 入力段に付加するので、 広帯域に V C O lの発振 信号の周波数を変化させて、 負荷回路 2を断続動作させても、 V C O lから負荷 回路 2を見たインピーダンスは一定となる。
本発明の上記および他の目的、 特徴および利点は本発明の例として好ましい実 施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。 図面の簡単な説明
図 1は、 本発明の負荷変動補正回路の原理を説明する原理図である。
図 2は、 負荷回路の動作時及び非動作時の入力インピーダンスの周波数特性を 示した図である。
図 3は、 第 1の実施の形態の負荷変動補正回路を適用した携帯電話の一部回路 図である。
図 4は、 第 2の実施の形態の負荷変動補正回路を適用した携帯電話の一部回路 図である。
図 5は、 第 3の実施の形態の負荷変動補正回路を適用した携帯電話の一部回路 図である。
図 6は、 可変抵抗の具体的な回路図である。
図 7は、 可変抵抗を具体的に示した他の回路図である。.
図 8は、 第 4の実施の形態の負荷変動補正回路を適用した携帯電話の一部回路 図である。
図 9は、 第 5の実施の形態の負荷変動補正回路を適用した携帯電話の一部回路 図である。
図 1 0は、 第 6の実施の形態の負荷変動補正回路を適用した携帯電話の一部回 路図である。
図 1 1は、 第 7の実施の形態の負荷変動補正回路を適用した携帯電話の一部回 路図である。
図 1 2は、 第 8の実施の形態の負荷変動補正回路を適用した携帯電話の一部回 路図である。
図 1 3は、 第 9の実施の形態の負荷変動補正回路を適用した携帯電話の一部回 路図である。
図 1 4は、 V C Oとその出力に接続された回路とを示した携帯電話の一部プロ ック構成図である。
図 1 5は、 R x系回路と T x系回路の動作タイミングを示した図である。 図 1 6は、 V C Oから見た負荷が一定となるよう構成した携帯電話の一部プロ ック構成図である。
図 1 7は、 図 1 6の Τ χ系回路の周波数と入力インピーダンスの関係を示す図 である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を図面を参照して説明する。 図 1は、 本発明の負荷変動補正回路の原理を説明する原理図である。 図に示す ように、 負荷変動補正回路は、 VC01、 負荷回路 2、 インピーダンス補正回路 3を有している。
VCO 1は、 供給される電圧によって出力する発振信号の周波数を変化させる。 VC01は、 インピーダンス補正回路 3を介して発振信号を負荷回路 2に出力し ている。
負荷回路 2は、 断続動作する回路である。 負荷回路 2の入力インピーダンスは、 動作しているときと動作していないときの入力インピーダンスが異なる。 ここで は、 動作しているときの入力インピーダンスが、 動作していないときの入力イン ピーダンスより大きいとする。
また、 負荷回路 2は、 VCO 1の周波数の変化とともに入力インピーダンスが 変化する。 図 2は、 負荷回路の動作時及び非動作時の入力インピーダンスの周波 数特性を示した図である。 図に示す破線は、 負荷回路 2が動作しているときの周 波数に対する入力インピーダンス (Zon) を示し、 実線は、 負荷回路 2が動作 していないときの周波数に対する入力インピーダンス (Z 0 f f ) を示している。 図に示すように、 負荷回路 2の動作時、 非動作時の入力インピーダンスは、 周波 数の増加とともに、 低下していく。 また、 全周波数において、 非動作時の入カイ ンピ一ダンスより、 動作時の入カインピ一ダンスの方が大きい。
また、 負荷回路 2の動作時の入力インピーダンスと非動作時の入力インピーダ ンスのインピーダンス差は、 周波数特性が小さい。 例えば、 図に示す周波数 f
(a) のときの動作時の入力インピーダンスと非動作時の入力インピーダンスの インピーダンス差 ΔΖ aと、 周波数 (b) のときの動作時の入力インピーダン スと非動作時の入力インピーダンスのィンピ一ダンス差 Δ Z bには、 ΔΖ a = A Z bの関係がある。
なお、 図 2において、 Z (a) onは、 周波数 f (a) における Tx系回路の 動作時の入力インピーダンスを示し、 Z (a) o f fは、 周波数 f (a) におけ る Tx系回路の非動作時の入力インピーダンスを示す。 よって、 AZ a = Z (a) on— Z (a) o f f となる。 また、 Z (b) onは、 周波数 (b) に おける Tx系回路の動作時の入力インピーダンスを示し、 Z (b) o f fは、 周 波数 f ( b ) における T x系回路の非動作時の入力インピーダンスを示す。 よつ て、 A Z b = Z ( b ) o n— Z ( b ) o f ίとなる。
インピーダンス補正回路 3は、 インピーダンス 3 a、 スィッチ 3 bを有してい る。 インピーダンス 3 aは、 V C〇 1と負荷回路 2の間に挿入されている。 イン ピ一ダンス 3 aは、 動作しているときの入力インピーダンスと、 動作していない ときの入力インピーダンスとの差分のインピーダンスを有している。
スィッチ 3 bは、 インピーダンス 3 aの両端に接続されている。 スィッチ 3 b は、 負荷回路 2の断続動作に応じて開閉し、 V C O 1から出力される発振信号を、 インピーダンス 3 aを介して負荷回路 2に出力し、 また短絡して負荷回路 2に出 力する。 ここでは、 動作しているときの入力インピーダンスが、 動作していない ときの入力インピーダンスより大きいので、 スィッチ 3 bは、 動作しているとき に閉じる。 よって、 V C O lから負荷回路 2を見たインピ一ダンスは、 常に、 負 荷回路 2が動作しているときのインピーダンスとなる。
すなわち、 ィンピーダンス補正回路 3は、 図 2の Z o f fが Z 0 nに重なるよ う負荷回路 2の非動作時にインピーダンス 3 aを負荷回路 2の入力段に付加する。 以下、 原理図の動作について説明する。
負荷回路 2が動作しているとする。 この場合、 スィッチ 3 bは-, 閉じる。 従つ て、 V C O 1から負荷回路 2を見たィンピーダンスは、 負荷回路 2の動作時の入 力インピーダンスとなる。
負荷回路 2が動作していないとする。 この場合、 スィッチ 3 bは、 開く。 従つ て、 V C O lから負荷回路 2を見たインピーダンスは、 負荷回路 2の非動作時の 入力インピーダンスと、 インピーダンス 3 aの加算されたインピーダンスとなる。 インピーダンス 3 aは、 動作しているときの入力インピーダンスと、 動作してい ないときの入力インピーダンスとの差分のインピーダンスを有しているので、 V C O 1から負荷回路 2を見たインピーダンスは、 負荷回路 2が動作しているとき の入力インピーダンスと同じになる。
ここで、 V C O lの発振信号の周波数が変化させられたとする。 図 2で説明し たように、 負荷回路 2の動作時の入カインピーダンスと非動作時の入カインピー ダンスのインピーダンス差は、 周波数特性が小さい。 そして、 非動作時の負荷回 路 2の入力インピーダンスに、 動作時と非動作時の入力インピーダンスの差分を 加算するので、 発振信号の変化させられた周波数において、 スィッチ 3 bを開閉 しても、 VC01から負荷回路 2を見たインピーダンスは、 常に負荷回路 2が動 作しているときの入力インピーダンスとなる。
このように、 負荷回路 2の動作時の入力インピーダンスと非動作時の入力イン ピ一ダンスとの差分を持つインピーダンス 3 aを、 負荷回路 2の断続動作に応じ て、 入力段に付加するようにした。 これにより、 VC〇1の発振信号の周波数を 広帯域に変化させて、 負荷回路 2の断続動作をしても、 VCOlから負荷回路を 見たィンピ一ダンスは一定となり、 電圧制御発振器の発振信号を安定して出力さ せることがきる。
次に、 本発明の第 1の実施の形態について説明する。 図 3は、 第 1の実施の形 態の負荷変動補正回路を適用した携帯電話の一部回路図である。 図に示す携帯電 話は、 P DC方式で動作し、 また、 800MHz, 1. 5 GHzのデュアルバン ドで動作する。 携帯電話は、 VCOl 1、 分配器 12、 Rx系回路 13、 アナ口 グスィッチ 14、 Tx系回路 15、 コンデンサ C 1, C2、 及び抵抗 R 3を有し ている。
VCOl 1は、 電圧制御発振器であり 電圧によって出力する発振信号の周波 数を変化する。 例えば、 携帯電話が 800 MHz帯で動作するとき、 CO 11 は、 800 MH zの発振信号を出力する。 携帯電話が 1. 5 GHz帯で動作する とさ、 V C〇 11は、 1. 5 GHzの発振信号を出力する。 VCOl lは、 発振 信号を分配器 12に出力する。
分配器 12は、 抵抗 R 1、 抵抗 R 2から構成されている。 抵抗 R 1は、 VCO 11の出力とコンデンサ C 1とに接続されている。 抵抗 R 2は、 VCO 1 1の出 力とコンデンサ C 2とに接続されている。 すなわち、 分配器 12は、 VCOl l から出力された発振信号を、 コンデンサ C 1を介して Rx系回路 13に、 及びコ ンデンサ C 1、 アナログスィッチ 14を介して Tx系回路 15に分配出力する。
Rx系回路 13は、 受信した無線信号を処理する回路群である。 Rx系回路 1 3は、 分配器 12を介して VCOl 1の発振信号が入力され、 この発振信号に基 づいて、 無線信号の受信処理を行う。 Rx系回路 13には、 Rxバースト信号 P SRxが入力され、 Rxバ一スト信号 PS Rxに基づいて断続動作 (オン 'ォ フ) をする。 ここでは、 Rxバースト信号 P SRxが H状態のとき、 Rx系回路 13はオンし、 L状態のときオフする。
Tx系回路 15は、 信号を無線送信するための処理をする回路群である。 Tx 系回路 15は、 分配器 12を介して VC011の発振信号が入力され、 この発振 信号に基づいて、 信号の無線送信の処理を行う。 Tx系回路 15には、 Τχバー スト信号 P S Τ Xが入力され、 Τ Xバースト信号 P S Τ Xに基づいて断続動作を する。 PDC方式のパケットモードでは、 図 15で説明したように、 Rx系回路 13の動作がオンしているときに、 Tx系回路 15は断続動作する。 ここでは、 T Xバースト信号 P S T Xが H状態のときオンし、 L状態のときオフする。 なお、 図 3では、 Tx系回路 15の入力段の一部が示してある。 Tx系回路 1 5は、 トランジスタ Q l、 抵抗 R4〜R6、 電圧源 E 1を有している。 抵抗 R4 の一端は、 トランジスタ Q 1のベースに接続され、 他端は、 バイアス電圧を供給 する電圧源 E 1に接続されている。 トランジスタ Q 1のコレクタには、 抵抗 R 6 が接続され、 ェミッタには、 抵抗 R 5が接続されている。
Tx系回路 15の入力インピーダンスは、 断続動作によって変動する。 ここで は、 Tx系回路 15がオンしているときの入力インピ一ダンスを Z o n、 オフし ているときの入力インピーダンスを Z o f f とし Z on>Z o f f の関係があ るとする。 また、 Tx系回路 15の入力インピーダンスは、 周波数特性を有し、 入力される VC011の発振信号の周波数が高いほど入力インピーダンスは小さ くなり、 周波数が低いほど入力インピーダンスは大きくなる。 また、 Tx系回路 15の動作時の入力インピーダンスと非動作時の入力インピーダンスのインピー ダンス差は、 周波数特性が小さい。
アナログスィッチ 14は、 スィッチ SW1, SW2から構成されている。 スィ ツチ SW1、 スィッチ SW2は、 同じ構成を有し、 同じオン抵抗を有している。 アナログスィッチ 14のスィッチ SW1, SW2は、 コンデンサ C2と Tx系回 路 15の間に並列となるよう接続され、 VC〇11の発振信号が入力される。 スィッチ SW1, SW2は、 Txバ一スト信号 P STxに応じてオン 'オフ (開閉) 動作をする。 スィッチ SW1, SW2には、 インバ一タ回路 Z 1によつ て、 互いに反転された Txバースト信号 PS Txが入力されるので、 スィッチ S W1がオンしているときは、 スィッチ SW2はオフし、 スィッチ SW1がオフし ているときは、 スィッチ SW2はオンする。 ここでは、 丁 パ一スト信号? 丁 Xが Η状態のとき、 スィッチ SW1がオフし、 スィッチ SW2がオンするとする。 Τχバースト信号 P STxが L状態のとき、 スィッチ SW1がオンし、 スィッチ SW2がオフするとする。
スィッチ SW1から出力される VCO 11の発振信号は、 抵抗 R 3を介して T X系回路 15に出力される。 スィッチ SW2から出力される VCO 1 1の発振信 号は、 そのまま Tx系回路 15に出力される。 すなわち、 アナログスィッチ 14 は、 Txバースト信号 P STxに応じて、 VCO 1 1から出力される発振信号を、 抵抗 R 3を介して、 又はそのまま Tx系回路 15に出力する。
抵抗 R 3は、 一端をアナログスィッチ 14のスィッチ SW1に接続され、 他端 を Tx系回路 15の入力段に接続されている。 抵抗 R3は、 Tx系回路 15の動 作時の入カインピ一ダンスと非動作時の入カインピ一ダンスとの差分のインピー ダンスの抵抗成分と同じ抵抗値を有している。 従って、 抵抗 R3の抵抗値 Rcは、 次の式 (1) で示される。
Rc = Z on-Z o f f…… (1)
以下、 図 3の回路図の動作について説明する。 まず、 Tx系回路 15が動作し ている場合、 すなわち、 Rxバースト信号 P SRx、 Txバースト信号 P STx が H状態の場合について説明する。
VCOl 1から出力される発振信号は、 分配器 12によって、 Rx系回路 13、 アナログスィッチ 14に分配出力される。 Rx系回路 13は、 VCO 11から出 力された発振信号に基づいて、 受信した無線信号を処理する。
アナログスィッチ 14は、 H状態の Txバースト信号 PSTxが入力されてい るのでスィッチ SW2がオンし、 分配器 12から出力される VCO 11の発振信 号を、 抵抗 R 3を介さずそのまま Tx系回路 15に出力する。
ここで、 コンデンサ C 2から Tx系回路 15を見たインピーダンス Z i n 1を 求める。 なお、 スィッチ SW1, SW2のオン抵抗を R s wとする。 また、 Tx 系回路 15は動作しているので、 上述よりその入力インピ一ダンスは Z o nであ る。 インピ一ダンス Z i n 1は、 次の式 (2) で示される。
Z i n 1 =R s w+Z on (2)
次に、 Tx系回路 15が動作していない場合、 すなわち、 Rxバースト信号 P
S Rxが H状態、 Txバースト信号 P S Txが L状態の場合について説明する。
VC〇11から出力される発振信号は、 分配器 12によって、 Rx系回路 13、 アナログスィッチ 14に出力される。 Rx系回路 13は、 VC011から出力さ れた発振信号に基づいて、 受信した無線信号を処理する。
アナログスィッチ 14は、 L状態の Txバースト信号 P STxが入力されてい るのでスィッチ SW1がオンし、 分配器 12から出力される VCOl 1の発振信 号を、 抵抗 R 3に出力する。 すなわち、 VCOl 1から出力された発振信号は、 抵抗 R3を介して Tx系回路 15に出力される。
ここで、 コンデンサ C 2から Tx系回路 15を見たインピーダンス Z i 112を 求める。 Tx系回路 15は動作していないので、 その入力インピーダンスは Z o f fであり、 VCOl 1の発振信号は、 抵抗 R3を介して Tx系回路 15に入力 される。 よって、 インピ一ダンス Z i n 2は、 次の式 (3) で示される。
Z i n 2=R s w+R c +Z o f f ······ (3)
ここで 式 (3) の Rcに 式 (1) を代入すると、 インピーダンス Z i n2 は次の式 (4) で示される。
Z i n 1 =R s w+Z on (4)
式 (2) , (4) より、 コンデンサ C 2から Tx系回路 15を見たインピーダ ンスは、 Tx系回路 15の断続動作にかかわらず、 常に一定 (Rsw+Zo f f ) となる。 さらに、 分配器 12の抵抗 R 2、 コンデンサ C 2のインピーダンス は、 一定であることから、 VCOl 1から Tx系回路 15を見た入力インピーダ ンスは、 常に一定となる。
このように、 Tx系回路 15の動作時の入力インピーダンスと非動作時の入力 インピーダンスとの差分のインピーダンスの抵抗成分と同じ抵抗値を持つ抵抗 R
3を、 Tx系回路 15の断続動作に応じて、 入力段に付加するようにした。 これ により、 VCO 11の発振信号の周波数を、 例えば、 デュアルモードの 800M
HE zカゝら 1. 5 GHzの広帯域で変化させて、 アナログスィッチ 14を切替えて も、 VCOl 1から Tx系回路 15を見たインピーダンスは一定となり、 VCO 1 1の発振信号を安定して出力させることがきる。
なお、 上記説明では、 Tx系回路 15の動作時の入力インピーダンスと非動作 時のインピーダンスの関係を、 Zon>Z o f f として説明したが、 回路によつ ては、 Z on<Z o f f の関係を有する場合もある。 この場合、 Tx系回路 15 が非動作時において、 VC011の発振信号を、 抵抗 R3を介して Tx系回路 1 5に出力するようにすればよい。
次に、 本発明の第 2の実施の形態について説明する。 図 4は、 第 2の実施の形 態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 2の実施の形 態では、 図 3のアナログスィッチ 14の替わりに、 アナログスィッチ 16を具備 し、 抵抗 R3が除かれている。 第 2の実施の形態では、 アナログスィッチ 16を 構成するスィツチのオン抵抗を利用して、 Tx系回路 15の入力インピ一ダンス が VCOl 1から見て一定となるようにしている。 図 4において、 図 3と同じも のには同じ符号を付し、 その説明は省略する。
アナログスィッチ 16は、 スィッチ SW3, SW4から構成されている。 アナ ログスィッチ 16のスィッチ SW3, SW4は、 コンデンサ C 2と Tx系回路 1 5の間に並列となるよう接続され、 VCO 11の発振信号が入力される。
スィッチ SW3, SW4は、 T Xバースト信号 P S T Xに応じてオン ·オフ (開閉) 動作をする。 スィッチ SW3, SW4には、 インバ一夕回路 Z 1によつ て、 互いに反転された Txバ一スト信号 P STxが入力されるので、 スィッチ S W3がオンしているときは、 スィッチ SW4はオフし、 スィツチ SW 3がオフし ているときは、 スィッチ SW4はオンする。 ここでは、 Txバースト信号 P ST Xが H状態のとき、 スィツチ SW 3がオフし、 スィツチ SW4がオンするとする。 Txバースト信号 P STxが L状態のとき、 スィッチ SW3がオンし、 スィッチ SW4がオフするとする。
スィッチ SW3, SW4は異なるオン抵抗を有し、 スィッチ SW3は、 オン抵 抗 Rswl、 スィッチ SW4は、 オン抵抗 Rsw2を有する。 スィッチ SW3の オン抵抗 Rswlは、 スィッチ SW4のオン抵抗 R s w2より、 Tx系回路 15 の動作時の入力インピーダンスと非動作時の入力インピーダンスとの差分のイン ピーダンスの抵抗成分だけ大きい。 すなわち、 スィッチ SW3のオン抵抗 R s w 1とスィッチ SW4のオン抵抗 R sw2の差分は、 Tx系回路 1 5の動作時の入 力インピーダンスと非動作時の入力インピーダンスとの差分のインピーダンスの 抵抗成分と同じである。 なお、 スィッチ SW3のオン抵抗 Rswlとスィッチ S W4のオン抵抗 R s w2の差分は、 図 3の抵抗 R 3の抵抗値と対応している。 以下、 図 3の回路図の動作について説明する。 H状態の Txバースト信号 PS Txが Tx系回路 15、 アナログスィッチ 16に入力されているとする。 Tx系 回路 1 5は、 H状態の Txバ一スト信号 PSTxより動作している。 また、 アナ ログスィッチ 16は、 スィッチ SW4がオンし、 V C〇 1 1の発振信号は、 スィ ツチ SW4を介して Tx系回路 1 5に出力される。
次に、 L状態の T Xバースト信号 P S T Xが T X系回路 1 5、 アナログスイツ チ 16に入力されたとする。 Tx系回路 15は、 L状態の Txバースト信号 P S Txより動作しない。 アナログスィッチ 16は、 スィッチ SW3がオンし、 VC 01 1の発振信号は、 スィッチ SW3を介して Tx系回路 15に出力される。 すなわち、 Tx系回路 15が非動作時のとき、 V C O 1 1の発振信号は、 VC 〇 1 1から Tx系回路 1 5を見たインピーダンスが、 Tx系回路 1 5の動作時の 入力インピ一ダンスと同じになるスィッチ SW3を介して Tx系回路 15に出力 される。
このように、 アナログスィッチ 16を構成するスィツチのオン抵抗を利用する ことにより、 抵抗を設けることなく、 VCO l 1の発振信号を安定して出力させ ることがきる。
次に、 本発明の第 3の実施の形態について説明する。 図 5は、 第 3の実施の形 態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 3の実施の形 態では、 図 3のアナログスィッチ 14、 抵抗 R 3の替わりに、 コンデンサ C 2と Tx系回路 15の間に、 可変抵抗 VR 1が接続されている。 Tx系回路 1 5の断 続動作に応じて、 可変抵抗 VR 1の抵抗値を可変することにより、 VCO l lか ら Tx系回路 15を見たインピ一ダンスが一定となるようにしている。 図 5にお いて、 図 3と同じものには同じ符号を付し、 その説明は省略する。
図 6は、 可変抵抗の具体的な回路図である。 図に示すように、 可変抵抗 VR 1 は、 抵抗 R7, R8、 及びトランジスタ Mlから構成されている。
抵抗 R 7の一端は、 図 5で示すコンデンサ C 2に接続され、 他端は、 Tx系回 路 15に接続される。
トランジスタ Mlは、 Nチャネルの MOSトランジスタである。 トランジスタ Mlのゲートには、 Txバースト信号 P STxが入力される。 トランジスタ Ml のソースは、 抵抗 R 7のコンデンサ C 2が接続されている側の端子に接続されて いる。 トランジスタ Mlのドレインは、 抵抗 R 8の一端と接続されている。 抵抗 R 8の他端は、 抵抗 R7の Tx系回路 15が接続されている側の端子に接続され ている。 すなわち、 図 5のコンデンサ C 2と Tx系回路 15の間に、 並列接続さ れた抵抗 R 7, R 8が接続され、 抵抗 R 8にトランジスタ Mlが直列接続されて いる。
トランジスタ Mlのゲートに、 L状態の Txバースト信号が入力されると、 ト ランジス夕 Mlのソース一ドレイン間はオフし、 コンデンサ C 2— Tx系回路 1 5間の抵抗値は、 抵抗 R 7の抵抗値となる。
トランジスタ Mlのゲートに、 H状態の Txバースト信号が入力されると、 ト ランジス夕 Mlのソース一ドレイン間はオンし、 コンデンサ C2— Tx系回路 1 5間の抵抗値は、 抵抗 R 7と 抵抗 R 8にトランジス夕 M 1のソース一ドレイン 間の抵抗が加算された、 並列接続における抵抗値となる。
ここで、 抵抗 R7の抵抗値を Rc 1、 抵抗 R 8の抵抗値を Rc 2、 卜ランジス 夕 Mlのソース一ドレイン間の抵抗値を Rmlとすると、 L状態の Txバースト 信号 P STxにおける可変抵抗 VR 1の両端の抵抗値 VR c 1は式 (5) となる。 VRc l=Rc 1…… (5)
H状態の Txバースト信号における可変抵抗 VR 1の両端の抵抗値 VRc 2は 式 (6) となる。
VRc 2=Rc 1 ■ (Rml + Rc 2) / (R c 1 + Rm 1 + R c 2 ) … (6) 抵抗値 VR c 1と抵抗値 VR c 2の差分の抵抗値が、 T X系回路 15の動作時 の入力インピーダンスと非動作時の入力インピーダンスとの差分のインピーダン スの抵抗成分と同じになるよう、 抵抗 R 7, R8の抵抗値 Rc l, Rc 2を選択 されている。 なお、 VR c 1〉VR c 2である。 Tx系回路 15の非動作時には、 L状態の Τχバ一スト信号 PSTxが可変抵 抗 VR 1に入力され、 抵抗値 VRc 1が Tx系回路 15の入力インピーダンスに 加算される。 Tx系回路 15の動作時には、 H状態の Txバースト信号 PSTx が可変抵抗 VR1に入力され、 抵抗値 VRc 2が Tx系回路 15の入力インピー ダンスに加算される。 よって、 コンデンサ C2から見た Tx系回路 15の入カイ ンピ一ダンスは一定となる。
また、 Tx系回路 15によっては、 動作時の入力インピーダンスが、 非動作時 の入力インピーダンスより小さい場合がある。 この場合は、 図 6に示すトランジ スタ Mlを Pチャネルの MOSトランジスタにすればよい。 図 7は、 可変抵抗を 具体的に示した他の回路図である。 図 6と同じものには同じ符号を付し、 その説 明は省略する。 図に示すように、 図 7では、 図 6のトランジスタ Mlが Pチヤネ ルのトランジス夕 M 2となっている。 Txバースト信号 P S T Xが L状態のとき、 トランジスタ M 2のソ一ス一ドレイン間がオンし、 H状態のときソース一ドレイ ン間がオフする。
このように、 VC〇 11から Tx系回路 15を見たインピーダンスが一定とな るように、 可変抵抗 VR 1によって、 Tx系回路 15の入力インピーダンスの差 分を補正するようにした。 これにより、 VCOl 1の発振信号の周波数を広帯域 で変化させて、 Tx系回路 15を断続動作させても、 VC011から Tx系回路 15を見たィンピ一ダンスは一定となり、 VCO 11の発振信号を安定して出力 させることがきる。
次に、 本発明の第 4の実施の形態について説明する。 図 8は、 第 4の実施の形 態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 4の実施の形 態では、 図 3の Tx系回路 15のバイァス電圧を供給する抵抗 R 4の抵抗値を可 変することによって、 VCO 11から Tx系回路 15を見た入力インピーダンス を一定となるようにしている。 図 8において、 図 3と同じものには同じ符号を付 し、 その説明は省略する。
図に示すアナログスィッチ 17は、 スィッチ SW5, SW6から構成されてい る。 スィッチ SW5、 スィッチ SW6は、 同じ構成からなり、 同一のオン抵抗値 を有する。 スィッチ SW5, SW6は、 Txバ一スト信号 P STxに応じてオン 'オフ (開閉) 動作をする。 スィッチ SW5, SW6には、 インバー夕回路 Z 1によつ て、 互いに反転された Txバースト信号 P STxが入力されるので、 スィッチ S W5がオンしているときは、 スィッチ SW6はオフし、 スィッチ SW5がオフし ているときは、 スィッチ SW6はオンする。 ここでは、 Txバースト信号 PST Xが L状態のとき、 スィッチ SW 5がオンし、 H状態のとき、 スィッチ SW6が オンするとする。
抵抗 R 9, R10は、 アナログスィッチ 17の切替えにより、 トランジスタ Q 1のバイアス抵抗となる。 抵抗 R 9の一端は、 アナログスィッチ 17の SW5に 接続され、 他端は、 電圧源 E 2に接続されている。 抵抗 R 10の一端は、 アナ口 グスィッチ 17の SW6に接続され、 他端は、 電圧源 E 2に接続されている。 す なわち、 抵抗 R 9, R10は、 電圧源 E 2一トランジスタ Q 1のベース間に並列 に接続され、 アナログスィッチ 17の切替えにより、 一方のみがバイアス抵抗と なる。
電圧源 E 2は、 トランジスタ Q 1にバイアス電圧を供給するための電源である。 電圧源 E 2は、 Rxバースト信号 PSRxに応じて電圧を出力する。 電圧源 E2 は、 Rx系回路 13が動作しているときのみ すなわち、 Tx系回路 18が断続 動作をするときのみトランジスタ Q 1にバイアス電圧を供給するようになってい る。 これによつて、 消費電力を低減している。
Tx系回路 18の入力段は、 トランジスタ Q 1、 抵抗 R 5, R 6を有している。 抵抗 R 6は、 トランジスタ Q 1のコレクタに接続され、 抵抗 R 5は、 トランジス 夕 Q 1のェミッタに接続されている。 Tx系回路 18は、 図 3で示した Tx系回 路 15と同様に、 Txバースト信号 PSTxに応じて、 断続動作をし、 動作時、 非動作時において、 入力インピーダンスが変わる。 ここでは、 動作時における入 力インピーダンスが、 非動作時における入力インピ一ダンスより大きいとする。 抵抗 R9, R10の抵抗値は、 Tx系回路 18の非動作時における VC〇 11 から Tx系回路 18を見たインピーダンスと、 動作時における VC〇11から T X系回路 18を見たインピーダンスとが同じになるように設定されている。 すな わち、 Tx系回路 18の動作時、 非動作時における入力インピーダンスの差分を 抵抗 R9, R 10で補正する。
以下、 図 8の回路図の動作について説明する。 まず、 Tx系回路 18が動作し ている場合、 すなわち、 バ一スト信号? 尺 、 丁 バ一スト信号?3丁 信号が Η状態の場合について説明する。
VCOl 1が出力する発振信号は、 分配器 12によって、 Rx系回路 13、 コ ンデンサ C 2に分配出力される。 コンデンサ C 2に出力された VCO 11の発振 信号は、 アナログスィッチ 17、 Tx系回路 18に出力される。
アナログスィッチ 17には、 Η状態の Txバース卜信号 P STxが入力されて いるので、 スィッチ SW 6がオンする。 電圧源 E 2のバイアス電圧は、 抵抗 R 9 を介して Tx系回路 18のトランジスタ Q 1のべ一スに供給される。 従って、 V CO 11から Tx系回路 18を見たインピーダンスは、 Tx系回路 18の動作時 の入力インピーダンスと抵抗 R 10の並列接続の値となる。
次に、 Tx系回路 18が動作しない場合、 すなわち、 Rxバースト信号 PSR Xが H状態、 Txパースト信号が L状態の場合について説明する。
VCO 11が出力する発振信号は、 分配器 12によって、 Rx系回路 13、 コ ンデンサ C 2に分配出力される。 コンデンサ C2に出力された VCOl 1の発振 信号は、 アナログスィッチ 17 Tx系回路 18に出力される。
アナログスィッチ 17には、 L状態の Txバ一スト信号 P STxが入力されて いるので、 スィッチ SW 5がオンする。 電圧源 E 2のバイァス電圧は、 抵抗 R 1 0を介して Tx系回路 18のトランジスタ Q 1のベースに供給される。 従って、 VCO 11から Tx系回路 18を見たインピーダンスは、 Tx系回路 18の非動 作時の入力インピ一ダンスと抵抗 R 9の並列接続の値となる。
ここで、 抵抗 R9の抵抗値、 抵抗 R 10の抵抗値は、 VCOl 1から Tx系回 路 18見たインピーダンスが、 Tx系回路 18の動作時、 非動作時にもかかわら ず、 一定となるよう設定されている。 すなわち、 Tx系回路 18の動作時の入力 インピーダンスと抵抗 R 10とによる VCO 1 1から見たインピーダンスと、 T X系回路 18の非動作時の入力インピ一ダンスと抵抗 R 9とによる VCO 11力 ら見たインピーダンスは同じとなり、 Tx系回路 18の断続動作によらずインピ 一ダンスは一定となる。 このように、 Tx系回路 18のトランジスタ Q 1のバイアス抵抗 R 9, R 10 を切替えることによって、 Tx系回路 18の動作時と非動作時の入力インピーダ ンスの差分を補正するようにし、 VCOl 1から Tx系回路 15を見たインピー ダンスが一定となるようにした。 これにより、 VC01 1の発振信号の周波数を 広帯域で変化させて、 Tx系回路 1 8を断続動作させても、 VCOl lから Tx 系回路 18を見たインピーダンスは一定となり、 VCO l 1の発振信号を安定し て出力させることがきる。
また、 トランジスタ Q 1のバイアス抵抗である R 9, R 10で差分のインピー ダンスを補正するので、 VCO l 1の発振信号を減衰させることなく出力させる ことがきる。
次に、 本発明の第 5の実施の形態について説明する。 図 9は、 第 5の実施の形 態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 5の実施の形 態では、 図 8のアナログスィッチ 17の替わりに、 オン抵抗値の異なるスィッチ を有するアナログスィッチ 19を具備し、 抵抗 R9, R 10が除かれている。 す なわち、 第 5の実施の形態では、 アナログスィッチ 19の有するスィッチのオン 抵抗を利用して、 VC〇1 1から Tx系回路 18を見たインピーダンスが一定と なるようにしている。 図 9において、 図 8と同じものには同じ符号を付し、 その 説明は省略する。
アナログスィッチ 19は、 スィッチ SW7, SW8から構成されている。 アナ ログスィッチ 19のスィッチ SW7, SW8は、 異なるオン抵抗を有している。 スィッチ SW7, SW8は、 オン ·オフ動作によって、 一方のオン抵抗がトラン ジス夕 Q 1のバイアス抵抗となるように、 トランジスタ Q 1の入力となるベース と電圧源 E 2との間に並列に接続されている。
スィッチ SW7, SW8は、 Txバース卜信号 P STxに応じてオン ·オフ (開閉) 動作をする。 スィッチ SW7, SW8には、 インパー夕回路 Z 1によつ て、 互いに反転された Txバ一スト信号 PSTxが入力されるので、 スィッチ S W7がオンしているときは、 スィッチ SW8はオフし、 スィッチ SW7がオフし ているときは、 スィッチ SW8はオンする。 ここでは、 丁 バ一スト信号? 丁 Xが L状態のとき、 スィッチ SW7がオンし、 H状態のとき、 スィッチ SW8が オンするとする。
スィッチ SW7, SW8のオン抵抗は、 Tx系回路 18の非動作時における V CO 11から Tx系回路 18を見たインピーダンスと、 動作時における VCOl 1から T X系回路 18を見たィンピーダンスとが同じになるように設定されてい る。 すなわち、 Tx系回路 18の動作時、 非動作時における入力インピーダンス の差分をスィッチ SW7, SW8のオン抵抗で補正する。
以下、 図 9の回路図の動作について説明する。 まず、 Tx系回路 18が動作し ている場合、 すなわち、 Rxバースト信号 P S Rx、 Txバースト信号 P STx 信号が H状態の場合について説明する。
VCOl 1が出力する発振信号は、 分配器 12によって、 Rx系回路 13、 コ ンデンサ C 2に分配出力される。 コンデンサ C 2に出力された VCO 11の発振 信号は、 アナログスィッチ 19、 Tx系回路 18に出力される。
アナログスィッチ 19には、 H状態の Txバースト信号 P STxが入力されて いるので、 スィッチ SW8がオンする。 電圧源 E 2のバイアス電圧は、 スィッチ SW8のオン抵抗を介して、 Tx系回路 18のトランジスタ Q 1のべ一スに供給 される。 従って、 VCO 11から Tx系回路 18を見たインピーダンスは、 スィ ツチ SW8のオン抵抗と Tx系回路 18の動作時の入力インピーダンスとの並 列接続の値となる。
次に、 Tx系回路 18が動作しない場合、 すなわち、 Rxパースト信号 PSR Xが H状態、 Txバ一スト信号が L状態の場合について説明する。
VCOl 1が出力する発振信号は、 分配器 12によって、 Rx系回路 13、 コ ンデンサ C 2に分配出力される。 コンデンサ C2に出力された VCOl 1の発振 信号は、 アナログスィッチ 17、 Tx系回路 18に出力される。
アナログスィッチ 19には、 L状態の Txバースト信号 P STxが入力されて いるので、 スィッチ SW 7がオンする。 電圧源 E 2のバイアス電圧は、 スィッチ SW7のオン抵抗を介して、 Tx系回路 18のトランジスタ Q 1のベースに供給 される。 従って、 VCO 11から Tx系回路 18を見たインピーダンスは、 スィ ツチ SW7のオン抵抗と、 Tx系回路 18の非動作時の入力インピーダンスとの 並列接続の値となる。 ここで、 スィッチ SW 7のオン抵抗、 スィッチ SW 8のオン抵抗は、 VCOl 1から Tx系回路 18を見たインピーダンスが、 Τχ系回路 18の動作時、 非動 作時にもかかわらず、 一定となるよう設定されている。 すなわち、 Tx系回路 1 8の動作時の入カインピ一ダンスとスィッチ S W 7のオン抵抗とによる V C〇 1 1から見たインピーダンスと、 Tx系回路 18の非動作時の入力インピーダンス とスィッチ SW8のオン抵抗とによる VCO 11から見たインピーダンスは同じ となり、 Tx系回路 18の断続動作によらずインピーダンスは一定となる。
このように、 アナログスィッチ 19を構成するスィツチのオン抵抗を利用する ことにより、 抵抗を設けることなく、 VCO 11の発振信号を安定して出力させ ることがきる。
また、 トランジスタ Q 1のバイアス抵抗であるアナログスィッチ 19のオン抵 抗によって、 差分のインピーダンスを補正するので、 VCO 1 1の発振信号を減 衰させることなく出力させることがきる。
次に、 本発明の第 6の実施の形態について説明する。 図 10は、 第 6の実施の 形態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 6の実施の 形態では、 図 8のアナログスィッチ 17の替わりに、 可変抵抗 VR 2が接続され、 抵抗 R9, R 10が除かれている。 第 6の実施の形態では Tx系回路 18の断 続動作に応じて-, 可変抵抗 V R 2の抵抗値を可変することにより., VC011か ら Tx系回路 18を見たインピーダンスが一定となるようにしている。 図 10に おいて、 図 8と同じものには同じ符号を付し、 その説明は省略する。
図 10に示す可変抵抗 VR 2は、 図 6, 7で示した可変抵抗 VR 1と同じ構成 を有する。 すなわち、 図 6, 7で示した並列接続された抵抗 R 7 , R8を卜ラン ジス夕 Q1のバイアス抵抗とする。 そして、 抵抗 R 8に直列接続されたトランジ スタ Ml (又はトランジスタ M2) を、 Txバースト信号 PSTxでオン 'オフ させることにより、 トランジスタ Q 1のバイアス抵抗を可変する。
可変抵抗 VR 2が有する抵抗の抵抗値は、 Tx系回路 18の非動作時における VCO 11から Tx系回路 18を見たインピーダンスと、 動作時における VCO 11から Tx系回路 18を見たインピーダンスとが同じになるように設定されて いる。 すなわち、 Tx系回路 18の動作時、 非動作時における入力インピ一ダン スの差分を可変抵抗 VR2で可変される抵抗値によって補正する。
このように、 VC〇11から Tx系回路 18を見たインピーダンスが一定とな るように、 可変抵抗 VR 2によって、 トランジスタ Q1のバイアス抵抗を可変し、
Tx系回路 18の入力インピーダンスの差分を補正するようにした。 これにより、 VCO 11の発振信号の周波数を広帯域で変化させて、 Tx系回路 18を断続動 作させても、 VCO 11から Tx系回路 18を見たインピーダンスは一定となり、
VCO 11の発振信号を安定して出力させることがきる。
また、 トランジスタ Q 1のバイアス抵抗である可変抵抗 VR 2によって、 差分 のインピーダンスを補正するので、 VC011の発振信号を減衰させることなく 出力させることがきる。
次に、 本発明の第 7の実施の形態について説明する。 図 11は、 第 7の実施の 形態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 7の実施の 形態では、 図 8のトランジスタ Q1のべ一スとアナログスィッチ 17の間に、 バ ィァス抵抗である抵抗 R 11を接続し、 Tx系回路 18の断続動作に応じて抵抗 R 9を付加することによって、 Tx系回路 18の動作時の入力インピーダンス、 非動作時の入力インピーダンスが同じになるようにしている。 図 11において、 図 8と同じものには同じ符号を付し その説明は省略する。
図 11に示す抵抗 R 11は、 トランジスタ Q 1のバイアス抵抗である。 アナ口 グスィッチ 17を切替えて抵抗 R 9を抵抗 R 11に付加することにより、 Tx系 回路 18の動作時、 非動作時における入力インピーダンスの差分を補正する。 な お、 図 11では、 図 8で示した抵抗 R 10が除かれている。
抵抗 R 9の抵抗値は、 Tx系回路 18の非動作時における VCO 11から Tx 系回路 18を見たインピーダンスと、 動作時における VCO 11から Tx系回路 18を見たインピーダンスとが同じになるよう抵抗値が設定されている。 すなわ ち、 Tx系回路 18の動作時、 非動作時における入力インピーダンスの差分を抵 抗 R 9で補正される。
このように、 断続動作する Tx系回路 18のバイアス抵抗である抵抗 R 11に、 Tx系回路 18の入力インピーダンスの差分を打ち消す抵抗 R 9をアナログスィ ツチ 17で切替え接続し、 VCOl 1から Tx系回路 15を見たインピ一ダンス が一定となるようにした。 これにより、 V CO 11の発振信号の周波数を広帯域 で変化させて、 Tx系回路 18を断続動作させても、 VC011から Τχ系回路 18を見たインピーダンスは一定となり、 VCOl 1の発振信号を安定して出力 させることがきる。
次に、 本発明の第 8の実施の形態について説明する。 図 12は、 第 8の実施の 形態の負荷変動補正回路を適用した携帯電話の一部回路図である。 図 12に示す ように、 第 8の実施の形態では、 VCO20は、 差動で発振信号を出力し、 Rx 系回路 22、 Tx系回路 24は、 差動で発振信号を入力する。 そして、 VC〇2 0の各々の出力に、 図 3で示した分配器 12、 コンデンサ Cl, C2、 アナログ スィッチ 14、 インバー夕回路 Z l、 及び抵抗 R 3と同様の回路構成が組まれて いる。 すなわち、 VCO 20が出力する差動の発振信号の各々において、 図 3で 示した回路図と同様の作用が働く。 以下、 図 12と図 3の回路構成の対応関係を 示し、 その詳細な説明は省略する。
V C〇 20は、 図 3の VCO 11に対応している。 VCO20は、 差動発振信 号を出力する。
分配器 21 aは、 抵抗 R 12 a, R 13 aから構成され、 分配器 21 bは、 抵 抗 R 12 b, R 13 bから構成されている。 分配器 21 aの抵抗 R 12 aは-, 図 3で示した分配器 12の抵抗 R 1に、 抵抗 R 13 aは 分配器 12の抵抗 R 2に 対応している。 分配器 21 bの抵抗 R 12 bは、 図 3で示した分配器 12の抵抗 R 1に、 抵抗 R 13 bは、 分配器 12の抵抗 R 2に対応している。
コンデンサ C 3 a, C 3 bは、 図 3で示したコンデンサ C 1に対応し、 コンデ ンサ C 4 a, C 4 bは、 図 3で示したコンデンサ C 2に対応している。
アナログスィッチ 23 aは、 スィツチ SW9 a, SW 10 aから構成されてい る。 スィツチ SW9 aは、 図 3で示したアナログスィッチ 14のスィッチ SW1 に、 スィッチ SW 10 aは、 アナログスィッチ 14のスィッチ SW2に対応して いる。
アナログスィッチ 23 bは、 スィッチ SW9 b, SW10 bから構成されてい る。 スィッチ SW9 bは、 図 3で示したアナログスィッチ 14のスィッチ SW1 に、 スィッチ SW 10 bは、 アナログスィッチ 14のスィッチ SW2に対応して いる。
インバ一夕回路 Z 2 a, Z 2 bは、 図 3のインバー夕回路 Z 1に対応している。 抵抗 R 14 a, R 14bは、 図 3の抵抗 R 3に対応している。
図に示す Tx系回路 24には、 入力段の一部が示してある。 Τχ系回路 24は、 トランジスタ Q 2 a, Q 2 b、 抵抗 R 15 a, R 15 b, R 16 a, R 16 b、 電圧源 E3、 電流源 I 1を有している。
トランジスタ Q2 a, Q2 bは、 差動回路を構成している。 トランジスタ Q2 aのベースは、 抵抗 R 14 a及びアナログスィッチ 23 aと接続されている。 ト ランジス夕 Q 2 aのベースは、 抵抗 R 14 b及びアナログスィッチ 23 bと接続 されている。 また、 トランジスタ Q2 aのベースには、 抵抗 R 15 a, 電圧源 E 3が接続されている。 トランジスタ Q2 bのベースには、 抵抗 R 15 b, 電圧源 E 3が接続されている。 トランジスタ Q 2 aのコレクタには抵抗 R 16 aが接続 されている。 トランジスタ Q 2 bのコレクタには抵抗 R 16 bが接続されている。 卜ランジス夕 Q 2 a, Q2bのェミッタは、 互いに接続され、 電流源 I 1が接続 されている。
Tx系回路 24は、 Txバースト信号 PSTxに応じて、 断続動作をし、 その 動作時 非動作時において入力インピ一ダンスが変動する。
抵抗 R 14 aは、 T X系回路 24が動作するときの V C 020からトランジス タ Q2 aを見たインピーダンスと、 非動作時のインピーダンスとの差分の抵抗値 を有している。
抵抗 R 14 bは、 Tx系回路 24が動作するときの V C O 20からトランジス 夕 Q 2 bを見たインピーダンスと、 非動作時のインピーダンスとの差分の抵抗値 を有している。
図 12の回路図の動作は、 V C 020が出力する差動発振信号の各々において、 図 3で示した回路図と同様の動作をする。 すなわち、 Tx系回路 24の動作、 非 動作に応じて、 アナログスィッチ 23 a, 23 bのスィッチが切替わり、 抵抗 R 14 a, Rl 4bが Tx系回路 24の差動発振信号の入力段に付加される。 そし て、 Tx系回路 24の差動発振信号が入力される各入力段の差分のインピーダン スが補正される。 このように、 VC〇 20が差分発振信号を出力し、 Tx系回路 24がその差動 発振信号を入力する場合、 差動発振信号の各々の入力段に抵抗 R 14 a, R14 bが付加されるよう構成し、 差分の入力インピーダンスを補正するようにした。 これにより、 VC020の差動発振信号を安定して出力させることがきる。
次に、 本発明の第 9の実施の形態について説明する。 図 13は、 第 9の実施の 形態の負荷変動補正回路を適用した携帯電話の一部回路図である。 第 9の実施の 形態では、 VC020の各々の出力に、 図 8に示したアナログスィッチ 17、 抵 抗 R9, R10、 及び電圧源 E 2と同様の回路構成が組まれている。 すなわち、 Tx系回路 26のバイアス電圧を供給する抵抗 R 17 a, R 17 b, R 18 a, R 18 bの抵抗値を可変することによって、 VCO 20から Tx系回路 26を見 たインピーダンスが一定となるようにする。 図 13において、 図 12と同じもの には同じ符号を付し、 その説明は省略する。
図に示すアナログスィッチ 25 aは、 スィッチ SWl l a, SW12 aカ ら構 成されている。 スィッチ SW11 a、 スィッチ SW12 aは、 同じ構成からなり、 同一のオン抵抗を有する。
スィッチ SW11 aは、 インバ一タ回路 Z 2 aを介して入力される T バース ト信号 PSTxに応じて、 電圧源 E 4のバイアス電圧を Tx系回路 26に供給す る。 スィッチ SW12 aは、 Txバースト信号 P STxに応じて、 電圧源 E 4の バイアス電圧を Tx系回路 26に供給する。
アナログスィッチ 25 bは、 スィッチ SWl l b, SW12 bから構成されて いる。 スィッチ SW11 b、 スィッチ SW12 bは、 同じ構成からなり、 同一の オン抵抗値を有する。 スィッチ SWl l bは、 インバー夕回路 Z 2 bを介して入 力される Txバースト信号 P STxに応じて、 電圧源 E 4のバイァス電圧を T X 系回路 26に供給する。 スィッチ SW12 bは、 Txバースト信号 P STxに応 じて、 電圧源 E 4のバイアス電圧を Tx系回路 26に供給する。
抵抗 R 17 aの一端は、 アナログスィッチ 25 aのスィッチ SW11 aに接続 され、 他端は、 電圧源 E 4に接続されている。 抵抗 R 18 aの一端は、 アナログ スィッチ 25 aのスィッチ SW12 aに接続され、 他端は、 電圧源 E4に接続さ れている。 抵抗 R 17 a, R 18 aは、 アナログスィッチ 25 aによって、 一方 のみがトランジスタ Q 2 aのベースに接続されてバイアス抵抗となる。
抵抗 R 17 bの一端は、 アナログスィッチ 25 bのスィッチ SWl 1 bに接続 され、 他端は、 電圧源 E 4に接続されている。 抵抗 R 18 bの一端は、 アナログ スィッチ 25 bのスィッチ SW12 bに接続され、 他端は、 電圧源 E 4に接続さ れている。 抵抗 R17 b, R18 bは、 アナログスィッチ 25 bによって、 一方 のみがトランジスタ Q 2 bのベースに接続されてバイアス抵抗となる。
電圧源 E4は、 トランジスタ Q2 a, Q 2 bにバイアス電圧を供給するための 電源である。 電圧源 E 4は、 Rxバースト信号 PSRxに応じて電圧を出力する。 電圧源 E4は、 Rx系回路 22が動作しているときのみ、 すなわち、 Tx系回路 26が断続動作をするときのみトランジスタ Q 2 a, Q2 bにバイアス電圧を供 給するようになっている。 これによつて、 消費電力を低減している。
Tx系回路 26の入力段は、 差動入力を構成し、 トランジスタ Q2 a, Q2 b、 抵抗 R 16 a, R 16 b、 電流減 I 1を有している。 抵抗 R 16 aは、 ドランジ ス夕 Q2 aのコレクタに接続され、 抵抗 R 16 bは、 トランジスタ Q2 bのコレ クタに接続されている。 電流源 I 1は、 トランジスタ Q2 a, Q2 bのェミッタ に接続されている。 Tx系回路 26は、 Txバ一スト信号 PSTxに応じて、 断 続動作をし、 動作時 非動作時において、 入力インピーダンスが変わる。
抵抗 R 17 a, R 18 aの抵抗値は、 Tx系回路 26の非動作時における VC 〇 20から Tx系回路 26のトランジスタ Q 2 aを見たインピーダンスと、 動作 時における VC020から Tx系回路 26のトランジスタ Q 2 bを見たインピー ダンスとが同じになるように設定されている。 すなわち、 Tx系回路 26の動作 時、 非動作時における入力インピーダンスの差分を抵抗 R 11 a, R 12 aで補 正する。
抵抗 R 17 b, Rl 8 bの抵抗値は、 T x系回路 26の非動作時における VC 020から Tx系回路 26のトランジスタ Q2 bを見たインピーダンスと、 動作 時における VC020から Tx系回路 26のトランジスタ Q 2 bを見たインピ一 ダンスとが同じになるように設定されている。 すなわち、 Tx系回路 26の動作 時、 非動作時における入力インピーダンスの差分を抵抗 R 17 b, R 18 bで補 正する。 図 1 3の回路図の動作は、 V C〇 2 0が出力する差動発振信号の各々において、 図 8で示した回路図と同様の動作をする。 すなわち、 T x系回路 2 6の動作、 非 動作に応じて、 アナログスィッチ 2 5 a , 2 5 bのスィッチが切替わり、 抵抗 R 1 7 a , R 1 8 aの一方及び抵抗 R 1 7 b, R 1 8 b—方が、 T x系回路 2 6の 各々の入力段におけるバイアス抵抗となる。 そして、 T x系回路 2 6の差動発振 信号が入力される各入力段の差分のインピーダンスが補正される。
このように、 V C O 2 0が差分発振信号を出力し、 T x系回路 2 6がその差動 発振信号を入力する場合、 差動発振信号の各々の入力段におけるバイァス抵抗に よって、 差分の入カインピーダンスを補正するようにした。 これにより、 V C O 2 0の差動発振信号を安定して出力させることがきる。
また、 トランジスタ Q 2 a , Q 2 bのバイアス抵抗によって、 差分のインピー ダンスを補正するので、 V C 0 2 0の差動発振信号を減衰させることなく出力さ せることがきる。
以上説明したように本発明では、 負荷回路の動作時の入カインピ一ダンスと非 動作時の入力インピーダンスとの差分を持つインピーダンスを、 負荷回路の断続 動作に応じて、 入力段に付加するようにした。 これにより、 電圧制御発振器の発 振信号の周波数を広帯域に変化させて、 負荷回路を断続動作させても、 電圧制御 発振器から負荷回路を見たインピーダンスは一定となり、 電圧制御発振器の発振 信号を安定して出力させることがきる。
上記については単に本発明の原理を示すものである。 さらに、 多数の変形、 変 更が当業者にとって可能であり、 本発明は上記に示し、 説明した正確な構成およ び応用例に限定されるものではなく、 対応するすべての変形例および均等物は、 添付の請求項およびその均等物による本発明の範囲とみなされる。

Claims

請 求 の 範 囲
1 . 負荷のインピーダンス変動を抑制する負荷変動補正回路において、 電圧制御発振器の発振信号が入力され、 断続動作する負荷回路と、
前記負荷回路の動作時の入力インピーダンスと非動作時の入力インピーダンス との差分を補正するインピーダンスを、 前記断続動作に応じて、 前記負荷回路の 入力段に付加するインピーダンス補正回路と、
を有することを特徴とする負荷変動補正回路。
2 . 前記インピーダンス補正回路は、 前記入力インピーダンスの差分の抵抗成 分と同じ抵抗値を有する抵抗を、 前記断続動作に応じて、 前記電圧制御発振器と 前記負荷回路との間に直列に付加することを特徴とする請求の範囲第 1項記載の 負荷変動補正回路。
3 . 前記インピーダンス補正回路は、 前記電圧制御発振器と前記負荷回路との 間に並列に接続された、 オン抵抗の差分が前記入力インピーダンスの差分の抵抗 成分と同じ 2つのスィッチを、 前記断続動作に応じて互い違いに開閉することを 特徴とする請求の範囲第 1項記載の負荷変動補正回路。
4. 前記インピ一ダンス補正回路は 前記電圧制御発振器と前記負荷回路との 間に接続された、 前記入カインピ一ダンスの差分の抵抗成分と同じ大きさの抵抗 値で可変する可変抵抗を、 前記断続動作に応じて可変することを特徴とする請求 の範囲第 1項記載の負荷変動補正回路。
5 . 前記負荷回路の入力段は、 トランジスタによって構成され、
前記インピーダンス補正回路は、 前記入カインピ一ダンスの差分を補正する抵 抗値を有した前記トランジスタの 2つのバイァス抵抗を、 前記断続動作に応じて 切替えることを特徴とする請求の範囲第 1項記載の負荷変動補正回路。
6 . 前記負荷回路の入力段は、 トランジスタによって構成され、
前記インピーダンス補正回路は、 前記トランジスタのバイアス抵抗として用い られた前記入力インピーダンスの差分の抵抗成分を補正するオン抵抗を有した 2 つのスィッチを、 前記断続動作に応じて互い違いに開閉することを特徴とする請 求の範囲第 1項記載の負荷変動補正回路。
7 . 前記負荷回路の入力段は、 トランジスタによって構成され、
前記インピーダンス補正回路は、 前記トランジスタのバイアス抵抗として用い られた前記入力インピーダンスの差分の抵抗成分と補正する可変抵抗を前記断続 動作に応じて可変することを特徴とする請求の範囲第 1項記載の負荷変動補正回 路。
8 . 前記負荷回路の入力段は、 トランジスタによって構成され、
前記インピーダンス補正回路は、 前記トランジスタのバイアス抵抗に、 前記入 力インピーダンスの差分の抵抗成分と補正する抵抗を前記断続動作に応じて付加 することを特徴とする請求の範囲第 1項記載の負荷変動補正回路。
9 . 前記電圧制御発振器が差動の発振信号を出力し、 前記負荷回路が前記差動 の発振信号を入力する場合、 前記インピーダンス補正回路は、 前記差動の発振信 号の各々に対して具備されることを特徴とする請求の範囲第 1項記載の負荷変動 補正回路。
PCT/JP2003/001829 2003-02-19 2003-02-19 負荷変動補正回路 WO2004075393A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2003/001829 WO2004075393A1 (ja) 2003-02-19 2003-02-19 負荷変動補正回路
AU2003211544A AU2003211544A1 (en) 2003-02-19 2003-02-19 Load variation correcting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/001829 WO2004075393A1 (ja) 2003-02-19 2003-02-19 負荷変動補正回路

Publications (1)

Publication Number Publication Date
WO2004075393A1 true WO2004075393A1 (ja) 2004-09-02

Family

ID=32894237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/001829 WO2004075393A1 (ja) 2003-02-19 2003-02-19 負荷変動補正回路

Country Status (2)

Country Link
AU (1) AU2003211544A1 (ja)
WO (1) WO2004075393A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02112040U (ja) * 1989-02-23 1990-09-07
JPH0934867A (ja) * 1995-07-24 1997-02-07 Mitsubishi Electric Corp マイクロコンピュータ
JP2001094447A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 移動無線端末装置
JP2002094329A (ja) * 2000-09-18 2002-03-29 Sanyo Electric Co Ltd マイクロ波帯ダブルバランス型ミキサ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02112040U (ja) * 1989-02-23 1990-09-07
JPH0934867A (ja) * 1995-07-24 1997-02-07 Mitsubishi Electric Corp マイクロコンピュータ
JP2001094447A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 移動無線端末装置
JP2002094329A (ja) * 2000-09-18 2002-03-29 Sanyo Electric Co Ltd マイクロ波帯ダブルバランス型ミキサ回路

Also Published As

Publication number Publication date
AU2003211544A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
US6909336B1 (en) Discrete-time amplitude control of voltage-controlled oscillator
US7218170B1 (en) Multi-pole current mirror filter
US6940358B1 (en) Method and apparatus for tuning RF integrated LC filters
US20110092175A1 (en) Mobile communication apparatus
WO2005104347A1 (en) Programmable capacitor bank for a voltage controlled oscillator
US7583143B2 (en) Method and system for digitally controlling transmitter gain compensation
JPH09148888A (ja) 電圧制御可変同調回路
JP2001320238A (ja) 数値制御可変発振器
KR100350027B1 (ko) 공통 국부 발진기를 구비한 다중 대역 혼합기
KR100802119B1 (ko) 스위치를 이용한 가변 축퇴 임피던스 제공회로, 및 이를 이용한 전자회로
US6316927B1 (en) Voltage output driver and filter
JP2002261542A (ja) 発振器及びそれを用いた通信機
US6816006B2 (en) Method of adjusting the cutoff frequency of an electronic filtering system, and corresponding system
KR0164381B1 (ko) 디지탈 무선 통신시스템의 자동 주파수 조절회로
WO2004075393A1 (ja) 負荷変動補正回路
KR20010042064A (ko) 장-거리 무선 및 단-거리 무선의 작동을 위한 통신 장치및 방법
JP2006020255A (ja) ダイレクトコンバージョン受信装置及び携帯電話
US7082295B2 (en) On-chip loop filter for use in a phase locked loop and other applications
US7394329B2 (en) Analog varactor
US20020050866A1 (en) Voltage controlled oscillator and communication device using the same
US6611179B2 (en) Voltage-controlled oscillator and communication apparatus incorporating the same
JP2003500969A (ja) 遠隔通信ic用の多周波数低電力発振器
US20060192621A1 (en) Two-system PLL frequency synthesizer
KR200331877Y1 (ko) 위상동기루프회로
WO2008035698A1 (fr) Circuit à atténuation variable

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP