JP2001320238A - 数値制御可変発振器 - Google Patents
数値制御可変発振器Info
- Publication number
- JP2001320238A JP2001320238A JP2001103583A JP2001103583A JP2001320238A JP 2001320238 A JP2001320238 A JP 2001320238A JP 2001103583 A JP2001103583 A JP 2001103583A JP 2001103583 A JP2001103583 A JP 2001103583A JP 2001320238 A JP2001320238 A JP 2001320238A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- oscillator
- resonator
- clock signal
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000010267 cellular communication Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101150052726 DSP2 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000001261 isocyanato group Chemical group *N=C=O 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0072—Frequency hopping and enabling of rapid frequency changes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【課題】 ディジタル制御が可能で、且つ半導体回路上
の統合度を高めることのできる可変発振器を提供する。 【解決手段】 発振器は第１および第２のコンデンサ・
バンク（１４）に結合する水晶（１２）などの共振子を
含む。第１および第２のコンデンサ・バンク（１４）は
選択的に使用可能になる各切り替え装置（１８）を通し
て共振子（１２）に結合する複数のコンデンサ（１６）
をそれぞれ備える。切り替え装置（１８）を選択的に使
用可能にして前記コンデンサ（１６）の所望の集合と前
記共振子（１２）とを結合する。シグマ・デルタ変調器
（２０）からのプログラム可能なデューティ・サイクル
を有するクロック信号で少なくとも１個の切り替え装置
（１８ｓｄ）を制御して、クロック信号の第１の相の間
は少なくとも１個の前記コンデンサ（１６ｓｄ）を使用
可能にし、クロック信号の第２の相の間は前記コンデン
サ（１６ｓｄ）を使用不能にする。
の統合度を高めることのできる可変発振器を提供する。 【解決手段】 発振器は第１および第２のコンデンサ・
バンク（１４）に結合する水晶（１２）などの共振子を
含む。第１および第２のコンデンサ・バンク（１４）は
選択的に使用可能になる各切り替え装置（１８）を通し
て共振子（１２）に結合する複数のコンデンサ（１６）
をそれぞれ備える。切り替え装置（１８）を選択的に使
用可能にして前記コンデンサ（１６）の所望の集合と前
記共振子（１２）とを結合する。シグマ・デルタ変調器
（２０）からのプログラム可能なデューティ・サイクル
を有するクロック信号で少なくとも１個の切り替え装置
（１８ｓｄ）を制御して、クロック信号の第１の相の間
は少なくとも１個の前記コンデンサ（１６ｓｄ）を使用
可能にし、クロック信号の第２の相の間は前記コンデン
サ（１６ｓｄ）を使用不能にする。
Description
【０００１】
【発明の属する技術分野】本発明は一般に集積回路に、
特に可変発振器に関する。
特に可変発振器に関する。
【０００２】
【従来の技術】可変発振器は一般に電圧制御発振器すな
わちＶＣＯと呼ばれており、入力信号に応じて所定の範
囲内の周波数を生成する回路である。一般に、可変発振
器の出力周波数は入力信号の電圧により制御される。電
圧制御発振器の１つの共通設計では、バラクタを共振子
（一般に水晶）に結合し、バラクタの容量に従って変化
する周波数を生成する。可変発振器は種々のアプリケー
ションに用いられる。１つの重要なアプリケーションは
通信である。この場合、可変発振器は所定の周波数範囲
内の特定のチャンネルに同調するのに用いられる。多く
の場合、セルラ電話回路は同調のために２個以上の可変
発振器を用いる。
わちＶＣＯと呼ばれており、入力信号に応じて所定の範
囲内の周波数を生成する回路である。一般に、可変発振
器の出力周波数は入力信号の電圧により制御される。電
圧制御発振器の１つの共通設計では、バラクタを共振子
（一般に水晶）に結合し、バラクタの容量に従って変化
する周波数を生成する。可変発振器は種々のアプリケー
ションに用いられる。１つの重要なアプリケーションは
通信である。この場合、可変発振器は所定の周波数範囲
内の特定のチャンネルに同調するのに用いられる。多く
の場合、セルラ電話回路は同調のために２個以上の可変
発振器を用いる。
【０００３】
【発明が解決しようとする課題】可変発振器はセルラ電
話回路の中の高価な構成要素の１つである。現在、多く
のセルラ電話機能は１個のチップの中に統合されている
が、可変発振器はチップの外に置かなければならない。
このため回路は大きく且つ高価になる。また現在の利用
可能な可変発振器はアナログ電圧信号で制御される。そ
のため、可変発振器のバラクタを制御するにはＤＳＰ
（デジタル信号プロセッサ）からのデジタル情報をアナ
ログ信号に変換しなければならない。したがって、デジ
タル制御が可能で、且つ半導体回路上の統合度を高める
ことのできる可変発振器が必要になった。
話回路の中の高価な構成要素の１つである。現在、多く
のセルラ電話機能は１個のチップの中に統合されている
が、可変発振器はチップの外に置かなければならない。
このため回路は大きく且つ高価になる。また現在の利用
可能な可変発振器はアナログ電圧信号で制御される。そ
のため、可変発振器のバラクタを制御するにはＤＳＰ
（デジタル信号プロセッサ）からのデジタル情報をアナ
ログ信号に変換しなければならない。したがって、デジ
タル制御が可能で、且つ半導体回路上の統合度を高める
ことのできる可変発振器が必要になった。
【０００４】
【課題を解決するための手段】本発明の発振器は、第１
および第２の端子を有する共振子と、前記第１および第
２の端子にそれぞれ結合する第１および第２のコンデン
サ・バンクを備える。第１および第２のコンデンサ・バ
ンクは、選択的に使用可能になる各切り替え装置を通し
て共振子に結合する複数のコンデンサを備える。各切り
替え装置を選択的に使用可能にして前記コンデンサの所
望の集合と前記振動子とを結合する。少なくとも１個の
切り替え装置をプログラム可能なデューティ・サイクル
を有するクロック信号で制御して、クロック信号の第１
の相の間は少なくとも１個の前記コンデンサを使用可能
にし、クロック信号の第２の相の間はそのコンデンサを
使用不能にする。
および第２の端子を有する共振子と、前記第１および第
２の端子にそれぞれ結合する第１および第２のコンデン
サ・バンクを備える。第１および第２のコンデンサ・バ
ンクは、選択的に使用可能になる各切り替え装置を通し
て共振子に結合する複数のコンデンサを備える。各切り
替え装置を選択的に使用可能にして前記コンデンサの所
望の集合と前記振動子とを結合する。少なくとも１個の
切り替え装置をプログラム可能なデューティ・サイクル
を有するクロック信号で制御して、クロック信号の第１
の相の間は少なくとも１個の前記コンデンサを使用可能
にし、クロック信号の第２の相の間はそのコンデンサを
使用不能にする。
【０００５】本発明は従来の技術に比べて種々の利点を
有する。第１に、発振器を電圧制御ではなく数値制御す
る。第２に、切り替え装置の中の１個を制御する信号の
デューティ・サイクルを調整することにより発振器を正
確に同調させることができる。第３に、水晶を除いて発
振器の他の全ての構成要素を半導体回路上に製作するこ
とができるので、セルラ電話などの多くの装置に必要な
部品の数が減少する。
有する。第１に、発振器を電圧制御ではなく数値制御す
る。第２に、切り替え装置の中の１個を制御する信号の
デューティ・サイクルを調整することにより発振器を正
確に同調させることができる。第３に、水晶を除いて発
振器の他の全ての構成要素を半導体回路上に製作するこ
とができるので、セルラ電話などの多くの装置に必要な
部品の数が減少する。
【０００６】
【発明の実施の形態】本発明は、図１-図３を参照すれ
ばよく理解することができる。各図の同じ要素には同じ
番号を用いる。図１は、数値制御可変発振器１０の略図
を示す。水晶１２は第１および第２のコンデンサ・バン
ク１４（個別にコンデンサ・バンク１４ａと１４ｂで示
す）とインバータ１５との間に結合する。各コンデンサ
・バンク１４は、それぞれ１極が接地に結合する複数の
コンデンサ１６を含む。各コンデンサの他の極は、各切
り替え装置１８を介して水晶１２の端子に選択的に結合
する。図に示す実施の形態では、切り替え装置１８はｎ
チャンネルＭＯＳ（金属酸化膜半導体）トランジスタを
用いて実現される。
ばよく理解することができる。各図の同じ要素には同じ
番号を用いる。図１は、数値制御可変発振器１０の略図
を示す。水晶１２は第１および第２のコンデンサ・バン
ク１４（個別にコンデンサ・バンク１４ａと１４ｂで示
す）とインバータ１５との間に結合する。各コンデンサ
・バンク１４は、それぞれ１極が接地に結合する複数の
コンデンサ１６を含む。各コンデンサの他の極は、各切
り替え装置１８を介して水晶１２の端子に選択的に結合
する。図に示す実施の形態では、切り替え装置１８はｎ
チャンネルＭＯＳ（金属酸化膜半導体）トランジスタを
用いて実現される。
【０００７】シグマ・デルタ変調器２０と復号器２５は
バンク内の各コンデンサ１６を使用可能または使用不能
にする。図１ｂに示すように、復号器２５は次の入力、
（１）論理「０」と、（２）論理「１」と、（３）シグ
マ・デルタ変調器（ΣΔ）の出力とを有する、各切り替
え装置１８に関連するマルチプレクサ２３を制御する。
復号器２５が「０」入力を選択すると対応する切り替え
装置１８は使用不能になり、復号器２５が「１」入力を
選択すると対応する切り替え装置１８は使用可能にな
り、復号器２５がΣΔ入力を選択するとシグマ・デルタ
変調器の出力は切り替え装置１８に結合する。
バンク内の各コンデンサ１６を使用可能または使用不能
にする。図１ｂに示すように、復号器２５は次の入力、
（１）論理「０」と、（２）論理「１」と、（３）シグ
マ・デルタ変調器（ΣΔ）の出力とを有する、各切り替
え装置１８に関連するマルチプレクサ２３を制御する。
復号器２５が「０」入力を選択すると対応する切り替え
装置１８は使用不能になり、復号器２５が「１」入力を
選択すると対応する切り替え装置１８は使用可能にな
り、復号器２５がΣΔ入力を選択するとシグマ・デルタ
変調器の出力は切り替え装置１８に結合する。
【０００８】復号器２５はＤＳＰ２２（または他の論理
回路）からの信号に応じて信号を出して、所望の容量
（または所望の容量を超えない所望の容量にできるだけ
近い容量）を与える切り替え装置の集合を使用可能にす
る。現在の容量は所望の容量より小さいが他のコンデン
サを使用可能にすると所望の容量を超えるという場合
は、復号器はシーケンス中の次のコンデンサをシグマ・
デルタ変調器２０に結合する。図１ａにおいて、シグマ
・デルタ変調器に結合する切り替え装置（任意に選択さ
れた）を参照番号１８ｓｄで示し、関連するコンデンサ
を参照番号１６ｓｄで示す。このように「部分的」コン
デンサを水晶１２に結合することができる。すなわち、
変調された関連切り替え装置１８ｓｄに接続するコンデ
ンサ１６ｓｄの有効容量値は０とｃの間の値である。た
だし、ｃは使用可能な全コンデンサ１６の容量値であ
る。
回路）からの信号に応じて信号を出して、所望の容量
（または所望の容量を超えない所望の容量にできるだけ
近い容量）を与える切り替え装置の集合を使用可能にす
る。現在の容量は所望の容量より小さいが他のコンデン
サを使用可能にすると所望の容量を超えるという場合
は、復号器はシーケンス中の次のコンデンサをシグマ・
デルタ変調器２０に結合する。図１ａにおいて、シグマ
・デルタ変調器に結合する切り替え装置（任意に選択さ
れた）を参照番号１８ｓｄで示し、関連するコンデンサ
を参照番号１６ｓｄで示す。このように「部分的」コン
デンサを水晶１２に結合することができる。すなわち、
変調された関連切り替え装置１８ｓｄに接続するコンデ
ンサ１６ｓｄの有効容量値は０とｃの間の値である。た
だし、ｃは使用可能な全コンデンサ１６の容量値であ
る。
【０００９】動作を説明すると、インバータ１５は発振
器回路内の利得要素として動作する。発振周波数はコン
デンサ・バンク１４が与える容量に依存する。各バンク
１４の容量は２つの要因に依存する。すなわち（１）Ｄ
ＳＰ２２により使用可能にされる切り替え装置の数と、
（２）シグマ・デルタ変調器２０のパルス波形の使用可
能部分の長さである。クロック・スライサがシグマ・デ
ルタ変調器２０に信号を与えるとパルス幅変調は発振器
と同期して切り替わり、振幅変調になるのをこれにより
防ぐ。
器回路内の利得要素として動作する。発振周波数はコン
デンサ・バンク１４が与える容量に依存する。各バンク
１４の容量は２つの要因に依存する。すなわち（１）Ｄ
ＳＰ２２により使用可能にされる切り替え装置の数と、
（２）シグマ・デルタ変調器２０のパルス波形の使用可
能部分の長さである。クロック・スライサがシグマ・デ
ルタ変調器２０に信号を与えるとパルス幅変調は発振器
と同期して切り替わり、振幅変調になるのをこれにより
防ぐ。
【００１０】説明の便のために、全てのコンデンサ１６
の容量値は同じであると仮定する。ただし当業者によく
知られているように、異なる値のコンデンサを用いても
よい。ここで、ｋ＊ｃが各コンデンサ・バンク１４の推
定全容量に等しいときに所望の周波数を生成するように
ＤＳＰがｋを指定することにより、発振器１０の周波数
を所望の周波数にほぼ同調させることができる。発振器
周波数の精度は、出力周波数と基準周波数ｆrefとを比
較し、１個のコンデンサ（各バンク１４内の）を追加す
ると所望の容量を超えるようになるまで１個のコンデン
サの容量ずつ容量を増減することにより改善することで
きる。１個のコンデンサを追加または削除する（サーモ
メトリックデコーディング(thermometric decoding)）
ことにより確実に単調動作になる。この時点で、シグマ
・デルタ変調器２０を用いて発振器１０を所望の周波数
に正確に同調させる。
の容量値は同じであると仮定する。ただし当業者によく
知られているように、異なる値のコンデンサを用いても
よい。ここで、ｋ＊ｃが各コンデンサ・バンク１４の推
定全容量に等しいときに所望の周波数を生成するように
ＤＳＰがｋを指定することにより、発振器１０の周波数
を所望の周波数にほぼ同調させることができる。発振器
周波数の精度は、出力周波数と基準周波数ｆrefとを比
較し、１個のコンデンサ（各バンク１４内の）を追加す
ると所望の容量を超えるようになるまで１個のコンデン
サの容量ずつ容量を増減することにより改善することで
きる。１個のコンデンサを追加または削除する（サーモ
メトリックデコーディング(thermometric decoding)）
ことにより確実に単調動作になる。この時点で、シグマ
・デルタ変調器２０を用いて発振器１０を所望の周波数
に正確に同調させる。
【００１１】シグマ・デルタ変調器２０により、他の使
用可能なコンデンサの容量に「部分的」コンデンサ１６
ｓｄを追加することできる。他のコンデンサ１６は静的
に使用可能または使用不能になるが、シグマ・デルタ変
調器２０の出力は切り替え装置１８ｓｄの出力を制御す
るので、部分的コンデンサ１６ｓｄはクロック・サイク
ルの一部で使用可能になり、クロック・サイクルの一部
で使用不能になる。時間で平均すると、各バンク内の部
分的コンデンサ１６ｓｄの容量はｃ＊ｄである。ただ
し、ｄはシグマ・デルタ変調器からのクロック波形出力
のデューティ・サイクルである。例えば５０％のデュー
ティ・サイクルの場合は、部分的コンデンサ１６ｓｄの
容量は０．５ｃである。重要なことは、シグマ・デルタ
変調器２０からのクロック信号のデューティ・サイクル
が可変であることである。したがって、発振器１０の出
力が基準周波数ｆrefと正確に一致するように各バンク
の容量を変えることができる。
用可能なコンデンサの容量に「部分的」コンデンサ１６
ｓｄを追加することできる。他のコンデンサ１６は静的
に使用可能または使用不能になるが、シグマ・デルタ変
調器２０の出力は切り替え装置１８ｓｄの出力を制御す
るので、部分的コンデンサ１６ｓｄはクロック・サイク
ルの一部で使用可能になり、クロック・サイクルの一部
で使用不能になる。時間で平均すると、各バンク内の部
分的コンデンサ１６ｓｄの容量はｃ＊ｄである。ただ
し、ｄはシグマ・デルタ変調器からのクロック波形出力
のデューティ・サイクルである。例えば５０％のデュー
ティ・サイクルの場合は、部分的コンデンサ１６ｓｄの
容量は０．５ｃである。重要なことは、シグマ・デルタ
変調器２０からのクロック信号のデューティ・サイクル
が可変であることである。したがって、発振器１０の出
力が基準周波数ｆrefと正確に一致するように各バンク
の容量を変えることができる。
【００１２】好ましい実施の形態では、各バンクに関連
する容量の増減が単調になるようにするため、コンデン
サ１６は、所望の容量が増加するに従って所定のシーケ
ンスで使用可能になり、所望の容量が減少するに従って
逆のシーケンスで使用不能になる。容量を増加させる場
合は、完全に使用不能の状態から完全に使用可能な状態
に移行させる前にコンデンサを変調された状態にする。
同様に容量を減少させる場合は、完全に使用可能な状態
から完全に使用不能の状態に移行させる前にコンデンサ
を変調された状態にする。これにより、各コンデンサ１
６の容量値が変化しても、バンク１４の容量が減少する
ことが望ましいときに容量値が偶然増加したり、または
バンクの容量が増加することが望ましいときに容量値が
偶然減少したりすることがなくなる。
する容量の増減が単調になるようにするため、コンデン
サ１６は、所望の容量が増加するに従って所定のシーケ
ンスで使用可能になり、所望の容量が減少するに従って
逆のシーケンスで使用不能になる。容量を増加させる場
合は、完全に使用不能の状態から完全に使用可能な状態
に移行させる前にコンデンサを変調された状態にする。
同様に容量を減少させる場合は、完全に使用可能な状態
から完全に使用不能の状態に移行させる前にコンデンサ
を変調された状態にする。これにより、各コンデンサ１
６の容量値が変化しても、バンク１４の容量が減少する
ことが望ましいときに容量値が偶然増加したり、または
バンクの容量が増加することが望ましいときに容量値が
偶然減少したりすることがなくなる。
【００１３】切り替え装置１８を使用可能にし、変調
し、使用不能にする状態図を図１ｃに示す。状態２６
で、発振器１０は所望の周波数を生成している。発振器
からの周波数が所望の周波数から逸れたことをＤＳＰが
検出した場合は、ＤＳＰはバンク１４内の容量を増加ま
たは減少させる。容量を増加させる必要がある場合は状
態は状態２７に遷移し、ΣΔ変調のデューティ・サイク
ルを増加させ、対応するコンデンサ１６ｓｄに関連する
容量を増加させる。デューティ・サイクルは２つの事象
のどちらかが起こるまで増加させる。第１に、所望の周
波数に達した場合は制御は状態２６に戻り、デューティ
・サイクルをその最後の値に保つ。第２に、デューティ
・サイクルが１００％に達した場合は前に変調されたコ
ンデンサ１６は完全に使用可能になり（すなわち、復号
器２５は対応する切り替え装置１８に論理「１」を送
り）、状態２８内でシーケンス内の次のコンデンサをΣ
Δ変調にセットする。次に制御は状態２７に戻り、所望
の周波数に達するまで、またはデューティ・サイクルが
再び１００％に達するまで、デューティ・サイクルを増
加させる。
し、使用不能にする状態図を図１ｃに示す。状態２６
で、発振器１０は所望の周波数を生成している。発振器
からの周波数が所望の周波数から逸れたことをＤＳＰが
検出した場合は、ＤＳＰはバンク１４内の容量を増加ま
たは減少させる。容量を増加させる必要がある場合は状
態は状態２７に遷移し、ΣΔ変調のデューティ・サイク
ルを増加させ、対応するコンデンサ１６ｓｄに関連する
容量を増加させる。デューティ・サイクルは２つの事象
のどちらかが起こるまで増加させる。第１に、所望の周
波数に達した場合は制御は状態２６に戻り、デューティ
・サイクルをその最後の値に保つ。第２に、デューティ
・サイクルが１００％に達した場合は前に変調されたコ
ンデンサ１６は完全に使用可能になり（すなわち、復号
器２５は対応する切り替え装置１８に論理「１」を送
り）、状態２８内でシーケンス内の次のコンデンサをΣ
Δ変調にセットする。次に制御は状態２７に戻り、所望
の周波数に達するまで、またはデューティ・サイクルが
再び１００％に達するまで、デューティ・サイクルを増
加させる。
【００１４】同様に、容量を状態２６の所望の周波数か
ら減少させる必要がある場合は状態は状態に２９に遷移
し、ΣΔ変調のデューティ・サイクルを減少させ、対応
するコンデンサ１６ｓｄに関連する容量を減少させる。
デューティ・サイクルは２つの事象のどちらかが起こる
まで減少させる。第１に、所望の周波数に達した場合は
制御は状態２６に戻り、デューティ・サイクルをその最
後の値に保つ。第２に、デューティ・サイクルが０％に
達した場合は前に変調されたコンデンサ１６は完全に使
用不能になり（すなわち、復号器２５は対応する切り替
え装置１８に論理「０」を送り）、状態３０内でシーケ
ンス内の次のコンデンサをΣΔ変調にセットする。次に
制御は状態２９に戻り、所望の周波数に達するまで、ま
たはデューティ・サイクルが再び０％に達するまで、デ
ューティ・サイクルを減少させる。
ら減少させる必要がある場合は状態は状態に２９に遷移
し、ΣΔ変調のデューティ・サイクルを減少させ、対応
するコンデンサ１６ｓｄに関連する容量を減少させる。
デューティ・サイクルは２つの事象のどちらかが起こる
まで減少させる。第１に、所望の周波数に達した場合は
制御は状態２６に戻り、デューティ・サイクルをその最
後の値に保つ。第２に、デューティ・サイクルが０％に
達した場合は前に変調されたコンデンサ１６は完全に使
用不能になり（すなわち、復号器２５は対応する切り替
え装置１８に論理「０」を送り）、状態３０内でシーケ
ンス内の次のコンデンサをΣΔ変調にセットする。次に
制御は状態２９に戻り、所望の周波数に達するまで、ま
たはデューティ・サイクルが再び０％に達するまで、デ
ューティ・サイクルを減少させる。
【００１５】図２は、シグマ・デルタ変調器２０の出力
を生成する好ましい実施の形態を示す。変調器３１は所
定の周期を有するクロック信号を生成する。クロック信
号のデューティ・サイクルは復号器２５からの信号に応
じて増加または減少させることができる。変調器３１の
出力はラッチ３２の入力であって、ラッチ３２はクロッ
ク・スライサ２４の出力によりクロックされる。クロッ
ク・スライサ２４は比較器であって、発振器１０の正弦
波出力を受けて信号の最大振幅で同期信号を生成する。
これによりシグマ・デルタ変調器２０の出力は発振器１
０の出力と同期して変化し、振幅変調になるのをこれに
より防ぐ。部分的コンデンサをオンかオフに切り替える
決定は出力の同じエッジ（立ち上がりか立ち下がりであ
って、両方ではない）で行われる。
を生成する好ましい実施の形態を示す。変調器３１は所
定の周期を有するクロック信号を生成する。クロック信
号のデューティ・サイクルは復号器２５からの信号に応
じて増加または減少させることができる。変調器３１の
出力はラッチ３２の入力であって、ラッチ３２はクロッ
ク・スライサ２４の出力によりクロックされる。クロッ
ク・スライサ２４は比較器であって、発振器１０の正弦
波出力を受けて信号の最大振幅で同期信号を生成する。
これによりシグマ・デルタ変調器２０の出力は発振器１
０の出力と同期して変化し、振幅変調になるのをこれに
より防ぐ。部分的コンデンサをオンかオフに切り替える
決定は出力の同じエッジ（立ち上がりか立ち下がりであ
って、両方ではない）で行われる。
【００１６】図３は、セルラ通信トランシーバ回路３６
に用いられる数値制御発振器１０のブロック図を示す。
信号はアンテナ３８で受信および送信される。受信回路
４０はアンテナからの信号をフロント・エンド／ミクサ
回路４２に受ける。フロント・エンド／ミクサ回路４２
は信号を調整し（低雑音増幅および濾波を用いて）、信
号とＲＦ（無線周波数）数値制御発振器（ＮＣＯ）１０
ａの出力とを混合し、ＮＣＯ１０ａからの周波数を受信
信号の周波数に加えまたは引いて中間周波数（ＩＦ）信
号を生成する。ＩＦ信号はＩＦ ＮＣＯ１０ｂの出力に
基づいて復調回路４４を用いて復調する。復調されたデ
ータはＤＳＰ２２に送られる。図１に示す設計をＲＦ
ＮＣＯ１０ａとＩＦ ＮＣＯ１０ｂの両方に用いてよ
い。ＲＦＮＣＯの場合に切り替え装置の直列抵抗が高す
ぎる場合は、標準のＶＣＯを用いてよい。
に用いられる数値制御発振器１０のブロック図を示す。
信号はアンテナ３８で受信および送信される。受信回路
４０はアンテナからの信号をフロント・エンド／ミクサ
回路４２に受ける。フロント・エンド／ミクサ回路４２
は信号を調整し（低雑音増幅および濾波を用いて）、信
号とＲＦ（無線周波数）数値制御発振器（ＮＣＯ）１０
ａの出力とを混合し、ＮＣＯ１０ａからの周波数を受信
信号の周波数に加えまたは引いて中間周波数（ＩＦ）信
号を生成する。ＩＦ信号はＩＦ ＮＣＯ１０ｂの出力に
基づいて復調回路４４を用いて復調する。復調されたデ
ータはＤＳＰ２２に送られる。図１に示す設計をＲＦ
ＮＣＯ１０ａとＩＦ ＮＣＯ１０ｂの両方に用いてよ
い。ＲＦＮＣＯの場合に切り替え装置の直列抵抗が高す
ぎる場合は、標準のＶＣＯを用いてよい。
【００１７】同様に、ＤＳＰ２２からのデータは送信回
路４６を介してアンテナ３８から出力される。ＤＳＰ２
２からのデータはＩＦ ＮＣＯ１０ｂからの周波数に関
連して変調器４８により変調される。濾波および同調回
路５０は変調されたデータを受け、データを調整してＲ
Ｆ ＮＣＯ１０ａにより決定される周波数で放送する。
濾波および同調回路５０の出力は電力増幅器５２により
増幅される。ＮＣＯ１０ａおよび１０ｂからの周波数
は、図１で説明したようにＤＳＰ２２により制御され
る。数値制御発振器を含むトランシーバ回路３６は、水
晶を除いて単一の集積回路上に実現することできる。一
般的な通信アプリケーションでは、各コンデンサ・バン
ク１４は２５６個のコンデンサを含む。必要に応じて数
はこれより多くても少なくてもよい。
路４６を介してアンテナ３８から出力される。ＤＳＰ２
２からのデータはＩＦ ＮＣＯ１０ｂからの周波数に関
連して変調器４８により変調される。濾波および同調回
路５０は変調されたデータを受け、データを調整してＲ
Ｆ ＮＣＯ１０ａにより決定される周波数で放送する。
濾波および同調回路５０の出力は電力増幅器５２により
増幅される。ＮＣＯ１０ａおよび１０ｂからの周波数
は、図１で説明したようにＤＳＰ２２により制御され
る。数値制御発振器を含むトランシーバ回路３６は、水
晶を除いて単一の集積回路上に実現することできる。一
般的な通信アプリケーションでは、各コンデンサ・バン
ク１４は２５６個のコンデンサを含む。必要に応じて数
はこれより多くても少なくてもよい。
【００１８】本発明は従来の技術に比べて種々の利点を
有する。第１に、発振器を電圧制御ではなく数値制御す
る。第２に、切り替え装置の中の１個を制御する信号の
デューティ・サイクルを調整することにより発振器を正
確に同調させることができる。第３に、水晶を除いて発
振器の他の全ての構成要素を半導体回路上に製作するこ
とができるので、セルラ電話などの多くの装置に必要な
部品の数が減少する。このため通信装置のコストが減少
する。例示の実施の形態を用いて本発明を詳細に説明し
たが、当業者にはこれらの実施の形態の種々の変更や別
の実施の形態が明らかである。本発明は、特許請求の範
囲内に含まれる全ての変更や別の実施の形態を含むもの
である。
有する。第１に、発振器を電圧制御ではなく数値制御す
る。第２に、切り替え装置の中の１個を制御する信号の
デューティ・サイクルを調整することにより発振器を正
確に同調させることができる。第３に、水晶を除いて発
振器の他の全ての構成要素を半導体回路上に製作するこ
とができるので、セルラ電話などの多くの装置に必要な
部品の数が減少する。このため通信装置のコストが減少
する。例示の実施の形態を用いて本発明を詳細に説明し
たが、当業者にはこれらの実施の形態の種々の変更や別
の実施の形態が明らかである。本発明は、特許請求の範
囲内に含まれる全ての変更や別の実施の形態を含むもの
である。
【００１９】以上の説明に関して更に以下の項を開示す
る。 （１）発振器であって、第１および第２の端子を有する
共振子と、前記第１および第２の端子にそれぞれ結合
し、選択的に使用可能になる各切り替え装置を通して前
記共振子に結合する複数のコンデンサを備える、第１お
よび第２のコンデンサ・バンクと、回路であって、前記
各切り替え装置を選択的に使用可能にして前記コンデン
サの所望の集合と前記振動子とを結合し、プログラム可
能なデューティ・サイクルを有するクロック信号を生成
して、クロック信号の第１の相の間は少なくとも１個の
前記切り替え装置を使用可能にし、クロック信号の第２
の相の間は前記少なくとも１個の切り替え装置を使用不
能にする回路を含む、回路と、を備える発振器。
る。 （１）発振器であって、第１および第２の端子を有する
共振子と、前記第１および第２の端子にそれぞれ結合
し、選択的に使用可能になる各切り替え装置を通して前
記共振子に結合する複数のコンデンサを備える、第１お
よび第２のコンデンサ・バンクと、回路であって、前記
各切り替え装置を選択的に使用可能にして前記コンデン
サの所望の集合と前記振動子とを結合し、プログラム可
能なデューティ・サイクルを有するクロック信号を生成
して、クロック信号の第１の相の間は少なくとも１個の
前記切り替え装置を使用可能にし、クロック信号の第２
の相の間は前記少なくとも１個の切り替え装置を使用不
能にする回路を含む、回路と、を備える発振器。
【００２０】（２） 前記共振子は水晶である、第１項
に記載の発振器。 （３） 前記共振子に結合し、前記共振子による信号に
応じて同期信号を生成するクロック・スライサを更に備
える、第１項に記載の発振器。 （４） 前記同期信号のアクティブ・エッジで前記クロ
ック信号を前記第１の相と第２の相に切り替える、第３
項に記載の発振器 （５） 前記コンデンサ・バンクに結合し、各バンク内
の１個以上の前記切り替え装置を選択的に使用可能にす
る復号器を更に備える、第１項に記載の発振器。
に記載の発振器。 （３） 前記共振子に結合し、前記共振子による信号に
応じて同期信号を生成するクロック・スライサを更に備
える、第１項に記載の発振器。 （４） 前記同期信号のアクティブ・エッジで前記クロ
ック信号を前記第１の相と第２の相に切り替える、第３
項に記載の発振器 （５） 前記コンデンサ・バンクに結合し、各バンク内
の１個以上の前記切り替え装置を選択的に使用可能にす
る復号器を更に備える、第１項に記載の発振器。
【００２１】（６） 前記復号器は１度に１個の切り替
え装置を使用可能または使用不能にすることにより前記
コンデンサ・バンクに関連する容量を変える、第５項に
記載の発振器。 （７） 前記復号器は所定のシーケンスで１度に１個の
切り替え装置を使用可能または使用不能にすることによ
り前記コンデンサ・バンクに関連する容量を変える、第
６項に記載の発振器。 （８） 前記切り替え装置はＭＯＳトランジスタを備え
る、第１項に記載の発振器。
え装置を使用可能または使用不能にすることにより前記
コンデンサ・バンクに関連する容量を変える、第５項に
記載の発振器。 （７） 前記復号器は所定のシーケンスで１度に１個の
切り替え装置を使用可能または使用不能にすることによ
り前記コンデンサ・バンクに関連する容量を変える、第
６項に記載の発振器。 （８） 前記切り替え装置はＭＯＳトランジスタを備え
る、第１項に記載の発振器。
【００２２】（９） 所望の周波数の信号を生成する方
法であって、第１および第２の端子を有する共振子を設
け、前記第１および第２の端子にそれぞれ結合し、選択
的に使用可能になる各切り替え装置を通して前記共振子
に結合する複数のコンデンサをそれぞれ備える、第１お
よび第２のコンデンサ・バンクを設け、前記各切り替え
装置を選択的に使用可能にして前記コンデンサの所望の
集合と前記振動子とを結合し、プログラム可能なデュー
ティ・サイクルを有するクロック信号を生成して、クロ
ック信号の第１の相の間は少なくとも１個の切り替え装
置を使用可能にし、クロック信号の第２の相の間は前記
少なくとも１個の切り替え装置を使用不能にする、ステ
ップを含む、所望の周波数の信号を生成する方法。
法であって、第１および第２の端子を有する共振子を設
け、前記第１および第２の端子にそれぞれ結合し、選択
的に使用可能になる各切り替え装置を通して前記共振子
に結合する複数のコンデンサをそれぞれ備える、第１お
よび第２のコンデンサ・バンクを設け、前記各切り替え
装置を選択的に使用可能にして前記コンデンサの所望の
集合と前記振動子とを結合し、プログラム可能なデュー
ティ・サイクルを有するクロック信号を生成して、クロ
ック信号の第１の相の間は少なくとも１個の切り替え装
置を使用可能にし、クロック信号の第２の相の間は前記
少なくとも１個の切り替え装置を使用不能にする、ステ
ップを含む、所望の周波数の信号を生成する方法。
【００２３】（１０） 共振子を設ける前記ステップは
水晶を設けるステップを含む、第９項に記載の所望の周
波数の信号を生成する方法。 （１１） 前記共振子による信号に応じて同期信号を生
成するステップを更に含む、第９項に記載の所望の周波
数の信号を生成する方法。 （１２） 前記同期信号のアクティブ・エッジで前記ク
ロック信号を前記第１の相と第２の相に切り替えるステ
ップを更に含む、第１１項に記載の所望の周波数の信号
を生成する方法。 （１３） 復号器の出力に応じて各バンク内の１個以上
の前記切り替え装置を選択的に使用可能にするステップ
を更に含む、第９項に記載の所望の周波数の信号を生成
する方法。 （１４） 前記選択的に使用可能にするステップは各コ
ンデンサ・バンク内で１度に１個の切り替え装置を使用
可能または使用不能にするステップを含む、第１３項に
記載の所望の周波数の信号を生成する方法。 （１５） 使用可能または使用不能にする前記ステップ
は所定のシーケンスで１度に１個の切り替え装置を使用
可能または使用不能にするステップを含む、第１４項に
記載の所望の周波数の信号を生成する方法。
水晶を設けるステップを含む、第９項に記載の所望の周
波数の信号を生成する方法。 （１１） 前記共振子による信号に応じて同期信号を生
成するステップを更に含む、第９項に記載の所望の周波
数の信号を生成する方法。 （１２） 前記同期信号のアクティブ・エッジで前記ク
ロック信号を前記第１の相と第２の相に切り替えるステ
ップを更に含む、第１１項に記載の所望の周波数の信号
を生成する方法。 （１３） 復号器の出力に応じて各バンク内の１個以上
の前記切り替え装置を選択的に使用可能にするステップ
を更に含む、第９項に記載の所望の周波数の信号を生成
する方法。 （１４） 前記選択的に使用可能にするステップは各コ
ンデンサ・バンク内で１度に１個の切り替え装置を使用
可能または使用不能にするステップを含む、第１３項に
記載の所望の周波数の信号を生成する方法。 （１５） 使用可能または使用不能にする前記ステップ
は所定のシーケンスで１度に１個の切り替え装置を使用
可能または使用不能にするステップを含む、第１４項に
記載の所望の周波数の信号を生成する方法。
【００２４】（１６） 発振器は第１および第２のコン
デンサ・バンク（１４）に結合する水晶（１２）などの
共振子を含む。第１および第２のコンデンサ・バンク
（１４）は選択的に使用可能になる各切り替え装置（１
８）を通して共振子（１２）に結合する複数のコンデン
サ（１６）をそれぞれ備える。切り替え装置（１８）を
選択的に使用可能にして、前記コンデンサ（１６）の所
望の集合と前記共振子（１２）とを結合する。シグマ・
デルタ変調器（２０）からのプログラム可能なデューテ
ィ・サイクルを有するクロック信号で少なくとも１個の
切り替え装置（１８ｓｄ）を制御して、クロック信号の
第１の相の間は少なくとも１個の前記コンデンサ（１６
ｓｄ）を使用可能にし、クロック信号の第２の相の間は
前記コンデンサ（１６ｓｄ）を使用不能にする。
デンサ・バンク（１４）に結合する水晶（１２）などの
共振子を含む。第１および第２のコンデンサ・バンク
（１４）は選択的に使用可能になる各切り替え装置（１
８）を通して共振子（１２）に結合する複数のコンデン
サ（１６）をそれぞれ備える。切り替え装置（１８）を
選択的に使用可能にして、前記コンデンサ（１６）の所
望の集合と前記共振子（１２）とを結合する。シグマ・
デルタ変調器（２０）からのプログラム可能なデューテ
ィ・サイクルを有するクロック信号で少なくとも１個の
切り替え装置（１８ｓｄ）を制御して、クロック信号の
第１の相の間は少なくとも１個の前記コンデンサ（１６
ｓｄ）を使用可能にし、クロック信号の第２の相の間は
前記コンデンサ（１６ｓｄ）を使用不能にする。
本発明とその利点を完全に理解するため、添付の図面に
関連して詳細な説明を参照していただきたい。
関連して詳細な説明を参照していただきたい。
【図１ａ】本発明に係る数値制御発振器回路を示す略
図。
図。
【図１ｂ】本発明に係る数値制御発振器回路を示す略
図。
図。
【図１ｃ】図１ａの数値制御発振器回路の動作を示す状
態図。
態図。
【図２】図１に用いられるシグマ・デルタ変調回路のブ
ロック図。
ロック図。
【図３】図１の数値制御発振器回路を用いるセルラ通信
回路のブロック図。
回路のブロック図。
１２ 共振子（水晶） １４ コンデンサ・バンク １６ コンデンサ １８ 切り替え装置 ２０ シグマ・デルタ変調器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パスカル ギュイゴン フランス国 カリアル フェイアンス、マ リカルダンク (72)発明者 ピエール カルブ フランス国 トルレット シュル ルー プ、 ルート デ コスト 109
Claims (2)
- 【請求項１】 発振器であって、 第１および第２の端子を有する共振子と、 前記第１および第２の端子にそれぞれ結合し、選択的に
使用可能になる各切り替え装置を通して前記共振子に結
合する複数のコンデンサを備える、第１および第２のコ
ンデンサ・バンクと、 回路であって、前記各切り替え装置を選択的に使用可能
にして前記コンデンサの所望の集合と前記振動子とを結
合し、プログラム可能なデューティ・サイクルを有する
クロック信号を生成して、クロック信号の第１の相の間
は少なくとも１個の前記切り替え装置を使用可能にし、
クロック信号の第２の相の間は前記少なくとも１個の切
り替え装置を使用不能にする回路を含む、回路と、を備
える発振器。 - 【請求項２】 所望の周波数の信号を生成する方法であ
って、 第１および第２の端子を有する共振子を設け、 前記第１および第２の端子にそれぞれ結合し、選択的に
使用可能になる各切り替え装置を通して前記共振子に結
合する複数のコンデンサをそれぞれ備える、第１および
第２のコンデンサ・バンクを設け、 前記各切り替え装置を選択的に使用可能にして前記コン
デンサの所望の集合と前記振動子とを結合し、 プログラム可能なデューティ・サイクルを有するクロッ
ク信号を生成して、クロック信号の第１の相の間は少な
くとも１個の切り替え装置を使用可能にし、クロック信
号の第２の相の間は前記少なくとも１個の切り替え装置
を使用不能にする、ステップを含む、所望の周波数の信
号を生成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00400908A EP1143606B1 (en) | 2000-03-31 | 2000-03-31 | Numerically controlled variable oscillator |
| EP00400908.0 | 2000-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320238A true JP2001320238A (ja) | 2001-11-16 |
Family
ID=8173629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103583A Abandoned JP2001320238A (ja) | 2000-03-31 | 2001-04-02 | 数値制御可変発振器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6400231B1 (ja) |
| EP (1) | EP1143606B1 (ja) |
| JP (1) | JP2001320238A (ja) |
| AT (1) | ATE254817T1 (ja) |
| DE (1) | DE60006643T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100551477B1 (ko) * | 2004-02-20 | 2006-02-14 | 삼성전자주식회사 | 커패시터 뱅크 회로 및 그것을 구비한 전압제어 오실레이터 |
| KR100929795B1 (ko) * | 2004-03-29 | 2009-12-07 | 콸콤 인코포레이티드 | 전압 제어 발진기용 프로그램 가능 커패시터 뱅크 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512419B1 (en) * | 2001-03-19 | 2003-01-28 | Cisco Sytems Wireless Networking (Australia) Pty Limited | Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip |
| DE10162912B4 (de) | 2001-12-20 | 2006-09-28 | Infineon Technologies Ag | Quarzoszillatorschaltung |
| US20030132809A1 (en) * | 2002-01-17 | 2003-07-17 | Chinnugounder Senthilkumar | Oscillator with tunable capacitor |
| US6677804B2 (en) * | 2002-02-11 | 2004-01-13 | Micron Technology, Inc. | Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation |
| US20040090254A1 (en) * | 2002-11-13 | 2004-05-13 | Owens Ronnie Edward | Systems and methods for altering timing edges of an input signal |
| DE10345497B4 (de) | 2003-09-30 | 2006-12-21 | Infineon Technologies Ag | Oszillatorschaltung, insbesondere für den Mobilfunk |
| US7170332B2 (en) * | 2004-04-15 | 2007-01-30 | Analog Devices, Inc. | Reference signal generators |
| US20070004362A1 (en) * | 2005-06-30 | 2007-01-04 | Lawrence Der | Methods and apparatus to generate small frequency changes |
| US7852098B2 (en) | 2005-08-01 | 2010-12-14 | Marvell World Trade Ltd. | On-die heating circuit and control loop for rapid heating of the die |
| JP4316591B2 (ja) * | 2005-08-01 | 2009-08-19 | マーベル ワールド トレード リミテッド | 低ノイズ且つ微細な周波数調節 |
| US7872542B2 (en) | 2005-08-01 | 2011-01-18 | Marvell World Trade Ltd. | Variable capacitance with delay lock loop |
| US7375597B2 (en) | 2005-08-01 | 2008-05-20 | Marvell World Trade Ltd. | Low-noise fine-frequency tuning |
| US7245519B2 (en) * | 2005-08-22 | 2007-07-17 | Freescale Semiconductor, Inc. | Digitally programmable capacitor array |
| US7904036B2 (en) * | 2005-12-02 | 2011-03-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Modulation method and apparatus |
| DE102005060944B4 (de) * | 2005-12-20 | 2012-02-16 | Infineon Technologies Ag | Abstimmschaltung zu einer Frequenzabstimmung, Verwendung der Abstimmschaltung und Verfahren zur Frequenzabstimmung |
| FR2906420B1 (fr) * | 2006-09-27 | 2008-11-21 | Thales Sa | Filtre agile de puissance compact, notamment pour module d'amplification de systeme de radiocommunication. |
| WO2008156480A1 (en) * | 2007-06-18 | 2008-12-24 | Nanoamp Solutions, Inc. (Cayman) | Digital tuning of crystal oscillators |
| US7532079B2 (en) * | 2007-06-18 | 2009-05-12 | Nanoamp Solutions, Inc. (Cayman) | Digital tuning of crystal oscillators |
| US7795985B2 (en) * | 2008-11-17 | 2010-09-14 | Infineon Technologies Ag | Clock control for data synchronization in varactor arrays |
| GB2467931A (en) | 2009-02-19 | 2010-08-25 | Cambridge Silicon Radio Ltd | Tuning circuit with mutually coupled inductors |
| GB0911568D0 (en) * | 2009-07-03 | 2009-08-12 | Eosemi Ltd | Improvements in the fine tuning of electronic oscillators |
| US8138844B1 (en) * | 2010-09-10 | 2012-03-20 | Fujitsu Semiconductor Limited | System and method for crystal oscillator frequency tuning |
| CN104052451B (zh) * | 2013-03-15 | 2017-11-03 | 台湾积体电路制造股份有限公司 | MiM电容器 |
| US9502886B2 (en) * | 2013-03-15 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company Limited | MiM capacitor |
| GB201305772D0 (en) * | 2013-03-28 | 2013-05-15 | Eosemi Ltd | A controllable passive circuit element |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3920008A1 (de) * | 1989-06-20 | 1991-01-10 | Philips Patentverwaltung | Phasenregelkreis |
| US5446420A (en) * | 1993-08-25 | 1995-08-29 | Motorola, Inc. | Method and apparatus for reducing jitter and improving testability of an oscillator |
| US5952890A (en) * | 1997-02-05 | 1999-09-14 | Fox Enterprises, Inc. | Crystal oscillator programmable with frequency-defining parameters |
-
2000
- 2000-03-31 EP EP00400908A patent/EP1143606B1/en not_active Expired - Lifetime
- 2000-03-31 AT AT00400908T patent/ATE254817T1/de not_active IP Right Cessation
- 2000-03-31 DE DE60006643T patent/DE60006643T2/de not_active Expired - Lifetime
- 2000-08-18 US US09/642,481 patent/US6400231B1/en not_active Expired - Lifetime
-
2001
- 2001-04-02 JP JP2001103583A patent/JP2001320238A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100551477B1 (ko) * | 2004-02-20 | 2006-02-14 | 삼성전자주식회사 | 커패시터 뱅크 회로 및 그것을 구비한 전압제어 오실레이터 |
| KR100929795B1 (ko) * | 2004-03-29 | 2009-12-07 | 콸콤 인코포레이티드 | 전압 제어 발진기용 프로그램 가능 커패시터 뱅크 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1143606B1 (en) | 2003-11-19 |
| EP1143606A1 (en) | 2001-10-10 |
| DE60006643D1 (de) | 2003-12-24 |
| DE60006643T2 (de) | 2004-10-07 |
| ATE254817T1 (de) | 2003-12-15 |
| US6400231B1 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001320238A (ja) | 数値制御可変発振器 | |
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| KR100408118B1 (ko) | 전압제어발진회로 | |
| US6680657B2 (en) | Cross-coupled voltage controlled oscillator with improved phase noise performance | |
| US20040183610A1 (en) | System and method for tuning an oscillator | |
| WO2004049575A1 (ja) | Ｐｌｌ回路 | |
| JPH1065749A (ja) | 受信回路 | |
| JP2005529536A (ja) | 広帯域同調範囲および低位相ノイズをもつｌｃ発振器 | |
| JP2002050963A (ja) | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 | |
| JPS61157028A (ja) | 周波数シンセサイザ | |
| US6288615B1 (en) | Switch-type oscillating circuit for providing isolation between first and second oscillating circuits | |
| KR100722023B1 (ko) | 발진기 회로, 전압 제어 발진기, 위상 동기 루프, 집적 회로 및 텔레커뮤니케이션 장치 | |
| EP1290799A1 (en) | Phase lock circuit | |
| US20020050866A1 (en) | Voltage controlled oscillator and communication device using the same | |
| US6636576B1 (en) | Method for reducing the settling time in PLL circuits | |
| AU747533B2 (en) | Frequency synthesisers | |
| US6377630B1 (en) | Transmission circuit | |
| JP2002359543A (ja) | フィルタ回路及びそれを用いた移動体通信装置 | |
| KR100277129B1 (ko) | 코드분할다중처리 이동통신단말기의 듀얼모드베이스밴드아날로그 장치 | |
| EP1069682B1 (en) | Switchable buffer circuit | |
| KR20020084776A (ko) | 다중밴드용 전압제어 발진기 | |
| KR100309227B1 (ko) | 듀얼 밴드 무선단말기의 위상동기루프회로 | |
| JP2000165277A (ja) | 局部発振回路 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| KR100340428B1 (ko) | 디지탈 위성 방송용 튜너 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081209 |