JPH0512728B2 - - Google Patents

Info

Publication number
JPH0512728B2
JPH0512728B2 JP2228140A JP22814090A JPH0512728B2 JP H0512728 B2 JPH0512728 B2 JP H0512728B2 JP 2228140 A JP2228140 A JP 2228140A JP 22814090 A JP22814090 A JP 22814090A JP H0512728 B2 JPH0512728 B2 JP H0512728B2
Authority
JP
Japan
Prior art keywords
clock
signal
supply
logic circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2228140A
Other languages
English (en)
Other versions
JPH03116210A (ja
Inventor
Hideo Maejima
Akihiro Katsura
Toshimasa Kihara
Yasushi Akao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2228140A priority Critical patent/JPH03116210A/ja
Publication of JPH03116210A publication Critical patent/JPH03116210A/ja
Publication of JPH0512728B2 publication Critical patent/JPH0512728B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【発明の詳細な説明】 本発明はデータ処理装置に係り、特にLSI
(Large Scale Integrated circuit)のように消
費電力が小さい処理装置に適したクロツク信号の
制御方法に関する。
近年における半導体技術の進歩には著しいもの
がある。特にMOS(Metal Oxide
Semiconductor)の進歩は顕著である。そして
MOS技術の進歩により素子の極小化、微細化が
進んでいる。これに伴い多くの回路が数ミリ角の
シリコン上に集積されるようになつてきた。
しかしながらこのように高集積化、あるいは高
速化されてくると、単位面積当りの消費電力が増
大するから、素子の熱放散は重要な問題になりつ
つある。
そこで信号の変化時しか電力を消費しない所謂
C−MOS(Complementary MOS)デバイスが
脚光を浴びてきている。C−MOSデバイスはこ
のように消費電力が小さいために停電時にはバツ
テリから電力を供給することが可能である。また
消費電力が小さいので常時バツテリから電力を供
給する場合もある。
本願発明はこのようなCMOSデバイスの消費
電力をさらに低減するための、クロツク信号の制
御方法に関する。
デバイスが小さくなると、消費電力の絶対値そ
のものは小さいにしても単位面積当りの消費電力
あるいは単位容積当りの消費電力は大きくなる傾
向にある。したがつて低消費電力化は重要な問題
である。
身近な例では電卓がある。これは電源はONに
したまま放置されたとき、あらかじめ定められた
時間経過後自動的に電源をOFFするものである。
一定の放置時間経過後自動的に電源断となるため
に電源の無駄な電力消費を防ぐことができる。し
かし、この場合は電卓の無操作放置時間によつて
電源断をおこなうこと、すなわち電源側の省電力
に限定される。デバイスの低消費電力をさらにす
すめるためには、デバイスの状態に応じて、電源
断そして復帰を行なわしめた方がよい。それらの
要求が次第に高まりつつある。
本願発明に最も近い公知例には日本国特許出願
公開公報特開昭54−104272号「相補形MOS論理
回路」1973.8月16日付公開)がある。この公知例
は論理回路、特に相補形MOSゲートで構成され
た論理回路をさらに低消費電力で動作させる回路
に関する。
具体的には該MOSゲートで構成された論理回
路が論理動作しない期間に該論理回路から発生す
るクロツク禁止信号を用いて外部からのクロツク
信号の通過供給を制御し、該論理回路が動作しな
い期間外部クロツク信号を禁止するものである。
これはあくまでも対象論理回路が動作しない期
間外部クロツク信号を禁止するものである。
該論理回路が動作しなくなつたことにより発生
する信号すなわち非動作信号によつてクロツク信
号が制御される場合の開示である。本発明のよう
に積極的に消費電力を減少させること、すなわち
命令語によつてクロツク信号の停止等をおこなう
ことについては何等の記載もない。
また、U.S.Patent No.3919695(NOV.11,
1975)「Asynchronous Clocking Apparatus」
があるが、これは複数の機能ユニツト毎に独立し
たクロツク回路を有し、クロツクサイクルを変え
るものである。
本発明の主たる目的は対象とする論理回路への
クロツク信号の供給を任意の時点で禁止(または
特定のレベルに固定)し、消費電力の低減化をは
かることにある。
本発明の他の目的はクロツク信号の供給が禁止
される回路領域を任意に変更することができるよ
うにすることにある。
本発明は上記の目的を達成するためにクロツク
禁止命令を設け、該命令を読み出したときは該論
理回路のクロツク信号の供給を禁止するようにし
たことに特徴がある。
上述したようにC−MOSデバイスは信号変化
がなければ電力消費はないという特徴がある。し
たがつてクロツク供給禁止要求信号によつて該C
−MOSデバイス〜のクロツク信号の供給を停止
すれば、それだけC−MOSデバイス自身におけ
る消費電力の低減がはかられることになる。
また、クロツクパルス信号によつて同期して動
作する論理回路では、クロツクパルス信号のくり
返し周波数が高くなる程平均消費電力が増加す
る。
高速処理を必要としないような場合は、クロツ
クパルスのくり返し周波数を低くしても消費電力
の低減がはかれる。
以下、順次説明する。外部からのクロツク信号
供給禁止信号によつて、プロセツサなどのクロツ
ク信号の供給を停止する回路は例えば第1図Aの
ようなものが考えられる。
第1図Aのクロツク制御回路は、クロツク供給
停止を要求する信号ICを2相クロツク1a,1
bに同期化するフリツプ・フロツプ11〜13、
クロツクの供給を禁止するANDゲート14,1
5から成る。16はデータ処理部である。本回路
の動作を第1図B〜Iのタイム・チヤートを参照
しつつ説明する。今、クロツク供給停止要求信号
1cが非同期に“H”から“L”へ落ちたとす
ると、先ずフリツプ・フロツプ11によりクロツ
ク1bで同期化され、信号1dを得る。ところ
が、信号1dには同期化の際のチヤタリングが発
生している可能性がある為、次にフリツプ・フロ
ツプ12によりクロツク1aで同期化して信号1
eを得る。更に、フリツプ・フロツプ13によ
りクロツク1bで同期化した信号1fも得ておく
。信号1f,1eはそれぞれ、ANDゲート1
4,15によりクロツク1a,1bを禁止し、デ
ータ処理部16に供給されるべきクロツク1g及
び1hは“L”に固定される。ここで、データ処
理部16内の信号変化がなくなり、C−MOSデ
バイスで構成されるデータ処理部16で電力は消
費されなくなる。最も単純な場合は第1図Aの回
路でクロツク信号の禁止制御は可能である。
ところが、以上述べたクロツク供給停止要求信
号はLSI外部から与えられたり、一定の周期で与
えられたりする為にクロツクの停止・解除が固定
的となる。したがつて、動作するマイクロプロセ
ツサ自身が積極的かつ任意の時点に低消費電力モ
ードを実施することはできない。
第2図はさらに本発明を改良したクロツク信号
供給制御回路を備えたデータ処理装置のブロツク
構成を示したものである。データ処理装置はクロ
ツク発生回路20、クロツク供給回路21、プロ
セツサ22から成り、プロセツサ22はレジス
タ・フアイル23、演算回路24、アドレス・レ
ジスタ25、命令レジスタ26、デコーダ27よ
り構成される。クロツク発生回路20により得ら
れるクロツク信号(3a〜3c)は本発明になる
クロツク供給回路21に入力し、該回路21の出
力クロツク信号(3x〜3z)はプロセツサ22
より出力される信号3dにより停止する。また、
上記回路21に入力する割込み信号等3l〜3o
によつて停止状態を解除する。更に細かい動作を
第2、第3図を用いて説明する。
(1) クロツク供給停止の場合 プロセツサ22におけるレジスタ・フアイル2
3の中のプログラムカウンタ(PC)の内容nが
アドレス・レジスタ25(MAR)を介して信号
2aにより主メモリ28に出力される。これによ
り、低電力命令(第3図クロツク供給禁止命令)
が信号2bを介して命令レジスタ26(IR)に
セツトされる。この内容はデコーダ27により解
読され、クロツク供給停止信号3dとしてクロツ
ク供給回路21に入力される。以後、クロツク信
号3x〜3zは停止し、プロセツサ22は停止状
態となる。ただしこの時、クロツク発生回路20
はクロツク信号3a〜3cの出力自身は発生して
いる。
(2) クロツク供給停止解除の場合 クロツク供給回路21に割込み信号3l〜3o
が入力されており、これらのうち少なくとも1つ
がアクテイブになると直ちにクロツク信号3x〜
3zは動き出す。すなわち、上記回路21は割込
み待ちの状態でクロツク信号を停止している。割
込み信号により、クロツク信号3x〜3zが動き
始め、プロセツサ22が動作し始めると、クロツ
ク供給回路21内にある割込みのマスク機能によ
り、入力した割込みを受付けるか否かが判断され
る。その結果の信号2cがデコーダ27に入力す
る。割込みが受付けられれば割込み処理プログラ
ムの先頭の命令へ、受付けられなければクロツク
供給禁止命令(n番地)の次のn+1番地に格納
された命令を読出し、実行する。
すなわち第3図で28aは主メモリ上のメモリ
マツプの説明である。例えばn番目の命令が前述
の低電力命令(クロツク供給禁止命令)を読出
し、クロツク信号の供給を禁止している状態であ
るとき割込み信号が発生すると第3図に示したよ
うに割込処理IRPにより処理される。クロツク信
号供給禁止状態にあるときはIRPyで割込状態を
常に監視して、割込が発生すると(Y)、MASK
されているか否かを判断し(IRPz)、MASKされ
ていなければクロツク信号の供給を開始して、該
当する割込処理プログラムを実行する。一方、割
込信号の発生に対してマスクされていると(n+
1)番目の命令から順次読出し実行される。(勿
論この場合クロツク信号の供給が開始される) クロツク供給回路21は上記の如く、動作して
いるクロツク信号の停止、解除が成され、プロセ
ツサ22の消費電力の制御を行う。次に、このク
ロツク供給回路21の詳細構成と動作について示
す。
第4図は本発明になるクロツク供給回路21の
具体的構成を示したものである。本回路は、デー
タ処理装置のクロツク供給禁止命令を検知し、同
期化するフリツプ・フロツプ300,301、ク
ロツクの停止を制御するフリツプ・フロツプ30
2,303からなるクロツク制御回路327、ク
ロツク群3a,3b,3cの供給を禁止するクロ
ツク・ゲート304〜306、4レベルの割込み
を同期化し、記憶するフリツプ・フロツプ群31
0〜317、少なくとも1つの割込みのあつた事
を検知するORゲート318、クロツク停止の解
除タイミングを得るフリツプ・フロツプ群319
〜312、割込みの同期化及び記憶タイミングを
決めるクロツク・ゲート322,323、割込み
のマスク・ゲート324より構成される。本回路
の動作をクロツクの停止時と解除時の2つの場合
に分けて説明する。
(1) クロツク信号を停止させる場合の動作 説明の都合上、データ処理装置はマイクロプロ
グラム制御とする。クロツク供給禁止命令の実行
を司るマイクロプログラムの中で、クロツク停止
要求の為のマイクロ命令が読み出されると、信号
3dが“H”(High level)となる。これをクロ
ツク3bによつてフリツプ・フロツプ300に記
憶し、これにより得た信号3eを更にクロツク3
aによつてフリツプ・フロツプ301にタイミン
グを合せる。クロツク3aに同期した信号3fは
クロツク3bによりフリツプ・フロツプ302を
セツトし、クロツク停止を指示する。クロツク停
止信号3gはフリツプ・フロツプ303によりク
ロツク3aで同期をとつた後、一対の信号3h,
3i(3)によりクロツク・ゲート304〜3
06を制御し、クロツク3aに対応するクロツク
3xはゲート305により“H”状態に、クロツ
ク3b及び3cに対応するクロツク3y及び3z
は“L”(Low level)状態で停止する。3xを
“H”にする理由は、クロツク3xがデータ処理
装置の1マイクロ動作におけるダイナミツク論理
のプリチヤージに用いられる為、クロツク停止時
にプリチヤージ状態にしておく事により停止解除
時の動作を円滑にする役割を果す。これによつて
クロツク停止期間に電力を消費する事はない。以
上のようにして停止制御され得るクロツク3x,
3y,3zはデータ処理装置に供給されているか
ら該装置内の信号変化がなくなり、CMOS回路
では電力消費がなくなる。すなわちこの例で分る
ようにクロツク信号供給停止とは必ずしも“L”
とは限らない。要するに電力が消費されない状態
に保持出来ればよい。第5図A〜Hはクロツク信
号停止に至るまでのタイムシーケンスを示したも
のである。
第5図ではクロツク発生回路からの信号3a
〜3cが与えられていて対応するクロツク信号3
x〜3yがデータ処理装置に供給されている時間
領域を示している。同図の領域では信号3dが
フリツプ・フロツプ300に入力されて信号3e
が発生した場合を、同図の領域ではクロツク信
号3aによつてフリツプ・フロツプ301の出力
信号を“H”から“L”に変化せしめるとともに
クロツク信号3bに同期してフリツプ・フロツプ
302の出力信号3gを“L”から“H”に変化
せしめた場合を、同図の領域では信号3gによ
りフリツプ・フロツプ303をクロツク信号3a
に同期して状態変化せしめ一対の信号3h,3i
(3)を得た場合を示している。そしてクロツ
ク信号3y,3xは“H”から“L”レベルに、
3xは“H”レベルに信号レベルが保持され、ク
ロツク信号のレベル変化はなくなる。
なおの状態であつてもクロツク発生回路から
の信号3a,3b,3cは出力信号を出し続けて
いることが分るであろう。
(2) クロツク停止を解除する動作の説明 クロツク停止制御は前述した如く、命令によつ
てプログラマブルとなる。一方、停止解除はデー
タ処理装置への割込みによつて行う。ここでいう
割込みとは、入出力装置からのサービス要求、エ
ラー、リセツト等を指す。第4図に示した4レベ
ルの割込みは信号3l,3m,3n,3oにより
第1のフリツプ・フロツプ群310〜313にク
ロツク・ゲート322により供給される同期クロ
ツク3tで受け取られる。次に、チヤタリング防
止の為、第2のフリツプ・フロツプ群314〜3
17にクロツク・ゲート323により供給される
別の同期クロツク3sで受け直す。例えば、それ
らの同期化割込み信号の1つであるフリツプ・フ
ロツプ317出力3p4はNORゲート318に入
力し、フリツプ・フロツプ319にクロツク3a
で記憶される。4レベルの割込み(3py〜3p4
のいずれが入つてもNORゲート318により割
込み有として検出し、これをフリツプ・フロツプ
319に反映する。フリツプ・フロツプ319の
出力3qはフリツプ・フロツプ320,321で
更に同期化され、信号3rを得ており、前記した
クロツク停止制御用のフリツプ・フロツプ302
をリセツトする。そして、フリツプ・フロツプ3
03はクロツク3aに同期してクロツク停止解除
を信号3h,3i(3)、クロツク・ゲート30
4〜306により行う。クロツク停止解除のタイ
ム・チヤートを第6図A〜Lに示したが、円滑に
クロツク動作開始が達成される。
Fig.6(E)に示す1は割込要求信号3oによつて
フリツプ・フロツプ317がクロツク信号3bに
同期して信号3p4が出力され、さらにクロツク信
号3aに同期してフリツプ・フロツプ319の出
力信号3qが2で状変し(“H”から“L”レベ
ル)、Fig.6(G)3に示すようにフリツプ・フロ
ツプ321の出力信号3rはクロツク信号3aに
同期してその信号レベルは“H”から“L”レベ
ルに変化する。信号3rによりフリツプ・フロツ
プ302の出力信号3gは“H”から“L”に変
化する(Fig.6(H)4)。したがつてフリツプ・
フロツプ303の出力信号3hは“L”から
“H”に変化(Fig.6(I)5)し、同時に図示し
ていないが3i(=3)は“H”から“L”に
信号レベルが変化し、の領域では再びクロツク
信号3x,3y,3zの供給が開始される(領域
についても同様)。
次に、クロツク停止解除後の動作について説明
する。クロツク制御回路に割込み信号3l,3
m,3n,3oの少なくともいずれか1つが入力
し、クロツクの停止状態を解除した後、データ処
理装置はマスク・ゲート324による結果の信号
2cをみて割込み処理に入るか否かを判定し、処
理を続行するが、この様子を第7図に示したマイ
クロ命令フロー・チヤートにより説明する。本フ
ロー・チヤートは1つのブロツクが1マイクロ命
令を示している。第5図、第6図に示したタイ
ム・チヤートとの関係で以下説明する。クロツク
停止の為の命令実行はブロツク7aのプログラム
カウンタPCデクリメントから開始する。これは
命令フエツチ段階でパイプライン制御がなされ、
PCが1つ多くインクリメントされていた為で、
本発明とは直接関連がないので詳細の説明は省略
する。次に、ブロツク7bのクロツク停止の為の
マイクロ命令を発し、クロツク停止状態に入つて
行く。ブロツク7cのNO−OP(No Operation)
はクロツクが完全に停止するまでの余裕であり、
ブロツク7dのNO−OPはクロツク停止時に割
込み待ちを行うためのマイクロ命令である。
以上のブロツク7dのNO−OP状態で割込み
が受け付けられると、一定の同期化サイクルを経
てブロツク7eの命令フエツチ先頭のマイクロ命
令へと制御を移す。ここではPCをアドレスレジ
スタMAR25へ送出し、PCインクリメントを行
う。ブロツク7fでは主メモリの読み出しを行
い、ブロツク7gで読み出した命令を命令レジス
タIR26へ取り込む。このようにして、ブロツ
ク7hのマイクロ命令実行後、割込みチエツクを
行い、前記したマスク・ゲート324の出力に割
込み信号2cが存在する時には割込み処理のマイ
クロプログラム(ブロツク7i,7j)へと分岐
し、割込み信号が存在しない時にはブロツク7g
で取り込んだ命令に応じた実行用マイクロプログ
ラムの1つへ分岐する。以上示した如く、クロツ
ク停止解除後はマスク・ゲート324の状態によ
り割込み処理あるいは次の命令へとマクロなプロ
グラムは制御されることになる。
以上のように、図示した実施例によれば特殊命
令によりユーザー・プログラマブルなクロツク停
止が行え、これによつて低消費電力モードへと移
れる。更に、割込みのマスク状態に応じて割込み
処理あるいは次の命令へと柔軟な制御が可能とな
る。
以上説明したように本考案によると、クロツク
信号の供給を制御することにより、低消費電力化
を柔軟に制御することができるのでより一層の消
費電力の低減をはかることができる。
また本発明の実施例は上述のものに限られるも
のではない。その変形例について以下に述べる。
第8図はデータ処理装置を複数のブロツクに分
割し、クロツク信号供給禁止命令を読出した時に
クロツクの供給を禁止するブロツクと禁止しない
ブロツクに分けて実施する例を示したものであ
る。これは第2図のシステムに、例としてクロツ
ク供給が禁止されないタイマ80、シリアル入出
力装置(I/O)81を付加したデータ処理装置
を構成するものである。クロツクの停止・解除は
次のように行われる。
プロセツサ22でクロツク信号供給禁止命令が
検知された時、信号3dによりクロツク供給回路
21の出力3x−3yは停止する。これにより、
プロセツサ22の動作は停止するが、タイマ80
及びシリアルI/O81はクロツク3a〜3bに
よつて動作する為に停止しない。この状態で、タ
イマ80からのタイマ割込み3n或はシリアル
I/O81からのオーバーフローなどの割込み3
oまたは外部からの割込み3l,3mのいずれか
が入力されるとクロツク供給回路21は動作を開
始して、プロセツサ22が割込み処理を行う。
第9図は複数のクロツク信号供給禁止命令をも
つプロセツサ22によりブロツク毎のクロツク供
給回路210〜212によりクロツク供給の停
止・解除を行うシステムの例を示したものであ
る。プロセツサ22が7種類のクロツク信号供給
停止命令I1〜7をもつているとする。命令I1
では信号30d、I2では信号31d、I3では
信号30,31d、I4では信号32dといつた
具合に信号30d〜32dのあらゆる組合せがプ
ロセツサ22の実行する命令I1〜7に対応して
得られる。これらの命令によりプロセツサ22自
身も含め、他の第1ブロツク90、第2ブロツク
91の3ブロツクがあらゆる組合せでクロツク9
0x〜92xの供給停止が行われる。それぞれの
クロツク供給回路210〜212の解除は信号3
0l〜32lそれぞれで独立に行われる。以上の
如くシステムを構成する事によりプロセツサ22
は動作の必要のなくなつたブロツクから命令によ
りクロツク供給の禁止を行つていくことができ
る。これも低消費電力の点で効果がある。
第10図は、クロツク信号供給禁止の為の参照
レジスタ100及びマスクゲート101を設けた
ものである。ここでは第9図のものとクロツク信
号供給禁止のための手続きのみが異なるので、そ
の部分だけを示す。
(1) クロツク信号供給禁止ブロツクの設定 プロセツサ22内のレジスタ・フアイル23の
1つの内容が参照レジスタ設定命令により信号1
00bを介して、デコーダ27から得られる設定
信号100aにより参照レジスタ100に設定さ
れる。その出力信号100c〜102cはマスク
ゲート101により通常はマスクされクロツク信
号供給禁止信号30d〜32dは出力されない。
(2) クロツク信号供給禁止信号の出力 プロセツサ22でクロツク信号供給禁止命令が
実行されると信号3dが出力される。これが参照
レジスタ100の内容にしたがつてマスクゲート
101を介して信号30d〜32dとして各クロ
ツク供給回路210〜212に出力され、対応す
るクロツク信号の供給を禁止する。
参照レジスタ100の内容はこの設定命令(ク
ロツク供給設定命令)により書き替える事ができ
るため、クロツク信号供給禁止ブロツクをプログ
ラマブルに変更できる。
第11図は第4図に示したクロツク供給回路の
クロツク・ゲート304〜306の代りに、分周
回路110〜112、セレクタ113〜115に
よつて構成したものである。分周回路110〜1
12により現周期の信号3a〜3cよりそれぞれ
長周期の信号11a〜11cが得られている。こ
のような構成により、通常は信号3h,3iはそ
れぞれ“H”,“L”となつており、クロツク信号
3a〜3cがセレクタ113〜114により選択
されクロツク信号3x〜3yとして出力してい
る。ここで、クロツク信号供給禁止命令が実行さ
れると信号3h,3iはそれぞれ反転し、“L”,
“H”となる。従つて、この場合には長周期のク
ロツク信号11a〜11cがセレクタ113〜1
15により選択され、クロツク信号3x〜3zと
して出力する。
信号3h,3iを入れかえれば、クロツク信号
供給禁止命令により通常より短周期のクロツクの
供給が行える。
第12図は通常のクロツク周期に加えて、長周
期または短周期のクロツク周期を可変に切り換え
るようにしたクロツク発生部を示したものであ
る。長周期への切り換え命令により信号3d、短
周期への切り換え命令により信号3d′がプロセツ
サ22内のデコーダ27から発生する。
(1) 通常のクロツク周期 特に、クロツク周期を切り換える命令が読出さ
れない限り、クロツク制御回路327の出力3h
及び3h′はそれぞれ“L”となつている。従つ
て、ゲート129出力12aは“H”となり、分
周回路120〜122の出力がセレクタ126〜
128により選択され3x〜3zに出力される。
これが通常のクロツク周期である。
(2) 長周期 クロツク周期を長くする切り換え命令が読出さ
れると信号3dがアクテイブとなり、結果として
3hは“H”となる。これにより低速用分周回路
123〜125出力がセレクタ126〜128に
より選択され、通常よりも長周期のクロツクが3
x〜3zに出力される。
(3) 短周期 クロツク周期を短くする切り換え命令が読出さ
れると信号3d′がアクテイブとなり、結果として
3h′は“H”となる。これによりクロツク3a〜
3cが直接セレクタ126〜128により選択さ
れ、最も周期の短い(高速な)クロツクが3x〜
3zに出力される。
クロツク周波数切替え命令を読出したときクロ
ツク周期を変えることにより消費電力を制御する
ことができる。
【図面の簡単な説明】
第1図AはC−MOSから成るデータ処理部へ
のクロツク信号の停止回路の一例を示す。第1図
B〜Iは、第1図Aにおける各部の動作を説明す
るためのタイムチヤートである。第2図は本発明
をさらに改良したクロツク信号供給制御回路を備
えたデータ処理装置の概略を示すブロツク図であ
る。第3図はクロツク供給禁止命令の読出し実行
を説明するためのフローチヤートを示す。第4図
はクロツク供給制御回路の具体的な実施例を示し
ている。第5,6図はクロツク信号の供給禁止お
よび復帰の動作を説明するタイムチヤートであ
る。第7図はクロツク停止解除後の動作における
マイクロ命令の実行フローチヤートを示す。第
8,9図はクロツクの供給禁止ブロツクを複数の
ブロツクに分割した場合の説明図を示す。第10
図はクロツク供給禁止参照レジスタを設けた場合
の説明図である。第11,12図はクロツク信号
の供給禁止に代えてクロツク信号の周期を可変に
して消費電力の低減化を計る場合の説明図を示
す。 20……クロツク発生回路、22……プロセツ
サ、23……レジスタフアイル、24……演算回
路、25……アドレスレジスタ、27……デコー
ダ。

Claims (1)

  1. 【特許請求の範囲】 1 CMOS論理回路を含み、クロツクの供給に
    より動作する複数の論理回路ブロツクと、 上記複数の論理回路ブロツクに供給するクロツ
    クの供給を停止するためのクロツク供給停止命令
    と上記複数ある論理回路ブロツクのうち、どの論
    理回路ブロツクのクロツクを停止するかを決定す
    るブロツク情報を設定するクロツク供給設定命令
    とを記憶するメモリと、 上記ブロツク情報を格納するブロツク情報記憶
    手段と、 上記クロツク供給設定命令により、上記ブロツ
    ク情報を上記ブロツク情報記憶手段に格納し、上
    記クロツク供給停止命令が読み出されると上記ブ
    ロツク情報に応じて該当する論理回路ブロツクへ
    のクロツクの供給を停止するためのクロツク供給
    停止信号をクロツク供給手段に出力する命令実行
    手段と、 上記クロツク供給停止信号に基づいて供給すべ
    き論理回路ブロツクへクロツクを供給するクロツ
    ク供給手段とを具備することを特徴とするデータ
    処理システム。
JP2228140A 1990-08-31 1990-08-31 データ処理システム Granted JPH03116210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2228140A JPH03116210A (ja) 1990-08-31 1990-08-31 データ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2228140A JPH03116210A (ja) 1990-08-31 1990-08-31 データ処理システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62212812A Division JPS63100522A (ja) 1987-08-28 1987-08-28 デ−タ処理装置におけるクロツク信号供給制御方法

Publications (2)

Publication Number Publication Date
JPH03116210A JPH03116210A (ja) 1991-05-17
JPH0512728B2 true JPH0512728B2 (ja) 1993-02-18

Family

ID=16871848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228140A Granted JPH03116210A (ja) 1990-08-31 1990-08-31 データ処理システム

Country Status (1)

Country Link
JP (1) JPH03116210A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3075957B2 (ja) * 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
JPH08328684A (ja) 1995-05-30 1996-12-13 Toshiba Corp コンピュータシステム
JP3520611B2 (ja) * 1995-07-06 2004-04-19 株式会社日立製作所 プロセッサの制御方法
JP2010119394A (ja) * 2010-03-10 2010-06-03 Akebono Sangyo:Kk 調理用簀の子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572264A (en) * 1978-11-27 1980-05-30 Hitachi Ltd Information processor
JPS5642827A (en) * 1979-09-18 1981-04-21 Nec Corp Data processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572264A (en) * 1978-11-27 1980-05-30 Hitachi Ltd Information processor
JPS5642827A (en) * 1979-09-18 1981-04-21 Nec Corp Data processor

Also Published As

Publication number Publication date
JPH03116210A (ja) 1991-05-17

Similar Documents

Publication Publication Date Title
US4615005A (en) Data processing apparatus with clock signal control by microinstruction for reduced power consumption and method therefor
JP2762670B2 (ja) データ処理装置
US7681057B2 (en) Power management of non-volatile memory systems
US10620686B2 (en) Semiconductor integrated circuit
US5189647A (en) Information processing system having power saving control of the processor clock
CN100483363C (zh) 半导体集成电路及其省电控制方法
US7032117B2 (en) Dynamic power control in integrated circuits
KR19980063493A (ko) 프로세서 및 그의 성능을 최적화하는 방법
JP2004021574A (ja) 半導体装置
JPS6312286B2 (ja)
JP3460736B2 (ja) クロック制御回路
US20190235567A1 (en) System and method for power management
KR100367634B1 (ko) 메모리 제어기 및 메모리 제어방법
JPS63126018A (ja) 半導体集積回路
JPH0512728B2 (ja)
JPS63100522A (ja) デ−タ処理装置におけるクロツク信号供給制御方法
JP6514396B2 (ja) 半導体集積回路
JPS62145458A (ja) マイクロコンピユ−タ
JPS58222349A (ja) 情報処理装置
CN1332287C (zh) 电源管理的频率电压装置及频率电压控制的方法
JP2004086556A (ja) マイクロコントローラ
JPH0214308A (ja) データ処理装置
JPH0546273A (ja) プロセツサ
JPH07295675A (ja) Cpuシステムの省電力化方式
JPH04171513A (ja) クロック発生回路