JPH07295956A

JPH07295956A - マイクロコントローラ

Info

Publication number: JPH07295956A
Application number: JP6092158A
Authority: JP
Inventors: Taizo Sato; 泰造佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-04-28
Filing date: 1994-04-28
Publication date: 1995-11-10
Anticipated expiration: 2020-05-11
Also published as: JP3647481B2

Abstract

(57)【要約】【目的】本発明はマイクロコントローラに関し、周辺
回路と独立にＣＰＵの動作速度を設定でき、かつ、回路
規模を抑えることができることを目的とする。【構成】周辺クロック供給部４３は内部クロックを基
に周辺クロックを生成する。間欠動作モード制御回路５
１は、通常動作モードを指定された場合、通常動作モー
ドを指示するモード信号を生成し、間欠動作モードを指
定された場合、間欠動作モードを指示するモード信号を
生成する。間欠動作制御信号生成部５２は、間欠動作モ
ードを指示するモード信号と内部バスアクセス信号が供
給されたときに、ＣＰＵクロックの一時停止を指示する
間欠動作制御信号を生成する。ＣＰＵクロック供給部４
２は、内部クロックを基にＣＰＵクロックを生成し、間
欠動作制御信号を供給されたとき、ＣＰＵクロックを一
時停止させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコントローラ
に係り、特に、ワンチップに中央演算装置（ＣＰＵ）、
ＲＯＭ，ＲＡＭ等の記憶装置、びタイマやシリアルＩ／
Ｏ等の周辺回路、及びクロック供給回路を内蔵するマイ
クロコントローラに関する。

【０００２】上記マイクロコントローラは、作成するプ
ログラムにより様々な制御を行うことができるので、様
々な分野の制御用途に使用されている。

【０００３】様々な分野の制御用途の中で、電池駆動に
より低消費電力が要求される制御用途が存在する。この
制御用途では、電池による動作時間を長くするために、
消費電力は大きいが高速に動作させるモードや、低速に
動作させて消費電力が小さくなるモードなどに段階的に
動作状態を変化させて、高速に処理を行いつつ、低消費
電力にすることが必要とされている。

【０００４】

【従来の技術】マイクロコントローラには、中央演算装
置（ＣＰＵ）、ＲＯＭ，ＲＡＭ等の記憶装置、及びタイ
マやシリアルＩ／Ｏ等の周辺回路を内蔵しているものが
ある。

【０００５】上記従来のマイクロコントローラでは、動
作していないブロックのクロックを停止させたり、低速
モード時に、ＣＰＵ及び周辺回路の動作クロックとして
入力クロックを分周したクロックを供給することで低速
に動作させたりして、低消費電力になるようにしてい
た。

【０００６】

【発明が解決しようとする課題】前記従来のマイクロコ
ントローラでは、低速モードに設定すると、動作クロッ
クとして入力クロックを分周したクロックをＣＰＵ及び
周辺回路に供給しているが、分周することによりクロッ
ク周波数が変化するため、周辺回路のタイマの時定数や
シリアル転送の転送レートが変動してしまう。

【０００７】このため、分周により動作クロックを切り
換えるごとに、タイマの時定数やシリアル転送レートの
設定値を変更する必要があり、処理が複雑になるという
問題がある。

【０００８】また、低速モードにしてＣＰＵを低速動作
させる場合には、周辺回路も低速動作することとなり、
消費電力の大きいＣＰＵのみを低速動作させることがで
きないという問題がある。

【０００９】また、クロック切り換え時には、上記の設
定値を切り換えるまで、誤動作防止のために、タイマや
シリアルＩ／Ｏ等の周辺回路を一時停止させる必要があ
り、ロスタイムが生じてしまう。

【００１０】別の構成として、ＣＰＵへのクロックと、
タイマやシリアルＩ／Ｏ等の周辺回路へのクロックを独
立に生成して供給するものがある。しかし、この構成で
は、ＣＰＵクロックと周辺クロックの同期が必要であ
り、クロックのぶれを考慮しても同期が取れる回路とす
るために、回路規模が大きくなってしまうという問題が
ある。

【００１１】本発明は、上記の点に鑑みてなされたもの
で、周辺回路と独立にＣＰＵの動作速度を設定でき、か
つ、回路規模を抑えることができるマイクロコントロー
ラを提供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１の発明は、演算
処理部、周辺回路、読み出し専用メモリ、ランダムアク
セスメモリ、及びクロック供給回路が内部バスで接続さ
れており、基準とする内部クロックを基にして前記クロ
ック供給回路により生成される演算処理部用クロックと
周辺回路用クロックにより動作するマイクロコントロー
ラにおいて、前記クロック供給回路は、前記内部クロッ
クを基にして周辺回路用クロックを生成する周辺回路用
クロック供給部と、前記演算処理部により通常動作モー
ドを指定された場合には、前記演算処理部の通常動作モ
ードを指示するモード信号を生成し、前記演算処理部に
より間欠動作モードを指定された場合には、前記演算処
理部の間欠動作モードを指示するモード信号を生成する
間欠動作モード制御部と、前記間欠動作モードを指示す
るモード信号と、前記演算処理部による内部バスのアク
セスを示す内部バスアクセス信号が供給されたときに、
所定時間演算処理部用クロックを一時停止させることを
指示する間欠動作制御信号を生成する間欠動作制御信号
生成部と、前記内部クロックを基にして前記演算処理部
用クロックを生成し、前記間欠動作制御信号を供給され
たときに、前記演算処理部用クロックを一時停止させる
演算処理部用クロック供給部とを有する構成とする。

【００１３】請求項２の発明では、前記間欠動作モード
制御部は、動作モードを決定する制御レジスタを備えて
おり、前記演算処理部により設定された前記制御レジス
タの値に対応して、前記演算処理部の間欠動作又は通常
動作を指示するモード信号、及び前記間欠動作時に演算
処理部用クロックを一時停止させるサイクル数を示すサ
イクル数指定信号を生成し、前記間欠動作制御信号生成
部は、前記間欠動作モードを指示するモード信号と、前
記演算処理部による内部バスのアクセスを示す内部バス
アクセス信号が供給されたときに、前記間欠動作制御信
号を生成し、再開指示信号を供給されたときに、前記間
欠動作制御信号の生成を停止する起動制御回路と、前記
サイクル数指定信号と前記間欠動作制御信号とを供給さ
れて、前記間欠動作制御信号が生成されているサイクル
数をカウントし、前記カウント値が指定されたサイクル
数になったことを検出すると、前記演算処理部用クロッ
クの供給再開を指示する再開指示信号を生成して前記起
動制御回路に供給する間欠動作サイクルカウンタとから
なる構成とする。

【００１４】請求項３の発明では、マイクロコントロー
ラの外部に設けられた外部バスとの間のデータ転送の制
御を行う外部バス制御部を備え、前記クロック供給回路
は、前記外部バス制御部から外部バスの動作が継続中で
あることを示す外部バス動作実行中信号を供給される
と、ウエイト制御信号を生成するウエイト制御部を備
え、前記演算処理部用クロック供給部は、前記ウエイト
制御信号を供給されると、演算処理部用クロックを一時
停止させる構成とする。

【００１５】請求項４の発明では、前記内部バスは、バ
ス動作の１周期が、アクセスするアドレスを前記内部バ
スに出力するバス動作の第１サイクルと、前記内部バス
を介してデータを転送するバス動作の第２サイクルとか
らなるマルチプレックス方式のバスであり、前記間欠動
作制御信号は、バス動作の第１サイクルに生成され、前
記ウエイト制御信号は、バス動作の第２サイクルに生成
される構成とする。

【００１６】請求項５の発明では、前記読み出し専用メ
モリは、前記演算処理部用クロックにより動作する構成
とする。

【００１７】請求項６の発明では、前記ランダムアクセ
スメモリは、前記演算処理部用クロックにより動作する
構成とする。

【００１８】請求項７の発明では、前記演算処理部とは
独立に前記読み出し専用メモリ、ランダムアクセスメモ
リ、周辺回路間のデータ転送を行うデータ転送制御回路
を備えており、前記データ転送制御回路は、前記演算処
理部用クロックにより動作する構成とする。

【００１９】

【作用】請求項１の発明では、基準となる内部クロック
を変えることなく、間欠動作モード時に生成される間欠
動作制御信号により、周辺回路用クロックと独立に、演
算処理部用クロックの速度を変えることができる。

【００２０】このため、周辺回路用クロックを一定速度
にして、周辺回路を一定速度で動作させた状態で、演算
処理部用クロックのみを低速にして、演算処理部のみを
低速動作させて低消費電力化することを可能とする。

【００２１】また、周辺回路用クロックを一定周波数と
しておけるため、従来のマイクロコントローラと異な
り、クロック速度の切り換え時に、周辺回路のタイマの
時定数やシリアル転送レートの設定値を変更する必要が
無く、処理の複雑さを解消でき、また、タイマやシリア
ルＩ／Ｏ等の周辺回路を一時停止させる必要がない。

【００２２】また、外部バスアクセス時のウエイト制御
と同様にして、演算処理部用クロックを一時停止させて
演算処理部用クロックを低速にするため、演算処理部と
しては、従来と同様のものをそのまま使用することがで
きる。また、周辺回路用クロックは従来と同様であるの
で、周辺回路は、従来と同様のものをそのまま使用する
ことができる。

【００２３】また、演算処理部用クロックと周辺回路用
クロックを独立に生成して両者の同期を確保する構成に
比べると、大幅に小さい回路規模で実現することを可能
とする。

【００２４】請求項２の発明では、制御レジスタの値を
設定することで、間欠動作又は通常動作の設定、及び、
間欠動作時の一時停止させるサイクル数を設定すること
ができる。このため、演算処理部用クロックの速度を容
易に適切な速度に設定することを可能とする。

【００２５】請求項３の発明では、外部バスアクセス時
のウエイト動作と、間欠動作モード時の間欠動作の両方
を実行することを可能とする。

【００２６】請求項４の発明ではマルチプレックス方式
のバスにおいて、外部バスアクセス時のウエイト動作
と、間欠動作モード時の間欠動作の両方を実行すること
を可能とする。

【００２７】請求項５の発明では、内蔵される読み出し
専用メモリが、演算処理部用クロックにより動作するた
め、演算処理部用クロックを低速とすることにより、読
み出し専用メモリの消費電力を低減することを可能とす
る。

【００２８】請求項６の発明では、内蔵されるランダム
アクセスメモリが、演算処理部用クロックにより動作す
るため、演算処理部用クロックを低速とすることによ
り、ランダムアクセスメモリの消費電力を低減すること
を可能とする。

【００２９】請求項７の発明では、内蔵されるデータ転
送制御回路が、演算処理部用クロックにより動作するた
め、演算処理部用クロックを低速とすることにより、デ
ータ転送制御回路の消費電力を低減することを可能とす
る。

【００３０】

【実施例】図１は本発明の一実施例のマイクロコントロ
ーラ２１の構成図を示す。マイクロコントローラ２１の
内部には、ＣＰＵコア（演算処理部）２２、ＲＯＭ２
６、ＲＡＭ２７、タイマ２４，シリアルＩ／Ｏ２５等か
らなる周辺回路、クロック供給回路３１、及び外部バス
制御部２８が、内部バス３２を介して接続されている。

【００３１】ＣＰＵコア２２は命令を実行するブロック
であり、命令デコーダ部、命令実行制御部、レジスタ、
及び演算実行部から構成される。

【００３２】タイマ２４は、制御に必要となる時間の計
測を行う回路であり、シリアルＩ／Ｏ２５は、外部回路
とシリアルデータで通信する回路である。

【００３３】クロック供給回路３１は、マイクロコント
ローラ２１の外部から供給される外部クロックを基にし
て、ＣＰＵクロック（演算処理部用クロック）、周辺ク
ロック（周辺回路用クロック）を生成する。ＣＰＵクロ
ックは、ＣＰＵ２２、同期式のＲＯＭ２６とＲＡＭ２７
に供給され、周辺クロックは、タイマ２４，シリアルＩ
／Ｏ２５等の周辺回路に供給される。また、クロック供
給回路３１は、リセット信号を各部に供給する。

【００３４】外部バス制御部２８は、マイクロコントロ
ーラ２１の外部に設けられた外部バスとの間のデータ転
送の制御を行う。外部バスには、外部メモリ等が接続さ
れる。

【００３５】図２は、クロック供給回路３１の構成図を
示す。なお、リセット信号に関する部分は図示しない。
動作クロック生成部４１は、マイクロコントローラ２１
の外部から供給される外部クロックを基にして、クロッ
ク供給回路３１の基準となる内部クロックを生成する。

【００３６】周辺クロック供給部４３は、動作クロック
生成部４１から供給される内部クロックと同期した周辺
クロックを生成する。

【００３７】ＣＰＵクロック供給部４２は、動作クロッ
ク生成部４１から供給される内部クロックと同期したＣ
ＰＵクロックを生成する。なお、後述するクロック停止
モード制御回路４７からＣＰＵクロック停止指示信号が
供給されたときは、ＣＰＵクロックの生成を停止する。
また、後述するように、間欠動作制御信号、又はウエイ
ト制御信号を供給されたときには、ＣＰＵクロックの一
時停止を行う。

【００３８】クロック停止モード制御回路４７は、クロ
ック停止モード、又はクロック停止解除モードのいずれ
かに決定する制御レジスタを持つ。この制御レジスタ
は、ＣＰＵコア２２等により内部バス３２を介して設定
される。

【００３９】ＣＰＵコア２２により、全クロック停止モ
ードを指定する値が制御レジスタに設定されたときは、
クロック停止モード制御回路４７は、クロック停止指示
信号を動作クロック生成部４１に供給する。

【００４０】動作クロック生成部４１は、クロック停止
モード制御回路４７からクロック停止指示信号を供給さ
れると、内部クロックの生成を停止する。これにより、
ＣＰＵクロック供給部４２はＣＰＵクロックの生成を停
止し、周辺クロック供給部４３は周辺クロックの生成を
停止して、クロック供給回路３１は、全クロック停止モ
ードに設定される。

【００４１】この全クロック停止モードでは、ＣＰＵク
ロックと周辺クロックが共に停止するため、マイクロコ
ントローラ２１は、動作を完全に停止した、待機状態と
なる。

【００４２】ＣＰＵコア２２により、ＣＰＵクロック停
止モードを指定する値が制御レジスタに設定されたとき
は、クロック停止モード制御回路４７は、ＣＰＵクロッ
ク停止指示信号をＣＰＵクロック供給部４２に供給す
る。

【００４３】ＣＰＵクロック供給部４２は、クロック停
止モード制御回路４７からＣＰＵクロック停止指示信号
を供給されると、ＣＰＵクロックの生成を停止する。こ
のようにして、クロック供給回路３１は、ＣＰＵクロッ
ク停止モードに設定される。ＣＰＵクロック停止モード
では、周辺クロックは停止されず、周辺回路は動作して
おり、ＣＰＵコア２２、ＲＯＭ２６、ＲＡＭ２７が動作
を停止する。

【００４４】クロック停止モード制御回路４７の制御レ
ジスタに、クロック停止解除を指定する値が設定される
と、クロック停止解除状態になり、クロック停止モード
制御回路４７はクロック停止指示信号、又は、ＣＰＵク
ロック停止指示信号の生成を停止する。この場合、動作
クロック生成部４１が内部クロックを生成し、周辺クロ
ック供給部４３は周辺クロックを生成し、また、ＣＰＵ
クロック供給部４２は、ＣＰＵクロックを生成する。

【００４５】図３は、クロック停止が解除され、かつ、
ＣＰＵクロックの一時停止が無い、通常動作時のタイム
チャートである。

【００４６】クロック停止が解除されているので、動作
クロック生成部４１は内部クロックを生成しており、周
辺クロック供給部４３は、図３（Ｂ）に示す周辺クロッ
クを生成している。

【００４７】ウエイト制御信号、間欠動作制御信号は、
Ｈレベルで有効な信号であり、図３（Ｃ）のウエイト制
御信号、図３（Ｄ）の間欠動作制御信号は、共にＬレベ
ルで無効状態である。このため、ＣＰＵクロックの一時
停止が無く、ＣＰＵクロック供給部４２は、図３（Ａ）
に示すように、内部クロックを基に通常のＣＰＵクロッ
クを生成する。

【００４８】マイクロコントローラ２１は、アドレスと
データをマルチプレックスして転送するマルチプレック
ス方式の内部バス３２を用いている。このため、バス動
作の１周期は第１サイクルと第２サイクルからなり、バ
ス動作の第１サイクル（例えば、図３のｔ₁〜ｔ₂、ｔ
₃〜ｔ₄）は、アクセスするアドレスを内部バス３２に
出力するサイクルで、バス動作の第２サイクル（例え
ば、図３のｔ₂〜ｔ₃、ｔ₄〜ｔ₅）は、内部バス３２
を介してデータを転送するサイクルである。

【００４９】メモリウエイト制御部４５は、外部バス制
御部２８と接続されており、下記の外部バス動作実行中
信号を供給される。ＣＰＵコア２２が外部バス制御部２
８を介して外部バスをアクセスする際に、外部バスとＣ
ＰＵコア２２間でのデータ転送が完了しないとき、外部
バス制御部２８は、外部バスの動作が継続中であること
を示す外部バス動作実行中信号をメモリウエイト制御部
４５に供給する。

【００５０】メモリウエイト制御部４５は、外部バス制
御部２８から外部バス動作実行中信号を供給されると、
ＣＰＵクロックを一時停止させるためのウエイト制御信
号を生成して、ＣＰＵクロック供給部４２に供給する。
ＣＰＵクロック供給部４２は、ウエイト制御信号を供給
されると、ＣＰＵクロックを一時停止させる。このよう
にして、ＣＰＵコア２２はウエイト動作を行う。

【００５１】図４は、ウエイト動作によるＣＰＵクロッ
クの一時停止の例を示すタイムチャートである。なお、
クロック停止モード制御回路４７には、クロック停止解
除が設定されており、図４（Ｂ）に示すように、周辺ク
ロックは、通常どおり生成されている。また、図４
（Ｄ）の間欠動作制御信号は、Ｌレベルで無効状態であ
る。

【００５２】図４の時刻ｔ₁₁〜ｔ₁₃の周期では、内部バ
スのみにアクセスしており、時刻ｔ ₁₃〜ｔ₁₇の周期で
は、外部バスにアクセスしている。第１サイクルの時刻
ｔ₁₃〜ｔ₁₄では、ＣＰＵコア２２は、内部バス３２、外
部バス制御部２８を介して、外部バスに対してアドレス
を出力している。

【００５３】第２サイクルの時刻ｔ₁₄〜ｔ₁₇では、ＣＰ
Ｕコア２２は、外部バスとの間でデータ転送を行おうと
する。この際、外部バスに接続されているメモリ等の速
度が遅いため等によりデータ転送が完了しないと、外部
バス制御部２８は外部バス動作実行中信号をメモリウエ
イト制御部４５に供給する。

【００５４】メモリウエイト制御部４５は、この外部バ
ス動作実行中信号に対応して、時刻ｔ₁₅〜ｔ₁₆でウエイ
ト制御信号（図４（Ｃ））を生成して、ＣＰＵクロック
供給部４２に供給する。ＣＰＵクロック供給部４２は、
ウエイト制御信号を供給されている間、ＣＰＵクロック
を一時停止させる。図４（Ａ）では、１クロック分ＣＰ
Ｕクロックを一時停止している。このようにして、ＣＰ
Ｕコア２２は、外部バスとの間のデータ転送が完了する
まで、ウエイト動作する。

【００５５】次に、本発明の要部である間欠動作制御部
５０について説明する。間欠動作制御信号を生成する間
欠動作制御部５０は、間欠動作モード制御回路５１と間
欠動作制御信号生成部５２から構成され、間欠動作制御
信号生成部５２は、起動回路５３と間欠動作サイクルカ
ウンタ５４から構成される。

【００５６】間欠動作モード制御回路５１は、動作モー
ドを決定する制御レジスタを持つ。この制御レジスタの
制御ビットの値により、動作モードと間欠動作時にＣＰ
Ｕクロックを一時停止させるサイクル数が決まる。

【００５７】ＣＰＵコア２２は、ＣＰＵクロックの一時
停止を行わない通常動作モードを設定しようとする際に
は、内部バス３２を介して、通常動作モードを指定する
値を、制御レジスタの動作モード制御ビットに設定す
る。

【００５８】また、ＣＰＵコア２２は、ＣＰＵクロック
の一時停止を行う間欠動作モードを設定しようとする際
には、間欠動作モードを指定する値を、制御レジスタの
動作モード制御ビットに設定し、かつ、間欠動作時にＣ
ＰＵクロックを一時停止させるサイクル数を、制御レジ
スタのサイクル数制御ビットに設定する。

【００５９】間欠動作モード制御回路５１は、通常動作
モードを指定する値を制御レジスタの動作モード制御ビ
ットに設定されると、通常動作モードを指示するモード
信号を生成して、間欠動作制御信号生成部５２の起動制
御回路５３に供給する。

【００６０】また、間欠動作モード制御回路５１は、間
欠動作モードを指定する値を制御レジスタの動作モード
制御ビットに設定され、かつ、一時停止させるサイクル
数を制御レジスタのサイクル数制御ビットに設定される
と、間欠動作モードを指示するモード信号を生成して、
間欠動作制御信号生成部５２の起動制御回路５３に供給
し、ＣＰＵクロックを一時停止させるサイクル数を示す
サイクル数指定信号を、間欠動作サイクルカウンタ５４
に供給する。

【００６１】間欠動作制御信号生成部５２の起動制御回
路５３は、間欠動作モード制御回路５１から、通常動作
モードを指示するモード信号を供給されたときは、間欠
動作制御信号を生成せず、ＣＰＵクロック供給部４２に
供給される間欠動作制御信号は、Ｌレベルの無効状態と
なる。この場合、クロック停止解除状態であれば、図３
に示すように、ＣＰＵクロック供給部４２は通常のＣＰ
Ｕクロックを生成し、また、周辺クロック供給部４３は
周辺クロックを生成する。これにより、ＣＰＵコア２２
と周辺回路は共に通常動作を行う。

【００６２】起動制御回路５３には、ＣＰＵコア２２か
ら、ＣＰＵコア２２が内部バス３２をアクセスしている
ことを示す内部バスアクセス信号が供給される。起動制
御回路５３は、間欠動作モード制御回路５１から、間欠
動作モードを指示するモード信号を供給されたときは、
ＣＰＵコア２２が内部バス３２をアクセスしていること
を示す内部バスアクセス信号を検出した時点で、ＣＰＵ
クロックの一時停止を指示するＨレベルの間欠動作制御
信号を生成して、ＣＰＵクロック供給部４２に供給す
る。

【００６３】ＣＰＵクロック供給部４２は、起動制御回
路５３から、ＣＰＵクロックの一時停止を指示するＨレ
ベルの間欠動作制御信号を供給されている間、ＣＰＵク
ロックを一時停止させる。

【００６４】間欠動作サイクルカウンタ５４は、間欠動
作モード制御回路５１からサイクル数指定信号を供給さ
れ、起動制御回路５３から間欠動作制御信号を供給さ
れ、また、動作クロック生成部４１から、内部クロック
を供給される。

【００６５】間欠動作サイクルカウンタ５４は、内部ク
ロックを用いて、Ｈレベルの間欠動作制御信号が生成さ
れているサイクル数をカウントして、カウント値がサイ
クル数指定信号が指定するサイクル数に達したことを検
出すると、ＣＰＵクロックの供給再開を指示する再開指
示信号を生成して、起動制御回路５３に供給する。

【００６６】起動制御回路５３は、クロック供給再開を
指示する再開指示信号を間欠動作サイクルカウンタ５４
から供給されると、Ｈレベルの間欠動作制御信号の生成
を停止する。これにより、ＣＰＵクロック供給部４２に
供給される間欠動作制御信号は、Ｌレベルの無効状態と
なり、ＣＰＵクロック供給部４２は、ＣＰＵクロックの
生成を再開する。

【００６７】図５は、間欠動作によるＣＰＵクロックの
一時停止の例を示すタイムチャートである。ここで、ク
ロック停止モード制御回路４７には、クロック停止解除
が設定されており、図５（Ｂ）に示すように、周辺クロ
ックは、通常どおり生成されている。また、外部バスに
はアクセスしておらず、図５（Ｃ）のウエイト制御信号
は、Ｌレベルの無効状態となっている。

【００６８】図５の時刻ｔ₂₁以前に、間欠動作モード制
御回路５１は、ＣＰＵコア２２により、間欠動作モード
に設定されている。また、バス動作の第１サイクル（時
刻ｔ ₂₁〜ｔ₂₄）の間、図５（Ｅ）に示すＨレベルの内部
バスアクセス信号が起動制御回路５３に供給される。

【００６９】起動制御回路５３は、第１サイクルの先頭
時刻ｔ₂₁で有効となった内部バスアクセス信号を検出し
て、時刻ｔ₂₂でＨレベルの間欠動作制御信号の生成を開
始する。図５は、サイクル数指定信号により、４サイク
ルが指定されている場合の例であり、間欠動作サイクル
カウンタ５４は、時刻ｔ₂₂から４サイクルカウントした
時刻ｔ₂₃で再開指示信号を起動制御回路５３に供給す
る。起動制御回路５３は、再開指示信号を供給された時
刻ｔ₂₃で間欠動作制御信号の生成を停止し、間欠動作制
御信号はＬレベルの無効状態となる。

【００７０】ＣＰＵクロック供給部４２は、上記の間欠
動作制御信号を供給されて、図５（Ａ）に示すように、
時刻ｔ₂₂〜ｔ₂₃の４サイクル分、ＣＰＵクロックを一時
停止させる。

【００７１】ＣＰＵコア２２がアクセスするアドレス
は、ＣＰＵクロックが再開された時刻ｔ₂₃〜ｔ₂₄の間に
出力されるため、不都合を生じることなく、ＣＰＵコア
２２の動作速度を低速にするとこができる。

【００７２】図６は、間欠動作及びウエイト動作による
ＣＰＵクロックの一時停止の例を示すタイムチャートで
ある。ここで、クロック停止モード制御回路４７には、
クロック停止解除が設定されており、図６（Ｂ）に示す
ように、周辺クロックは、通常どおり生成されている。

【００７３】バス動作の第１サイクルの時刻ｔ₃₁〜ｔ₃₄
では、ＣＰＵコア２２は、内部バス３２と外部バス制御
部２８を介して、外部バスに対してアドレスを出力して
いる。また、第２サイクルの時刻ｔ₃₄〜ｔ₃₇では、ＣＰ
Ｕコア２２は、外部バスとの間でデータ転送を行う。

【００７４】図６の時刻ｔ₃₁以前に、間欠動作モード制
御回路５１は、ＣＰＵコア２２により、間欠動作モード
に設定されている。また、バス動作の第１サイクル（時
刻ｔ ₃₁〜ｔ₃₄）の間、図６（Ｅ）に示すＨレベルの内部
バスアクセス信号が起動制御回路５３に供給される。

【００７５】起動制御回路５３は、第１サイクルの先頭
時刻ｔ₃₁で有効となった内部バスアクセス信号を検出し
て、時刻ｔ₃₂でＨレベルの間欠動作制御信号の生成を開
始する。図６は、サイクル数指定信号により、４サイク
ルが指定されている場合の例であり、間欠動作サイクル
カウンタ５４は、時刻ｔ₃₂から４サイクルカウントした
時刻ｔ₃₃で再開指示信号を起動制御回路５３に供給す
る。起動制御回路５３は、再開指示信号を供給された時
刻ｔ₃₃で間欠動作制御信号の生成を停止し、間欠動作制
御信号はＬレベルの無効状態となる。

【００７６】ＣＰＵクロック供給部４２は、上記の間欠
動作制御信号を供給されて、図６（Ａ）に示すように、
時刻ｔ₃₂〜ｔ₃₃の４サイクル分、ＣＰＵクロックを一時
停止させる。

【００７７】第２サイクルの時刻ｔ₃₄〜ｔ₃₇では、ＣＰ
Ｕコア２２は、外部バスとの間でデータ転送を行おうと
する。この際、外部バスに接続されているメモリ等の速
度が遅いため等により、外部バス制御部２８が、外部バ
ス動作実行中信号をメモリウエイト制御部４５に供給す
る。

【００７８】メモリウエイト制御部４５は、この外部バ
ス動作実行中信号に対応して、時刻ｔ₃₅〜ｔ₃₆でウエイ
ト制御信号（図６（Ｃ））を生成して、ＣＰＵクロック
供給部４２に供給する。ＣＰＵクロック供給部４２は、
ウエイト制御信号を供給されている間、ＣＰＵクロック
を一時停止させる。図６（Ａ）では、１クロック分ＣＰ
Ｕクロックを一時停止している。このようにして、ＣＰ
Ｕコア２２は、外部バスとの間のデータ転送が完了する
まで、ウエイト動作する。

【００７９】上記のように、外部バスにアクセスする場
合でも、間欠動作モードに設定して、ＣＰＵコア２２を
間欠動作させることができる。また、間欠動作によるＣ
ＰＵクロックの一時停止が第１サイクルで行われ、外部
バスアクセスによるＣＰＵクロックの一時停止が第２サ
イクルで行われるため、間欠動作とウエイト動作は不都
合無く両立する。

【００８０】本実施例では、内部クロックを基に周辺ク
ロックを生成する周辺クロック供給部４３と、内部クロ
ックを基にＣＰＵクロックを生成するＣＰＵクロック供
給部４２を設け、内部クロックを変えることなく、間欠
動作モードが設定された際に生成される間欠動作制御信
号により、ＣＰＵクロックの速度を可変としている。こ
のため、周辺クロックと独立に、ＣＰＵクロックの速度
を変えることができる。

【００８１】従って、本実施例では、周辺クロックを一
定速度にして、周辺回路を一定速度で動作させた状態
で、ＣＰＵコア２２に供給するＣＰＵクロックのみを低
速にして、消費電力の大きいＣＰＵコア２２のみを低速
動作させることができる。

【００８２】また、ＣＰＵクロックの速度を変えても、
周辺クロックは一定周波数としておけるため、従来のマ
イクロコントローラと異なり、クロック速度の切り換え
時に、タイマ２４の時定数やシリアルＩ／Ｏ２５のシリ
アル転送レートの設定値を変更する必要が無く、処理が
複雑になる問題を解消でき、また、タイマ２４やシリア
ルＩ／Ｏ２５等の周辺回路を一時停止させる必要がな
い。

【００８３】また、間欠動作モード制御回路５１の制御
レジスタの値を設定することで、間欠動作又は通常動作
の設定、及び、間欠動作時の一時停止させるサイクル数
を設定することができるため、ＣＰＵクロックの速度を
容易に適切な速度に設定することができる。

【００８４】本実施例では、通常動作モード、ＣＰＵク
ロックと周辺クロックを共に停止させる全クロック停止
モード、ＣＰＵクロックのみ停止させるＣＰＵクロック
停止モードに加えて、ＣＰＵクロックを一時停止させる
間欠動作モードを設けており、必要に応じて、段階的に
動作状態を変化させて、高速に処理を行いつつ、低消費
電力化することができる。このため、特に電池駆動等
で、低消費電力、かつ、高速処理が必要とされる用途に
好適である。

【００８５】また、外部バスアクセス時のウエイト制御
と同様にして、ＣＰＵクロックを間引くことにより、Ｃ
ＰＵクロックを一時停止させるため、ＣＰＵコア２２と
しては、外部バスアクセス時のウエイト動作と同様に間
欠動作する。このため、従来のＣＰＵコアをそのまま使
用することができる。

【００８６】また、周辺回路に供給される周辺クロック
は、通常動作時における従来の周辺クロックと同様であ
るので、周辺回路は従来と同様の周辺回路をそのまま使
用することができる。

【００８７】また、ＣＰＵクロックと周辺回路クロック
を独立に生成して両者の同期を確保する構成に比べる
と、大幅に小さい回路規模で実現することができる。

【００８８】また、内蔵されるＲＯＭ２６、ＲＡＭ２７
は、ＣＰＵクロックにより動作する同期式であるため、
ＣＰＵクロックを低速とすることにより、ＲＯＭ２６と
ＲＡＭ２７の消費電力も低減することができ、間欠動作
モード時に、マイクロコントローラ２１をより低消費電
力化することができる。

【００８９】なお、マイクロコントローラには、ＣＰＵ
コア以外に、内蔵のＲＯＭ，ＲＡＭと周辺回路間でのデ
ータ転送を行うＤＭＡＣ（ＤｉｒｅｃｔＭｅｍｏｒｙ
ＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ）を内蔵したも
のがある。このマイクロコントローラでは、ＤＭＡＣも
ＣＰＵクロックにより動作する同期式として、間欠動作
モード時に、ＤＭＡＣも低消費電力動作させることがで
きる。

【００９０】

【発明の効果】上述の如く、請求項１の発明によれば、
基準となる内部クロックを変えることなく、間欠動作制
御信号により、周辺回路用クロックと独立に、演算処理
部用クロックの速度を変えることができるため、周辺回
路を一定速度で動作させた状態で、演算処理部用クロッ
クのみを低速にして、演算処理部のみを低速動作させて
低消費電力化することができ、また、周辺回路用クロッ
クを一定周波数としておけるため、クロック速度の切り
換え時に、周辺回路のタイマの時定数やシリアル転送レ
ートの設定値を変更する必要が無く、処理の複雑さを解
消でき、タイマやシリアルＩ／Ｏ等の周辺回路を一時停
止させる必要がない。

【００９１】また、外部バスアクセス時のウエイト制御
と同様にして、演算処理部用クロックを一時停止させて
演算処理部用クロックを低速にするため、演算処理部と
しては、従来と同様のものをそのまま使用することがで
き、周辺回路用クロックは従来と同様であるので、周辺
回路は従来と同様のものをそのまま使用することができ
る。

【００９２】また、演算処理部用クロックと周辺回路用
クロックを独立に生成して両者の同期を確保する構成に
比べると、大幅に小さい回路規模で実現することができ
る。

【００９３】請求項２の発明によれば、制御レジスタの
値を設定することで、間欠動作又は通常動作の設定、及
び、間欠動作時の一時停止させるサイクル数を設定する
ことができるため、演算処理部用クロックの速度を容易
に適切な速度に設定することができる。

【００９４】請求項３の発明によれば、外部バスアクセ
ス時のウエイト動作と、間欠動作モード時の間欠動作の
両方を実行することができる。

【００９５】請求項４の発明によれば、マルチプレック
ス方式のバスにおいて、外部バスアクセス時のウエイト
動作と、間欠動作モード時の間欠動作の両方を実行する
ことができる。

【００９６】請求項５の発明によれば、内蔵される読み
出し専用メモリが、演算処理部用クロックにより動作す
るため、演算処理部用クロックを低速とすることによ
り、読み出し専用メモリの消費電力を低減することがで
きる。

【００９７】請求項６の発明によればでは、内蔵される
ランダムアクセスメモリが、演算処理部用クロックによ
り動作するため、演算処理部用クロックを低速とするこ
とにより、ランダムアクセスメモリの消費電力を低減す
ることができる。

【００９８】請求項７の発明では、内蔵されるデータ転
送制御回路が、演算処理部用クロックにより動作するた
め、演算処理部用クロックを低速とすることにより、デ
ータ転送制御回路の消費電力を低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のマイクロコントローラの構
成図である。

【図２】クロック供給回路の構成図である。

【図３】ＣＰＵクロックの一時停止が無い、通常動作時
のタイムチャートである。

【図４】ウエイト動作によるＣＰＵクロックの一時停止
の例を示すタイムチャートである。

【図５】間欠動作によるＣＰＵクロックの一時停止の例
を示すタイムチャートである。

【図６】間欠動作、及びウエイト動作によるＣＰＵクロ
ックの一時停止の例を示すタイムチャートである。

【符号の説明】

２１マイクロコントローラ２２ＣＰＵコア２４タイマ２５シリアルＩ／Ｏ２６ＲＯＭ２７ＲＡＭ２８外部バス制御部３１クロック供給回路３２内部バス４１動作クロック生成部４２ＣＰＵクロック供給部４３周辺クロック供給部４５メモリウエイト制御部４７クロック停止モード制御回路５０間欠動作制御部５１間欠動作モード制御回路５２間欠動作制御信号生成部５３起動制御回路５４間欠動作サイクルカウンタ

Claims

【特許請求の範囲】

【請求項１】演算処理部（２２）、周辺回路（２４，
２５）、読み出し専用メモリ（２６）、ランダムアクセ
スメモリ（２７）、及びクロック供給回路（３１）が内
部バス（３２）で接続されており、基準とする内部クロ
ックを基にして前記クロック供給回路（３１）により生
成される演算処理部用クロックと周辺回路用クロックに
より動作するマイクロコントローラにおいて、前記クロック供給回路（３１）は、前記内部クロックを基にして周辺回路用クロックを生成
する周辺回路用クロック供給部（４３）と、前記演算処理部（２２）により通常動作モードを指定さ
れた場合には、前記演算処理部（２２）の通常動作モー
ドを指示するモード信号を生成し、前記演算処理部（２
２）により間欠動作モードを指定された場合には、前記
演算処理部（２２）の間欠動作モードを指示するモード
信号を生成する間欠動作モード制御部（５１）と、前記間欠動作モードを指示するモード信号と、前記演算
処理部（２２）による内部バス（３２）のアクセスを示
す内部バスアクセス信号が供給されたときに、所定時間
演算処理部用クロックを一時停止させることを指示する
間欠動作制御信号を生成する間欠動作制御信号生成部
（５２）と、前記内部クロックを基にして前記演算処理部用クロック
を生成し、前記間欠動作制御信号を供給されたときに、
前記演算処理部用クロックを一時停止させる演算処理部
用クロック供給部（４２）とを有することを特徴とする
マイクロコントローラ。
【請求項２】前記間欠動作モード制御部（５１）は、
動作モードを決定する制御レジスタを備えており、前記
演算処理部（２２）により設定された前記制御レジスタ
の値に対応して、前記演算処理部（２２）の間欠動作又
は通常動作を指示するモード信号、及び前記間欠動作時
に演算処理部用クロックを一時停止させるサイクル数を
示すサイクル数指定信号を生成し、前記間欠動作制御信号生成部（５２）は、前記間欠動作モードを指示するモード信号と、前記演算
処理部（２２）による内部バスのアクセスを示す内部バ
スアクセス信号が供給されたときに、前記間欠動作制御
信号を生成し、再開指示信号を供給されたときに、前記
間欠動作制御信号の生成を停止する起動制御回路（５
３）と、前記サイクル数指定信号と前記間欠動作制御信号とを供
給されて、前記間欠動作制御信号が生成されているサイ
クル数をカウントし、前記カウント値が指定されたサイ
クル数になったことを検出すると、前記演算処理部用ク
ロックの供給再開を指示する再開指示信号を生成して前
記起動制御回路（５３）に供給する間欠動作サイクルカ
ウンタ（５４）とからなることを特徴とする請求項１記
載のマイクロコントローラ。
【請求項３】マイクロコントローラの外部に設けられ
た外部バスとの間のデータ転送の制御を行う外部バス制
御部（２８）を備え、前記クロック供給回路（３１）は、前記外部バス制御部
（２８）から外部バスの動作が継続中であることを示す
外部バス動作実行中信号を供給されると、ウエイト制御
信号を生成するウエイト制御部（４５）を備え、前記演算処理部用クロック供給部（４２）は、前記ウエ
イト制御信号を供給されると、演算処理部用クロックを
一時停止させることを特徴とする請求項１又は請求項２
記載のマイクロコントローラ。
【請求項４】前記内部バス（３２）は、バス動作の１
周期が、アクセスするアドレスを前記内部バス（３２）
に出力するバス動作の第１サイクルと、前記内部バス
（３２）を介してデータを転送するバス動作の第２サイ
クルとからなるマルチプレックス方式のバスであり、前記間欠動作制御信号は、バス動作の第１サイクルに生
成され、前記ウエイト制御信号は、バス動作の第２サイクルに生
成されることを特徴とする請求項３記載のマイクロコン
トローラ。
【請求項５】前記読み出し専用メモリ（２６）は、前
記演算処理部用クロックにより動作することを特徴とす
る請求項１記載のマイクロコントローラ。
【請求項６】前記ランダムアクセスメモリ（２７）
は、前記演算処理部用クロックにより動作することを特
徴とする請求項１記載のマイクロコントローラ。
【請求項７】前記演算処理部（２２）とは独立に前記
読み出し専用メモリ（２６）、ランダムアクセスメモリ
（２７）、周辺回路（２４、２５）間のデータ転送を行
うデータ転送制御回路を備えており、前記データ転送制
御回路は、前記演算処理部用クロックにより動作するこ
とを特徴とする請求項１記載のマイクロコントローラ。