JP4514371B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP4514371B2 JP4514371B2 JP2001256131A JP2001256131A JP4514371B2 JP 4514371 B2 JP4514371 B2 JP 4514371B2 JP 2001256131 A JP2001256131 A JP 2001256131A JP 2001256131 A JP2001256131 A JP 2001256131A JP 4514371 B2 JP4514371 B2 JP 4514371B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- standby
- detection
- interrupt
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スタンバイ制御回路及び外部からの割り込み信号を検出する割り込み検出回路を有するマイクロコンピュータに関し、特に、割り込み検出回路は通常動作時の割り込み検出手段とスタンバイ時の割り込み検出手段を有するＲＩＳＣ（reduced instruction set computer）型マイクロコンピュータに関する。
【０００２】
【従来の技術】
従来のマイクロコンピュータにおいて、マイクロコンピュータの消費電力を削減するために、ＣＰＵの処理及びＣＰＵへの動作クロックを停止させるためのプログラム命令を有し、ＣＰＵの処理が必要ないとき、このプログラム命令を実行することにより、スタンバイ状態に遷移する。
【０００３】
スタンバイ状態において、ＣＰＵへのシステムクロックを供給するシステムクロック発生器では、システムクロックの供給を停止する。
【０００４】
そして、一般的には、システムクロック発生器は、外部からの割り込み信号を検出する割り込み信号検出手段からの検出信号に応じて、ＣＰＵの動作クロックの供給の停止を解除している。
【０００５】
従来のＣＩＳＣ（complex instruction set computer）型マイクロコンピュータにおいて、命令処理サイクルは、例えば、図６に示すようなプログラムＲＯＭから命令を読み出すサイクルｔ１と、その読み出した命令を解読するサイクルｔ２と、その解読した命令を実行するサイクルｔ３という、予め決められた３サイクルを１命令実行の処理サイクルとして処理を進めている。
【０００６】
スタンバイ状態に入る場合、ＣＩＳＣ型マイクロコンピュータにおいては、一般的に、スタンバイ状態に遷移する命令を実行した後、即ち、サイクルｔ３の期間が終了するときにシステムクロックの停止を実行する。
【０００７】
割り込み信号検出回路では、通常動作時において、外部からの割り込み信号をシステムクロックに応じて検出している。一方、スタンバイ動作時においてはシステムクロックの供給が停止されているので、割り込み信号検出回路は、システムクロックに依らないで、外部の割り込み信号の検出を行う。そして、割り込み信号検出回路では、スタンバイ命令が実行されると実行サイクルｔ３を除いたｔ１あるいはｔ２のタイミングでスタンバイ動作用検出信号が選択出力される。これによりスタンバイ命令の実行とは重ならないタイミングでスタンバイ動作検出信号を選択出力している。
【０００８】
【発明が解決しようとする課題】
一方、ＲＩＳＣ型マイクロコンピュータにおいて、命令処理の実行は、パイプライン処理を行うことにより、図５に示すように毎サイクルにおいて命令の実行が行われる。このため、ＣＩＳＣ型マイクロコンピュータの場合のように、スタンバイモード設定の命令実行後、即ち、スタンバイ状態に遷移するタイミングと外部割り込み信号検出回路の検出手段を通常検出手段からスタンバイ用検出手段に切り換えるタイミングとの同期を取ることが難しいという問題が生じていた。
【０００９】
このため、本発明の課題は、スタンバイ動作の命令実行のタイミングに依らず外部からの割り込み信号の通常動作用検出手段の出力信号及びスタンバイ用検出手段の出力信号の切り換えを確実にする割り込み検出制御回路を提供すると共に、スタンバイ動作を外部割り込み信号検出に応じて確実に解除することである。
【００１０】
【課題を解決するための手段】
本発明は、上述した点に鑑みて、創作されたものであり、その特徴とするところは、外部からの割り込み信号を検出する割り込み検出回路と、システムクロックに基づいて第１及び第２タイミング信号を発生するタイミング発生回路と、前記割り込み検出回路から出力される第１割り込み検出信号を格納する第１レジスタと、前記第２タイミング信号に応じて前記第１割り込み検出信号を第１レジスタへ設定することを許可するゲートと、システムのスタンバイ状態を制御するスタンバイ制御回路と、前記スタンバイ制御回路から出力されるスタンバイ信号を格納する第２レジスタと、前記第２レジスタから出力される選択信号に応じて第１レジスタの出力信号または前記割り込み検出回路から出力される第２割り込み検出信号を選択出力するセレクタ回路とを備え、前記第２レジスタは前記第１タイミング信号に応じて前記スタンバイ制御回路から出力されるスタンバイ信号を格納すると共に前記選択信号を出力することを特徴とする。
【００１１】
また、前記スタンバイ制御回路はシステムクロックの停止を指示するクロック停止信号を出力する手段と、スタンバイ状態を示すスタンバイ信号を出力する手段とを具備し、前記クロック停止信号は前記スタンバイ信号を前記第２レジスタが格納するタイミングより遅延させて出力することを特徴とする。
【００１２】
本発明によれば、通常動作における外部からの割り込み信号検出手段の検出信号とスタンバイ動作の割り込み信号検出手段の検出信号との切り換えタイミングを確実にする割り込み検出回路を提供すると共に、外部からの割り込み信号を確実に検出し、スタンバイ動作の解除を確実に且つ安定して実行できる。
【００１３】
【発明の実施の形態】
本発明の詳細を図面に従って具体的に説明する。図１は本発明の実施例を示すブロック図である。
【００１４】
図１において、１はタイミング発生回路であって、２ビットのカウンタ及びデコーダ回路（図示せず）とから構成され、カウントに応じて第１及び第２タイミング信号Ｔ１及びＴ２を出力する。
【００１５】
２は割り込み検出回路であって、通常動作用検出手段とスタンバイ動作用検出手段とを有し、通常動作用検出手段は、第１タイミング信号Ｔ１に応じて外部から入力される割り込み信号２２を検出し、それに応じて第１検出信号ＤＥＴ１を出力する。また、スタンバイ動作用検出手段は、第１タイミング信号Ｔ１に依らず、即ち、非同期に外部から入力される割り込み信号２２を検出すると共に、検出結果を第２検出信号ＤＥＴ２として出力する。
【００１６】
３は第１ゲートであって、第２タイミング信号Ｔ２に応じて第１検出信号ＤＥＴ１を通過又は遮断する。
【００１７】
４は第１レジスタであって、第１ゲート３を介して入力される第１検出信号ＤＥＴ１をシステムクロック２１に基づいて格納し、それに応じて第３検出信号ＤＥＴ３を出力する。
【００１８】
５はスタンバイ制御回路であって、ＣＰＵ（図示せず）からバスＢＵＳを介してスタンバイ設定データを格納し、格納と同時に第１スタンバイ信号ＳＴＢＹ１を出力する。また、スタンバイ制御回路５は、スタンバイ動作を示す設定データが設定されると、それに応じてシステムクロックの供給停止を指示するクロック停止信号ＣＫＳＴＰを出力する。
【００１９】
６は第２レジスタであって、第１スタンバイ信号ＳＴＢＹ１を第１タイミング信号Ｔ１に応じて格納し、それに応じて選択信号ＳＥＬを出力する。
【００２０】
７はセレクタ回路であって、選択信号ＳＥＬに応じて第２検出信号又は第３検出信号を選択し、選択した検出信号を極性反転しセット信号２４として出力する。
【００２１】
８は第３レジスタであって、信号２４に応じて割り込み要因信号ＥＸＩＮＴを出力する。
【００２２】
９は第２ゲートであって、外部から入力される許可フラグ２３に応じて割り込み要因信号ＥＸＩＮＴを極性反転し、割り込み要求信号ＩＲＱＸとして出力する。そして、ＣＰＵ（図示せず）は、割り込み要求信号ＩＲＱＸに応じて割り込み処理を行う。
【００２３】
本実施形態の特徴とするところは、タイミング発生回路１と第２レジスタ６を備え、割り込み検出回路２において、通常動作用検出手段は第１タイミング信号Ｔ１に応じて割り込み信号２２を検出すると共に、第２レジスタ６は、第１タイミング信号Ｔ１に同期して第１スタンバイ信号ＳＴＢＹ１を格納し、格納と同時に選択信号ＳＥＬを出力することにある。
【００２４】
これにより、セレクタ回路７では、第１タイミング信号Ｔ１に依って通常動作用割り込み検出信号からスタンバイ動作用割り込み検出信号への切換出力し、スタンバイ動作の遷移とその切り換えタイミングとの同期化を実現している。
【００２５】
次に、本発明の実施形態の動作を図３及び４のタイムチャートを参照して説明する。
【００２６】
まず、タイミング発生回路１において、２ビットで構成されるカウンタが図３（イ）のようにシステムクロック２１を計数し、その計数した値が「００」の時にデコーダ回路から図３（ウ）のように第１タイミング信号Ｔ１がＨレベルとして出力される。更に、カウンタが図３（イ）のように計数した値が「１１」の時にデコーダ回路では、図３（エ）のように第２タイミング信号Ｔ２がＨレベルとして出力される。
【００２７】
最初に、通常動作時の割り込み検出動作について説明する。
【００２８】
割り込み検出回路２において、通常動作用検出手段は、図３（ウ）の第１タイミング信号Ｔ１のＨレベルに応じて外部からの割り込み信号２２を取り込み、例えば、割り込み信号の検出条件が立ち上り検出に設定されている場合、外部からの割り込み信号２２がＬレベルからＨレベルに変化すると、外部割り込み信号２２の立ち上りを検出し、図３（カ）のように第１検出信号ＤＥＴ１がＨレベルとして出力される。
【００２９】
次に、第１ゲート３では、図３（エ）の第２タイミング信号Ｔ２のＨレベルに応じて第１検出信号ＤＥＴ１のＨレベルが通過出力される。
【００３０】
そして、第１レジスタ４では、システムクロック２１の立ち上りに基づいて第１検出信号ＤＥＴ１を格納し、格納と同時に図３（ク）のように第３検出信号ＤＥＴ３がＨレベルとして出力される。
【００３１】
次に、スタンバイ命令の実行によって、通常動作からスタンバイ動作に切り換ったときの割り込み検出動作について説明する。
【００３２】
まず、割り込み検出回路２において、スタンバイ動作用検出手段は、例えば、外部からの割り込み信号２２の検出条件がＨレベルに設定されている場合、スタンバイ用割り込み検出手段では外部からの割り込み信号２２がＨレベルとなると直ちに図３（キ）のように第２検出信号ＤＥＴ２がＨレベルとして出力される。
【００３３】
また、スタンバイ制御回路５において、スタンバイ命令が実行された場合、第２セレクタ回路５０ではスタンバイモードを示す図４（オ）のＨレベルに応じてスタンバイ設定データが格納され、格納と同時に図４（カ）のように第１スタンバイ信号ＳＴＢＹ１がＨレベルとして出力される。
【００３４】
次に、第２レジスタ６では、図４（ウ）のように第１タイミング信号Ｔ１のＨレベルに応じて第１スタンバイ信号ＳＴＢＹ１を格納し、格納と同時に図４（キ）のように選択信号ＳＥＬがＨレベルとして出力される。
【００３５】
これにより、セレクタ回路７では、選択信号ＳＥＬのＨレベルに応じて第２検出信号ＤＥＴ２の極性が反転され、セット信号２４がＬレベルとして出力される。
【００３６】
そして、第３レジスタ８では、セット信号２４は第３レジスタのセット入力に入力され、それに応じて割り込み要因信号ＥＸＩＮＴがＨレベルとして出力される。
【００３７】
次に、第２ゲート９では、許可フラグ２３が割り込み処理要求の許可を示すＨレベルの場合、割り込み要因信号ＥＸＩＮＴに応じて割り込み要求信号ＩＲＱＸがＬレベルとして出力される。尚、割り込み要求信号ＩＲＱＸは、ＣＰＵへ供給される。ＣＰＵでは、割り込み要求信号ＩＲＱＸが割り込み処理の要求を示すＬレベルの場合、割り込み処理を実行する。そして、ＣＰＵは、割り込み処理が終了すると、バスＢＵＳを介して第３レジスタ８を初期化する。即ち、割り込み要因信号ＥＸＩＮＴはＬレベルとなる。
【００３８】
以上より、タイミング発生回路１より発生される第１タイミング信号Ｔ１によって、通常動作用割り込み検出手段の検出信号とスタンバイ用割り込み検出手段の検出信号とを切り換え出力するセレクタ回路７の切り換えタイミングを同期させる。これにより、セレクタ回路７において、スタンバイモード遷移時、通常動作用割り込み検出手段の検出信号からスタンバイ動作用割り込み検出手段の検出信号へ切り換えることを実現している。
【００３９】
尚、図２は、スタンバイ制御回路５の具体例を示す図である。
【００４０】
図２において、５０は第２セレクタ回路であって、スタンバイ命令が実行された際、ＣＰＵからバスＢＵＳを介して入力されるスタンバイ設定データを選択出力する。
【００４１】
５１は第３ゲートであって、割り込み要求信号ＩＲＱＸに応じてセレクタ回路５０から出力される信号を通過又は遮断する。
【００４２】
５２は第４レジスタであって、第３ゲート５１の出力信号をシステムクロックに基づいて格納し、格納と同時に第１スタンバイ信号ＳＴＢＹ１として出力する。
【００４３】
５３は遅延回路であって、４ビットのシフトレジスタで構成され、第１スタンバイ信号ＳＴＢＹ１をシステムクロック２１に基づいて遅延し、それに応じて第２スタンバイ信号ＳＴＢＹ２として出力する。
【００４４】
５４は第４ゲートであって、第１及び第２スタンバイ信号ＳＴＢＹ１及びＳＴＢＹ２をゲートしクロック停止信号ＣＫＳＴＰとして出力する。尚、クロック停止信号ＣＫＳＴＰは、システムクロック発生回路（図示せず）へ供給される。システムクロック発生回路は、クロック停止信号ＣＫＳＴＰに応じてシステムクロックの供給を停止する。
【００４５】
５５は第５ゲートであって、クロック停止信号ＣＫＳＴＰ及び割り込み要求信号ＩＲＱＸをゲートし停止解除信号ＲＥＬＸとして出力する。尚、停止解除信号ＲＥＬＸは、システムクロック発生回路へ供給される。システムクロック発生回路は、クロック停止信号ＣＫＳＴＰに応じてシステムクロックの供給の停止を解除する。
【００４６】
図２のスタンバイ制御回路の動作を図４のタイムチャートを用いて説明する。
【００４７】
先ず、スタンバイ命令が実行されると、第２セレクタ回路５０では、ＣＰＵからバスＢＵＳを介して入力されるスタンバイモードを示すスタンバイ設定データのＨレベルが選択出力される。
【００４８】
そして、第３ゲート５１では、第２セレクタ回路５０から出力されたＨレベルと割り込み要求信号ＩＲＱＸとをゲートし、割り込み要求信号ＩＲＱＸが割り込み要求を指示しないＨレベルの場合、第２セレクタ回路５０の出力信号のＨレベルが通過する。
【００４９】
第４レジスタ５２では、第２セレクタ回路５０及び第３ゲート５１を介して入力されるスタンバイ設定データを格納し、格納と同時に第１スタンバイ信号ＳＴＢＹ１がスタンバイ動作を示すＨレベルとして出力される。
【００５０】
次に、遅延回路５３では、第１スタンバイ信号ＳＴＢＹ１がシステムクロック２１の４サイクル分だけ遅延され、それに応じて第２スタンバイ信号ＳＴＢＹ２がＨレベルとして出力される。
【００５１】
そして、第４ゲート５４では、第１スタンバイ信号ＳＴＢＹ１及び第２スタンバイ信号ＳＴＢＹ２をゲートし、それに応じてクロック停止信号ＣＫＳＴＰがシステムクロックの停止を指示するＨレベルとして出力される。これにより、システムクロック発生回路では、クロック停止信号ＣＫＳＴＰに応じて、システムクロックの供給が停止される。スタンバイ制御回路において、スタンバイ設定データが設定された後、即ち、第１スタンバイ信号ＳＴＢＹ１がＨレベルに遷移した後、システムクロックの４サイクル遅延してクロック停止信号ＣＫＳＴＰが出力されるので、タイミング発生回路１では、必ず第１及び第２タイミング信号Ｔ１及びＴ２のＨレベルが発生することができ、第２レジスタは第１スタンバイ信号ＳＴＢＹ１を格納し、確実に選択信号ＳＥＬを出力することができる。
【００５２】
よって、スタンバイ命令が実行された後、第２レジスタ６が第１スタンバイ信号ＳＴＢＹ１を確実に格納できるようにクロック停止信号ＣＫＳＴＰの出力を遅延し、通常動作用割り込み検出手段の検出信号からスタンバイ動作用割り込み検出手段の検出信号へ切り換えを実現している。
【００５３】
次に、スタンバイ時のクロック停止を解除する動作は、例えば、スタンバイ時の割り込み検出条件がＨレベルに設定されている場合、外部からの割り込み信号２２が、ＬレベルからＨレベルに変化すると、割り込み検出回路２では、直ちに第２検出信号ＤＥＴ２がＨレベルとして出力される。
【００５４】
そして、図１に戻り、第１セレクタ回路７では、スタンバイ状態であるので選択信号ＳＥＬのＨレベルに応じて第２検出信号ＤＥＴ２のＨレベルの極性が反転され、セット信号２４がＬレベルとして出力される。
【００５５】
次に、第３レジスタ８では、セット信号２４のＬレベルに基づいて割り込み要因信号ＥＸＩＮＴをＨレベルとして出力する。
【００５６】
ここで、許可フラグ２３がＨレベルであると、外部からの割り込み信号が検出されたとき、スタンバイを解除すると共に、その割り込み要因に対する命令処理が許可され、第２ゲート９では、割り込み要因信号ＥＸＩＮＴのＨレベル及び許可フラグ２３のＨレベルに応じて割り込み要求信号ＩＲＱＸが割り込みの要求を示すＬレベルとして出力される。
【００５７】
一方、図２の第５ゲート５５では、クロック停止信号ＣＫＳＴＰのＨレベル及びスタンバイ解除信号２５のＬレベルの値に応じて停止解除信号ＲＥＬＸがシステムクロックの停止の解除を示すＬレベルとして出力される。これにより、システムクロック発生器では、システムクロック２１の供給の停止を解除し、システムクロックの供給を再開する。
【００５８】
【発明の効果】
上述の如く、本発明によれば、ＲＩＳＣ型マイクロコンピュータにおいて、スタンバイ動作開始時に、システムクロックに同期した割り込み信号検出手段である通常動作用の検出手段からシステムクロックに依らない割り込み信号検出手段であるスタンバイ用検出手段に切り換えルタイミングを確実に同期させることが可能となる。
【００５９】
また、スタンバイ動作開始時に、通常用の検出手段の検出信号からスタンバイ用の検出手段の検出信号へ確実に切り換えられるため、スタンバイ動作において、外部からの割り込み信号が発生した場合、スタンバイ動作の解除を確実に行えるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１のスタンバイ制御回路５の具体例を示す図である。
【図３】本発明の実施形態の割り込み信号検出タイミングを示す図である。
【図４】本発明の実施形態のスタンバイ動作のタイミングを示す図である。
【図５】ＲＩＳＣ型マイクロコンピュータの命令処理の例を示すタイミング図である。
【図６】ＣＩＳＣ型マイクロコンピュータの命令処理の例を示すタイミング図である。
【符号の説明】
１ タイミング発生回路
２ 割り込み検出回路
３ 第１ゲート
４ 第１レジスタ
５ スタンバイ制御回路
６ 第２レジスタ
７ 第１セレクタ回路
８ 第３レジスタ
９ 第２ゲート
５０ 第２セレクタ回路
５１ 第３ゲート
５２ 第４レジスタ
５３ 遅延回路
５４ 第４ゲート
５５ 第５ゲート
２１ システムクロック信号
２２ 外部からの割り込み信号
２３ 許可フラグ
２４ セット信号
【発明の属する技術分野】
本発明は、スタンバイ制御回路及び外部からの割り込み信号を検出する割り込み検出回路を有するマイクロコンピュータに関し、特に、割り込み検出回路は通常動作時の割り込み検出手段とスタンバイ時の割り込み検出手段を有するＲＩＳＣ（reduced instruction set computer）型マイクロコンピュータに関する。
【０００２】
【従来の技術】
従来のマイクロコンピュータにおいて、マイクロコンピュータの消費電力を削減するために、ＣＰＵの処理及びＣＰＵへの動作クロックを停止させるためのプログラム命令を有し、ＣＰＵの処理が必要ないとき、このプログラム命令を実行することにより、スタンバイ状態に遷移する。
【０００３】
スタンバイ状態において、ＣＰＵへのシステムクロックを供給するシステムクロック発生器では、システムクロックの供給を停止する。
【０００４】
そして、一般的には、システムクロック発生器は、外部からの割り込み信号を検出する割り込み信号検出手段からの検出信号に応じて、ＣＰＵの動作クロックの供給の停止を解除している。
【０００５】
従来のＣＩＳＣ（complex instruction set computer）型マイクロコンピュータにおいて、命令処理サイクルは、例えば、図６に示すようなプログラムＲＯＭから命令を読み出すサイクルｔ１と、その読み出した命令を解読するサイクルｔ２と、その解読した命令を実行するサイクルｔ３という、予め決められた３サイクルを１命令実行の処理サイクルとして処理を進めている。
【０００６】
スタンバイ状態に入る場合、ＣＩＳＣ型マイクロコンピュータにおいては、一般的に、スタンバイ状態に遷移する命令を実行した後、即ち、サイクルｔ３の期間が終了するときにシステムクロックの停止を実行する。
【０００７】
割り込み信号検出回路では、通常動作時において、外部からの割り込み信号をシステムクロックに応じて検出している。一方、スタンバイ動作時においてはシステムクロックの供給が停止されているので、割り込み信号検出回路は、システムクロックに依らないで、外部の割り込み信号の検出を行う。そして、割り込み信号検出回路では、スタンバイ命令が実行されると実行サイクルｔ３を除いたｔ１あるいはｔ２のタイミングでスタンバイ動作用検出信号が選択出力される。これによりスタンバイ命令の実行とは重ならないタイミングでスタンバイ動作検出信号を選択出力している。
【０００８】
【発明が解決しようとする課題】
一方、ＲＩＳＣ型マイクロコンピュータにおいて、命令処理の実行は、パイプライン処理を行うことにより、図５に示すように毎サイクルにおいて命令の実行が行われる。このため、ＣＩＳＣ型マイクロコンピュータの場合のように、スタンバイモード設定の命令実行後、即ち、スタンバイ状態に遷移するタイミングと外部割り込み信号検出回路の検出手段を通常検出手段からスタンバイ用検出手段に切り換えるタイミングとの同期を取ることが難しいという問題が生じていた。
【０００９】
このため、本発明の課題は、スタンバイ動作の命令実行のタイミングに依らず外部からの割り込み信号の通常動作用検出手段の出力信号及びスタンバイ用検出手段の出力信号の切り換えを確実にする割り込み検出制御回路を提供すると共に、スタンバイ動作を外部割り込み信号検出に応じて確実に解除することである。
【００１０】
【課題を解決するための手段】
本発明は、上述した点に鑑みて、創作されたものであり、その特徴とするところは、外部からの割り込み信号を検出する割り込み検出回路と、システムクロックに基づいて第１及び第２タイミング信号を発生するタイミング発生回路と、前記割り込み検出回路から出力される第１割り込み検出信号を格納する第１レジスタと、前記第２タイミング信号に応じて前記第１割り込み検出信号を第１レジスタへ設定することを許可するゲートと、システムのスタンバイ状態を制御するスタンバイ制御回路と、前記スタンバイ制御回路から出力されるスタンバイ信号を格納する第２レジスタと、前記第２レジスタから出力される選択信号に応じて第１レジスタの出力信号または前記割り込み検出回路から出力される第２割り込み検出信号を選択出力するセレクタ回路とを備え、前記第２レジスタは前記第１タイミング信号に応じて前記スタンバイ制御回路から出力されるスタンバイ信号を格納すると共に前記選択信号を出力することを特徴とする。
【００１１】
また、前記スタンバイ制御回路はシステムクロックの停止を指示するクロック停止信号を出力する手段と、スタンバイ状態を示すスタンバイ信号を出力する手段とを具備し、前記クロック停止信号は前記スタンバイ信号を前記第２レジスタが格納するタイミングより遅延させて出力することを特徴とする。
【００１２】
本発明によれば、通常動作における外部からの割り込み信号検出手段の検出信号とスタンバイ動作の割り込み信号検出手段の検出信号との切り換えタイミングを確実にする割り込み検出回路を提供すると共に、外部からの割り込み信号を確実に検出し、スタンバイ動作の解除を確実に且つ安定して実行できる。
【００１３】
【発明の実施の形態】
本発明の詳細を図面に従って具体的に説明する。図１は本発明の実施例を示すブロック図である。
【００１４】
図１において、１はタイミング発生回路であって、２ビットのカウンタ及びデコーダ回路（図示せず）とから構成され、カウントに応じて第１及び第２タイミング信号Ｔ１及びＴ２を出力する。
【００１５】
２は割り込み検出回路であって、通常動作用検出手段とスタンバイ動作用検出手段とを有し、通常動作用検出手段は、第１タイミング信号Ｔ１に応じて外部から入力される割り込み信号２２を検出し、それに応じて第１検出信号ＤＥＴ１を出力する。また、スタンバイ動作用検出手段は、第１タイミング信号Ｔ１に依らず、即ち、非同期に外部から入力される割り込み信号２２を検出すると共に、検出結果を第２検出信号ＤＥＴ２として出力する。
【００１６】
３は第１ゲートであって、第２タイミング信号Ｔ２に応じて第１検出信号ＤＥＴ１を通過又は遮断する。
【００１７】
４は第１レジスタであって、第１ゲート３を介して入力される第１検出信号ＤＥＴ１をシステムクロック２１に基づいて格納し、それに応じて第３検出信号ＤＥＴ３を出力する。
【００１８】
５はスタンバイ制御回路であって、ＣＰＵ（図示せず）からバスＢＵＳを介してスタンバイ設定データを格納し、格納と同時に第１スタンバイ信号ＳＴＢＹ１を出力する。また、スタンバイ制御回路５は、スタンバイ動作を示す設定データが設定されると、それに応じてシステムクロックの供給停止を指示するクロック停止信号ＣＫＳＴＰを出力する。
【００１９】
６は第２レジスタであって、第１スタンバイ信号ＳＴＢＹ１を第１タイミング信号Ｔ１に応じて格納し、それに応じて選択信号ＳＥＬを出力する。
【００２０】
７はセレクタ回路であって、選択信号ＳＥＬに応じて第２検出信号又は第３検出信号を選択し、選択した検出信号を極性反転しセット信号２４として出力する。
【００２１】
８は第３レジスタであって、信号２４に応じて割り込み要因信号ＥＸＩＮＴを出力する。
【００２２】
９は第２ゲートであって、外部から入力される許可フラグ２３に応じて割り込み要因信号ＥＸＩＮＴを極性反転し、割り込み要求信号ＩＲＱＸとして出力する。そして、ＣＰＵ（図示せず）は、割り込み要求信号ＩＲＱＸに応じて割り込み処理を行う。
【００２３】
本実施形態の特徴とするところは、タイミング発生回路１と第２レジスタ６を備え、割り込み検出回路２において、通常動作用検出手段は第１タイミング信号Ｔ１に応じて割り込み信号２２を検出すると共に、第２レジスタ６は、第１タイミング信号Ｔ１に同期して第１スタンバイ信号ＳＴＢＹ１を格納し、格納と同時に選択信号ＳＥＬを出力することにある。
【００２４】
これにより、セレクタ回路７では、第１タイミング信号Ｔ１に依って通常動作用割り込み検出信号からスタンバイ動作用割り込み検出信号への切換出力し、スタンバイ動作の遷移とその切り換えタイミングとの同期化を実現している。
【００２５】
次に、本発明の実施形態の動作を図３及び４のタイムチャートを参照して説明する。
【００２６】
まず、タイミング発生回路１において、２ビットで構成されるカウンタが図３（イ）のようにシステムクロック２１を計数し、その計数した値が「００」の時にデコーダ回路から図３（ウ）のように第１タイミング信号Ｔ１がＨレベルとして出力される。更に、カウンタが図３（イ）のように計数した値が「１１」の時にデコーダ回路では、図３（エ）のように第２タイミング信号Ｔ２がＨレベルとして出力される。
【００２７】
最初に、通常動作時の割り込み検出動作について説明する。
【００２８】
割り込み検出回路２において、通常動作用検出手段は、図３（ウ）の第１タイミング信号Ｔ１のＨレベルに応じて外部からの割り込み信号２２を取り込み、例えば、割り込み信号の検出条件が立ち上り検出に設定されている場合、外部からの割り込み信号２２がＬレベルからＨレベルに変化すると、外部割り込み信号２２の立ち上りを検出し、図３（カ）のように第１検出信号ＤＥＴ１がＨレベルとして出力される。
【００２９】
次に、第１ゲート３では、図３（エ）の第２タイミング信号Ｔ２のＨレベルに応じて第１検出信号ＤＥＴ１のＨレベルが通過出力される。
【００３０】
そして、第１レジスタ４では、システムクロック２１の立ち上りに基づいて第１検出信号ＤＥＴ１を格納し、格納と同時に図３（ク）のように第３検出信号ＤＥＴ３がＨレベルとして出力される。
【００３１】
次に、スタンバイ命令の実行によって、通常動作からスタンバイ動作に切り換ったときの割り込み検出動作について説明する。
【００３２】
まず、割り込み検出回路２において、スタンバイ動作用検出手段は、例えば、外部からの割り込み信号２２の検出条件がＨレベルに設定されている場合、スタンバイ用割り込み検出手段では外部からの割り込み信号２２がＨレベルとなると直ちに図３（キ）のように第２検出信号ＤＥＴ２がＨレベルとして出力される。
【００３３】
また、スタンバイ制御回路５において、スタンバイ命令が実行された場合、第２セレクタ回路５０ではスタンバイモードを示す図４（オ）のＨレベルに応じてスタンバイ設定データが格納され、格納と同時に図４（カ）のように第１スタンバイ信号ＳＴＢＹ１がＨレベルとして出力される。
【００３４】
次に、第２レジスタ６では、図４（ウ）のように第１タイミング信号Ｔ１のＨレベルに応じて第１スタンバイ信号ＳＴＢＹ１を格納し、格納と同時に図４（キ）のように選択信号ＳＥＬがＨレベルとして出力される。
【００３５】
これにより、セレクタ回路７では、選択信号ＳＥＬのＨレベルに応じて第２検出信号ＤＥＴ２の極性が反転され、セット信号２４がＬレベルとして出力される。
【００３６】
そして、第３レジスタ８では、セット信号２４は第３レジスタのセット入力に入力され、それに応じて割り込み要因信号ＥＸＩＮＴがＨレベルとして出力される。
【００３７】
次に、第２ゲート９では、許可フラグ２３が割り込み処理要求の許可を示すＨレベルの場合、割り込み要因信号ＥＸＩＮＴに応じて割り込み要求信号ＩＲＱＸがＬレベルとして出力される。尚、割り込み要求信号ＩＲＱＸは、ＣＰＵへ供給される。ＣＰＵでは、割り込み要求信号ＩＲＱＸが割り込み処理の要求を示すＬレベルの場合、割り込み処理を実行する。そして、ＣＰＵは、割り込み処理が終了すると、バスＢＵＳを介して第３レジスタ８を初期化する。即ち、割り込み要因信号ＥＸＩＮＴはＬレベルとなる。
【００３８】
以上より、タイミング発生回路１より発生される第１タイミング信号Ｔ１によって、通常動作用割り込み検出手段の検出信号とスタンバイ用割り込み検出手段の検出信号とを切り換え出力するセレクタ回路７の切り換えタイミングを同期させる。これにより、セレクタ回路７において、スタンバイモード遷移時、通常動作用割り込み検出手段の検出信号からスタンバイ動作用割り込み検出手段の検出信号へ切り換えることを実現している。
【００３９】
尚、図２は、スタンバイ制御回路５の具体例を示す図である。
【００４０】
図２において、５０は第２セレクタ回路であって、スタンバイ命令が実行された際、ＣＰＵからバスＢＵＳを介して入力されるスタンバイ設定データを選択出力する。
【００４１】
５１は第３ゲートであって、割り込み要求信号ＩＲＱＸに応じてセレクタ回路５０から出力される信号を通過又は遮断する。
【００４２】
５２は第４レジスタであって、第３ゲート５１の出力信号をシステムクロックに基づいて格納し、格納と同時に第１スタンバイ信号ＳＴＢＹ１として出力する。
【００４３】
５３は遅延回路であって、４ビットのシフトレジスタで構成され、第１スタンバイ信号ＳＴＢＹ１をシステムクロック２１に基づいて遅延し、それに応じて第２スタンバイ信号ＳＴＢＹ２として出力する。
【００４４】
５４は第４ゲートであって、第１及び第２スタンバイ信号ＳＴＢＹ１及びＳＴＢＹ２をゲートしクロック停止信号ＣＫＳＴＰとして出力する。尚、クロック停止信号ＣＫＳＴＰは、システムクロック発生回路（図示せず）へ供給される。システムクロック発生回路は、クロック停止信号ＣＫＳＴＰに応じてシステムクロックの供給を停止する。
【００４５】
５５は第５ゲートであって、クロック停止信号ＣＫＳＴＰ及び割り込み要求信号ＩＲＱＸをゲートし停止解除信号ＲＥＬＸとして出力する。尚、停止解除信号ＲＥＬＸは、システムクロック発生回路へ供給される。システムクロック発生回路は、クロック停止信号ＣＫＳＴＰに応じてシステムクロックの供給の停止を解除する。
【００４６】
図２のスタンバイ制御回路の動作を図４のタイムチャートを用いて説明する。
【００４７】
先ず、スタンバイ命令が実行されると、第２セレクタ回路５０では、ＣＰＵからバスＢＵＳを介して入力されるスタンバイモードを示すスタンバイ設定データのＨレベルが選択出力される。
【００４８】
そして、第３ゲート５１では、第２セレクタ回路５０から出力されたＨレベルと割り込み要求信号ＩＲＱＸとをゲートし、割り込み要求信号ＩＲＱＸが割り込み要求を指示しないＨレベルの場合、第２セレクタ回路５０の出力信号のＨレベルが通過する。
【００４９】
第４レジスタ５２では、第２セレクタ回路５０及び第３ゲート５１を介して入力されるスタンバイ設定データを格納し、格納と同時に第１スタンバイ信号ＳＴＢＹ１がスタンバイ動作を示すＨレベルとして出力される。
【００５０】
次に、遅延回路５３では、第１スタンバイ信号ＳＴＢＹ１がシステムクロック２１の４サイクル分だけ遅延され、それに応じて第２スタンバイ信号ＳＴＢＹ２がＨレベルとして出力される。
【００５１】
そして、第４ゲート５４では、第１スタンバイ信号ＳＴＢＹ１及び第２スタンバイ信号ＳＴＢＹ２をゲートし、それに応じてクロック停止信号ＣＫＳＴＰがシステムクロックの停止を指示するＨレベルとして出力される。これにより、システムクロック発生回路では、クロック停止信号ＣＫＳＴＰに応じて、システムクロックの供給が停止される。スタンバイ制御回路において、スタンバイ設定データが設定された後、即ち、第１スタンバイ信号ＳＴＢＹ１がＨレベルに遷移した後、システムクロックの４サイクル遅延してクロック停止信号ＣＫＳＴＰが出力されるので、タイミング発生回路１では、必ず第１及び第２タイミング信号Ｔ１及びＴ２のＨレベルが発生することができ、第２レジスタは第１スタンバイ信号ＳＴＢＹ１を格納し、確実に選択信号ＳＥＬを出力することができる。
【００５２】
よって、スタンバイ命令が実行された後、第２レジスタ６が第１スタンバイ信号ＳＴＢＹ１を確実に格納できるようにクロック停止信号ＣＫＳＴＰの出力を遅延し、通常動作用割り込み検出手段の検出信号からスタンバイ動作用割り込み検出手段の検出信号へ切り換えを実現している。
【００５３】
次に、スタンバイ時のクロック停止を解除する動作は、例えば、スタンバイ時の割り込み検出条件がＨレベルに設定されている場合、外部からの割り込み信号２２が、ＬレベルからＨレベルに変化すると、割り込み検出回路２では、直ちに第２検出信号ＤＥＴ２がＨレベルとして出力される。
【００５４】
そして、図１に戻り、第１セレクタ回路７では、スタンバイ状態であるので選択信号ＳＥＬのＨレベルに応じて第２検出信号ＤＥＴ２のＨレベルの極性が反転され、セット信号２４がＬレベルとして出力される。
【００５５】
次に、第３レジスタ８では、セット信号２４のＬレベルに基づいて割り込み要因信号ＥＸＩＮＴをＨレベルとして出力する。
【００５６】
ここで、許可フラグ２３がＨレベルであると、外部からの割り込み信号が検出されたとき、スタンバイを解除すると共に、その割り込み要因に対する命令処理が許可され、第２ゲート９では、割り込み要因信号ＥＸＩＮＴのＨレベル及び許可フラグ２３のＨレベルに応じて割り込み要求信号ＩＲＱＸが割り込みの要求を示すＬレベルとして出力される。
【００５７】
一方、図２の第５ゲート５５では、クロック停止信号ＣＫＳＴＰのＨレベル及びスタンバイ解除信号２５のＬレベルの値に応じて停止解除信号ＲＥＬＸがシステムクロックの停止の解除を示すＬレベルとして出力される。これにより、システムクロック発生器では、システムクロック２１の供給の停止を解除し、システムクロックの供給を再開する。
【００５８】
【発明の効果】
上述の如く、本発明によれば、ＲＩＳＣ型マイクロコンピュータにおいて、スタンバイ動作開始時に、システムクロックに同期した割り込み信号検出手段である通常動作用の検出手段からシステムクロックに依らない割り込み信号検出手段であるスタンバイ用検出手段に切り換えルタイミングを確実に同期させることが可能となる。
【００５９】
また、スタンバイ動作開始時に、通常用の検出手段の検出信号からスタンバイ用の検出手段の検出信号へ確実に切り換えられるため、スタンバイ動作において、外部からの割り込み信号が発生した場合、スタンバイ動作の解除を確実に行えるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１のスタンバイ制御回路５の具体例を示す図である。
【図３】本発明の実施形態の割り込み信号検出タイミングを示す図である。
【図４】本発明の実施形態のスタンバイ動作のタイミングを示す図である。
【図５】ＲＩＳＣ型マイクロコンピュータの命令処理の例を示すタイミング図である。
【図６】ＣＩＳＣ型マイクロコンピュータの命令処理の例を示すタイミング図である。
【符号の説明】
１ タイミング発生回路
２ 割り込み検出回路
３ 第１ゲート
４ 第１レジスタ
５ スタンバイ制御回路
６ 第２レジスタ
７ 第１セレクタ回路
８ 第３レジスタ
９ 第２ゲート
５０ 第２セレクタ回路
５１ 第３ゲート
５２ 第４レジスタ
５３ 遅延回路
５４ 第４ゲート
５５ 第５ゲート
２１ システムクロック信号
２２ 外部からの割り込み信号
２３ 許可フラグ
２４ セット信号
Claims (3)
- 毎サイクルにおいて命令の実行が行われるＲＩＳＣ型マイクロコンピュータにおいて、
システムクロックをカウントし、そのカウント値に応じて第１タイミング信号と第２タイミング信号を発生するタイミング発生回路と、
外部から入力される割り込み信号を前記第１タイミング信号の到来毎に検出し、その検出に応じて第１検出信号を出力すると共に、前記割り込み信号を非同期で検出し、その検出に応じて第２検出信号を出力する割り込み検出回路と、
前記第１検出信号を前記第２タイミング信号の到来毎に格納して、第３検出信号を出力する第１レジスタと、
スタンバイ命令を前記システムクロックの到来毎に検出し、その検出に応じてスタンバイ信号を出力するスタンバイ制御回路と、
前記スタンバイ信号を前記第１タイミング信号の到来毎に格納し、選択信号を出力する第２レジスタと、
前記選択信号に応じて、前記第２検出信号と前記第３検出信号とを選択出力するセレクタ回路と、
セット端子を有し、前記セット端子に前記セレクタ回路からの出力が印加され、入力信号の状態を問わず、前記セレクタ回路からの出力に応じて、割り込み要因信号をセットし、出力する第３レジスタと、を備え、
前記システムクロックが供給されている通常動作時、前記セレクタ回路は前記第３検出信号を出力し、前記システムクロックの供給が停止しているスタンバイ状態時、前記セレクタ回路は前記第２検出信号を出力することで、通常動作時とスタンバイ状態時に関わらず、外部から入力される割り込み信号を検出し、前記割り込み要因信号を出力することを特徴とするマイクロコンピュータ。 - 前記スタンバイ制御回路はシステムクロックの停止を指示するクロック停止信号を出力する手段とを具備し、
前記クロック停止信号は前記スタンバイ信号を前記第２レジスタが格納するタイミングより遅延させて出力することを特徴とする請求項１記載のマイクロコンピュータ。 - 前記スタンバイ制御回路は、前記クロック停止信号が出力されている最中に、前記割り込み信号に応じて、スタンバイ状態を解除する停止解除信号を出力することを特徴とする請求項２記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001256131A JP4514371B2 (ja) | 2001-08-27 | 2001-08-27 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001256131A JP4514371B2 (ja) | 2001-08-27 | 2001-08-27 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003067358A JP2003067358A (ja) | 2003-03-07 |
| JP4514371B2 true JP4514371B2 (ja) | 2010-07-28 |
Family
ID=19083988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001256131A Expired - Lifetime JP4514371B2 (ja) | 2001-08-27 | 2001-08-27 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4514371B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245242A (ja) * | 1985-04-23 | 1986-10-31 | Sharp Corp | 割り込み入力回路 |
| JPS63100522A (ja) * | 1987-08-28 | 1988-05-02 | Hitachi Ltd | デ−タ処理装置におけるクロツク信号供給制御方法 |
-
2001
- 2001-08-27 JP JP2001256131A patent/JP4514371B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245242A (ja) * | 1985-04-23 | 1986-10-31 | Sharp Corp | 割り込み入力回路 |
| JPS63100522A (ja) * | 1987-08-28 | 1988-05-02 | Hitachi Ltd | デ−タ処理装置におけるクロツク信号供給制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003067358A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2748822B2 (ja) | 情報処理装置 | |
| EP2642392B1 (en) | Semiconductor integrated circuit device and system using the same | |
| US5299320A (en) | Program control type vector processor for executing a vector pipeline operation for a series of vector data which is in accordance with a vector pipeline | |
| JP3709040B2 (ja) | 非同期データ処理装置 | |
| US20070288724A1 (en) | Microprocessor | |
| JP4514371B2 (ja) | マイクロコンピュータ | |
| JP4491365B2 (ja) | 直列インタフェース回路 | |
| JPS58182758A (ja) | 演算制御装置 | |
| JP3641448B2 (ja) | 演算処理装置 | |
| JP4253383B2 (ja) | メモリ装置 | |
| JP2006350930A (ja) | 制御回路及び情報処理装置 | |
| US7103758B2 (en) | Microcontroller performing safe recovery from standby mode | |
| JP3114645B2 (ja) | メモリセル装置のリセット制御回路 | |
| EP1443412A2 (en) | Information processing apparatus and memory access arranging method | |
| JP3204390B2 (ja) | マイクロコンピュータ | |
| JP2636192B2 (ja) | 情報処理装置 | |
| JP5414323B2 (ja) | 半導体集積回路装置 | |
| JP3461887B2 (ja) | 可変長パイプライン制御装置 | |
| JP2721611B2 (ja) | プログラマブルコントローラ | |
| JP2000099328A (ja) | プロセッサ及びその実行制御方法 | |
| JP2008299740A (ja) | 非同期マイクロプロセッサ、電子情報装置 | |
| JP2002268876A (ja) | パイプライン処理方法、及び情報処理装置 | |
| JP2001084142A (ja) | マイクロプロセッサ | |
| JPH08161222A (ja) | プロセッサ及びそのプログラム作成方法 | |
| JP2000305782A (ja) | 演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100511 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4514371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |