JP5755103B2 - ブロック線図処理装置およびブロック線図の処理方法 - Google Patents
ブロック線図処理装置およびブロック線図の処理方法 Download PDFInfo
- Publication number
- JP5755103B2 JP5755103B2 JP2011229113A JP2011229113A JP5755103B2 JP 5755103 B2 JP5755103 B2 JP 5755103B2 JP 2011229113 A JP2011229113 A JP 2011229113A JP 2011229113 A JP2011229113 A JP 2011229113A JP 5755103 B2 JP5755103 B2 JP 5755103B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- arithmetic expression
- block diagram
- unit
- deriving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Programmable Controllers (AREA)
Description
また、特許文献1には制御ロジック図を構成する制御ブロックの演算順序を自動的に決定する方法及び装置が記載されている。
ブロック線図処理装置10は、ブロック線図取得部20と、線図データ保持部30と、指定受付部40と、処理部50と、表示制御部60と、を備える。
あるいはまた、ブロック線図取得部20は、外部記憶装置やネットワークなどから線図データを取得してもよい。
図2は、線図データ保持部30に保持される線図データのうちブロックに関する部分の一例を示すデータ構造図である。線図データのうちブロックに関する部分は、ブロックの名前と、ブロック線図におけるブロックの位置と、属性フラグと、を対応付けて保持する。属性フラグは、ブロックが制御対象ブロックとして指定されたか否かを示すフラグであり、「1」の場合制御対象ブロックとして指定されたことを示す。ブロック線図処理装置10は、ブロックが制御対象ブロックとして指定されていない場合すなわち属性フラグが「0」の場合、そのブロックは制御器ブロックとして指定されたと解釈する。
属性フラグ操作部74は、線図データ保持部30にアクセスし、ブロック特定部72によって特定されたブロックの属性フラグが立っていなければそれを立てる、または有効にする。また、属性フラグ操作部74は、属性フラグが立っていればそれを解除する、または無効にする。より具体的には、属性フラグ操作部74は、属性フラグが「0」であれば「1」にし、「1」であれば「0」にする。本実施の形態では、属性フラグはデフォルトでは「0」に設定されている。
x[k+1]=Ax[k]+Bu[k]
y[k]=Cx[k]+Du[k]
ここで、kおよびk+1は時刻を表す。A,B,C,Dは行列係数である。u[k],y[k]はそれぞれ各ブロックの入力、出力を表す。x[k]は各ブロックの内部状態を表す。
制御器演算式導出部54は、変換された状態方程式の全てに対して行列演算を行い、ひとつの状態方程式にまとめる。
図3(a)、(b)は、ディスプレイ14に表示される例示的なブロック線図100、102を示す代表画面図である。図3(a)はロバスト制御のように実機のモデルに重み付けWs、Wtが加わることにより、制御対象が複数のブロックで構成される場合のブロック線図100を示す。図3(b)はPID(Proportinal Integral Differential)制御のように制御器が複数のブロックに分かれている場合のブロック線図102を示す。
Claims (5)
- 制御系の設計に用いられるブロック線図を保持する保持部と、
前記保持部に保持されるブロック線図のブロックに対する指定を受け付ける指定受付部と、
前記指定受付部によって指定が受け付けられたブロックについての第1演算式を導出する第1演算式導出部と、そうでないブロックについての第2演算式を導出する第2演算式導出部と、
前記第1演算式および前記第2演算式をプログラムに変換して、前記第1演算式に対応する部分と前記第2演算式に対応する部分の双方を含み、かつ、前記第1演算式に対応する部分と前記第2演算式に対応する部分とが区別して記述される一つのソースコードを生成する変換部と、を備えることを特徴とするブロック線図処理装置。 - 前記一つのソースコードは、条件が有効となる場合に前記第1演算式に対応する部分と前記第2演算式に対応する部分の双方が実行され、条件が無効となる場合に前記第1演算式に対応する部分と前記第2演算式に対応する部分のいずれか一方が実行されるように記述される条件式に対応する部分をさらに含む、ことを特徴とする請求項1に記載のブロック線図処理装置。
- 前記ブロック線図は、信号伝達を表す矢印と、複数の矢印の合流点とを含み、
前記第1演算式導出部は、前記指定受付部によって指定が受け付けられたブロックとそうでないブロックとの間に存在する矢印および合流点を含めて前記第1演算式を導出し、
前記第2演算式導出部は、前記第1演算式の導出に含まれない矢印および合流点を含めて前記第2演算式を導出することを特徴とする請求項1または2に記載のブロック線図処理装置。 - 制御系の設計に用いられるブロック線図を保持部に保持する機能と、
前記保持部に保持されるブロック線図のブロックに対する指定を受け付ける機能と、
指定が受け付けられたブロックについての第1演算式を導出する機能と、そうでないブロックについての第2演算式を導出する機能と、
前記第1演算式および前記第2演算式をプログラムに変換して、前記第1演算式に対応する部分と前記第2演算式に対応する部分の双方を含み、かつ、前記第1演算式に対応する部分と前記第2演算式に対応する部分とが区別して記述される一つのソースコードを生成する機能と、をコンピュータに実現させることを特徴とするコンピュータプログラム。 - 制御系の制御器に対応するブロックと制御系の制御対象に対応するブロックとを有するブロック線図を保持部に保持するステップと、
前記制御器に対応するブロックについての第1演算式を導出するステップと、
前記制御対象に対応するブロックについての第2演算式を導出するステップと、
前記第1演算式および前記第2演算式をプログラムに変換して、前記第1演算式に対応する部分と前記第2演算式に対応する部分の双方を含み、かつ、前記第1演算式に対応する部分と前記第2演算式に対応する部分とが区別して記述される一つのソースコードを生成するステップと、を含むことを特徴とするブロック線図の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011229113A JP5755103B2 (ja) | 2011-10-18 | 2011-10-18 | ブロック線図処理装置およびブロック線図の処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011229113A JP5755103B2 (ja) | 2011-10-18 | 2011-10-18 | ブロック線図処理装置およびブロック線図の処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013089044A JP2013089044A (ja) | 2013-05-13 |
JP5755103B2 true JP5755103B2 (ja) | 2015-07-29 |
Family
ID=48532890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011229113A Active JP5755103B2 (ja) | 2011-10-18 | 2011-10-18 | ブロック線図処理装置およびブロック線図の処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5755103B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6378128B2 (ja) * | 2015-04-28 | 2018-08-22 | ルネサスエレクトロニクス株式会社 | 性能検証装置、システム、方法、およびコンピュータに当該方法を実行させるためのプログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168441A (en) * | 1990-05-30 | 1992-12-01 | Allen-Bradley Company, Inc. | Methods for set up and programming of machine and process controllers |
JP3422124B2 (ja) * | 1995-03-30 | 2003-06-30 | マツダ株式会社 | プログラム作成装置 |
JP2002236584A (ja) * | 2001-02-08 | 2002-08-23 | Hitachi Ltd | テキスト表示プログラム |
JP2003140714A (ja) * | 2001-11-05 | 2003-05-16 | Mitsubishi Heavy Ind Ltd | 図形言語プログラム作成プログラム、及び図形言語プログラム作成装置 |
JP2005222221A (ja) * | 2004-02-04 | 2005-08-18 | Hitachi Ltd | 組込コントローラ開発ツール、組込コントローラ、及び組込コントローラ開発プロセス |
-
2011
- 2011-10-18 JP JP2011229113A patent/JP5755103B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013089044A (ja) | 2013-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10503634B1 (en) | Semantic comparison of computer compiler traces | |
US7861217B2 (en) | Non-graphical model dependencies in graphical modeling environments | |
US9395889B1 (en) | Identification of semantically relevant concepts in a graphical model | |
CN111949170B (zh) | 一种配置任务流程的方法、装置和电子设备 | |
US20060136863A1 (en) | Applying coding standards in graphical programming environments | |
Steffelbauer et al. | OOPNET: An object-oriented EPANET in Python | |
JP2009104342A (ja) | データフロー解析装置、データフロー解析方法およびデータフロー解析プログラム | |
JP5755103B2 (ja) | ブロック線図処理装置およびブロック線図の処理方法 | |
US7900191B1 (en) | System and method of using an active link in a state programming environment to locate an element in a graphical programming environment | |
Luckow et al. | Symbolic pathfinder v7 | |
JP2009545824A (ja) | プラズマ処理システムコンポーネント解析ソフトウェアおよびそのプラズマ処理システムコンポーネント解析ソフトウェアを製作するための方法およびシステム | |
JP4660381B2 (ja) | 計算機システムの性能評価装置、性能評価方法、及び性能評価プログラム | |
US9262060B1 (en) | Method and apparatus for performing viewmarking | |
JP2013235508A (ja) | オブジェクト指向プログラム生成装置、その方法、プログラム | |
US20080276187A1 (en) | Iconic Programming System with Disabling and Enabling of Dependent Objects | |
US20070250803A1 (en) | High-level synthesis method and high-level synthesis system | |
Sridhar et al. | Slicing matlab simulink/stateflow models | |
CN109656556B (zh) | 一种自适应页面的生成方法及装置 | |
JP5644599B2 (ja) | オブジェクト指向モデル設計支援装置 | |
WO2015181876A1 (ja) | システム運用支援方法および計算機 | |
JP5948926B2 (ja) | オブジェクト指向プログラム生成装置、プログラム | |
Zhang et al. | Research of Hybrid Programming with C#. net and Matlab | |
CN107423104A (zh) | 一种基于虚拟机的程序运行系统 | |
Ries et al. | A modeling language approach for the abstraction of the Berkeley Open Infrastructure for Network Computing (BOINC) framework | |
JP2016224623A (ja) | 画面ui検証装置、画面ui検証方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5755103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |