JP2010218229A - 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム - Google Patents

論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム Download PDF

Info

Publication number
JP2010218229A
JP2010218229A JP2009064460A JP2009064460A JP2010218229A JP 2010218229 A JP2010218229 A JP 2010218229A JP 2009064460 A JP2009064460 A JP 2009064460A JP 2009064460 A JP2009064460 A JP 2009064460A JP 2010218229 A JP2010218229 A JP 2010218229A
Authority
JP
Japan
Prior art keywords
state
logic circuit
logic
search
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009064460A
Other languages
English (en)
Other versions
JP5288124B2 (ja
Inventor
Teru Mukoyama
輝 向山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009064460A priority Critical patent/JP5288124B2/ja
Publication of JP2010218229A publication Critical patent/JP2010218229A/ja
Application granted granted Critical
Publication of JP5288124B2 publication Critical patent/JP5288124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】膨大な容量の記憶領域を必要としない論理シミュレーションシステムを実現する。
【解決手段】論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおいて、前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を格納する。前記監視した前記論理回路の状態を保持する。前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する。
【選択図】図1

Description

本発明は、論理回路の論理検証を行うシミュレーション技術に関する。
論理回路の論理的動作の検証を行うために論理シミュレーションが利用されている。ここで、論理シミュレーションとは、論理回路に与えられた入力信号のパタンに応じて論理回路を模擬的に動作させ、意図した通りに動作するかどうかを検査するものである。そして論理シミュレーションの結果、意図したとおりに動作しない場合にはその原因の解析を行うことを目的とするものである。このような作業が容易に行えるように、論理シミュレーションを実施する論理シミュレータは、任意の信号の値を表示したり、論理回路の状態を記録したり、任意のタイミングでシミュレーションを一時停止させたりするといった機能を提供するものが多い。
例えば、特許文献1には、データ入力をクロックでサンプリングしてクロック毎にメモリに記憶する旨が記載されている。
また、特許文献2には、論理回路のシミュレーションを行い、シミュレーション時刻を戻す要求があった場合は、変化前の状態値に遡り変更する旨が記載されている。
特開昭63−257846号公報 特開平05−151305号公報
上述した特許文献2の記載のように、論理シミュレーションによる検証や問題の原因解析を効率良く行うためには、任意のタイミングから過去の時刻に遡って動作を確認できることが望ましい。しかし、過去の時刻に遡った動作確認を可能とするためには、当然のことながら過去の任意の時刻における論理回路の状態を再現できる必要がある。過去の任意の時刻における論理回路の状態を再現するためには、過去の全ての時刻における論理回路の状態を記録しておけば良い。しかし実際には、全ての時刻における論理回路の状態の記録のために膨大な容量の記憶領域が必要となり、実現することは困難であるという問題があった。
そこで本発明は、膨大な容量の記憶領域を必要としない、論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラムを提供することを目的とする。
本発明の第1の観点によれば、論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおいて、前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視手段と、前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段と、前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索手段と、を備えることを特徴とする論理シミュレーションシステムが提供される。
本発明の第2の観点によれば、論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索回路において、前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作することを特徴とする論理回路状態探索回路が提供される。
本発明の第3の観点によれば、論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーション方法において、前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視ステップと、前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段を用意するステップと、前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索ステップと、を備えることを特徴とする論理シミュレーション方法が提供される。
本発明の第4の観点によれば、論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索方法において、前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索することを特徴とする論理回路状態探索方法が提供される。
本発明の第5の観点によれば、論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける論理シミュレーションプログラムであって、前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視手段と、前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段と、前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索手段と、を備える論理シミュレーションシステムとしてコンピュータを機能させることを特徴とする論理シミュレーションプログラムが提供される。
本発明の第6の観点によれば、論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索プログラムにおいて、前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作することを特徴とする論理回路状態探索回路としてコンピュータを機能させることを特徴とする論理回路状態探索プログラムが提供される。
本発明によれば、計算機の記憶領域が小規模である場合でも、論理シミュレーションにおいて一時停止した状態から過去の時刻に遡って動作の確認を行うことが可能となる。
その理由は、全ての時刻における論理回路の状態を記憶することなく、一部の時刻の論理回路状態を記憶するだけで任意の時刻における論理回路状態を再現することができ、小規模の記憶領域しか使用しないためである。
本発明の発明を実施するための最良の形態の構成を示すブロック図である。 本発明の発明を実施するための最良の形態の動作を示すフローチャートである。 発明の実施例における論理回路100の具体例について示す図である。 発明の実施例における論理回路100の状態遷移の具体例について示す図である。 発明の実施例における論理回路100に対するシミュレーションパスの具体例について示す図である。 発明の実施例における論理回路100に対する状態探索実施の具体例について示す図である。 発明の実施例における論理回路100に対する状態探索実施の具体例について示す図である。 発明の実施例における論理回路100に対する状態探索実施の具体例について示す図である。
次に、本発明の実施形態について図面を用いて詳細に説明する。
本発明の実施形態は、論理回路100及び論理シミュレーションシステム200を有している。
ここで、論理回路100は、論理シミュレーションシステム200による論理的動作の検証の対象となる回路である。論理回路100は、指示に従って模擬的に動作する。なお、この指示は、論理シミュレーションシステム200が与えてもよいし、図示しない他の装置から与えてもよい。
また、論理シミュレーションシステム200は、論理回路100を模擬的に動作させ、意図した通りに動作するかどうかを検査するためのシステムである。
ここで、論理シミュレーションシステム200は、論理回路状態監視部210、論理回路状態記録部220及び論理回路状態探索部230を有している。
論理回路状態監視部210は、論理回路100の状態を監視する部分である。そして、論理回路状態監視部210は、監視した論理回路100の状態を論理回路状態記録部220に記録する。
論理回路状態記録部220は、論理回路状態監視部210が、監視した論理回路100の状態を記憶する部分である。
論理回路状態探索部230は、論理回路状態監視部210に記憶されている過去の論理回路100の状態を用いて論理回路100の状態遷移を探索する部分である。
次に、本発明の実施形態である論理シミュレーションシステム200の概略を説明する。
論理シミュレーションシステム200の、論理回路状態監視部210は、論理回路状態記録部220に、シミュレーションの実行中に適当なクロック間隔で論理回路状態を記録する。そして、論理回路状態探索部230は、シミュレーションが一時停止された状態から直前の記録された論理回路状態に向かって状態遷移を探索するように動作する。このように動作することによって、シミュレーションが一時停止された状態に至る過去の任意の状態を再現させることが可能となり、問題の原因解析が容易に可能となる。というものである。
次に、図面を用いて図2のフローチャートを参照して本発明の実施形態の動作について詳細に説明する。
今回は、図3に示すような論理回路100に対して論理シミュレーションを行う場合を考える。なお、今回図3に示した論理回路100は、あくまで例示であり他の構成をとる論理回路にも本実施形態を当然に適用可能である。
続いて、具体的動作について説明する。まず、論理回路100がリセット状態から模擬的な動作(シミュレーション)を開始する(ステップS10)。
次に、論理回路状態監視部210が論理回路100の状態を監視し、適当なクロック間隔で論理回路状態を論理回路状態記録部220に記録する(ステップS11)。
この動作をシミュレーションが一時停止するまで継続する(ステップS12においてNO)。
ここで、図4はこの論理回路のリセット状態から5クロック目までの状態をクロックサイクルごとに示したものである。
加えて、図5の太線矢印と網掛けの状態で示したパスは、入力信号が1クロック目から順番に「i=0, i=1, i=0, i=1, i=1」と入力された場合のシミュレーションパスを示したものである。
このシミュレーションにおいて、1クロック目の状態(図5の301)で状態が記録され、他の状態では記録されることがないまま、5クロック目の状態(図5の302)でシミュレーションを一時停止したとする(ステップS12においてYES)。
この場合は、論理回路状態探索部230が、シミュレーションが一時停止された状態から状態遷移を探索するように動作する(ステップS13)。今回は、上述したように5クロック目で一時停止した状態から、過去に遡って状態を探索する場合について考える。なお、今回の説明では、5クロック目の状態から状態遷移状態遷移を探索するが、本実施形態は何クロック目からであっても状態遷移状態遷移を探索することが可能である。
ステップS13における5クロック目の状態から過去に遡った状態探索は、5クロック目の状態から後方に向かった有界モデル検査による状態探索と、5クロック目の直前に記録した状態、すなわち1クロック目の状態から前方に向かった有界モデル検査による状態探索を交互に実施することによって行う。この過去に遡った状態探索について以下詳細に説明する。
まず、5クロック目の状態(図5の302)から過去に1クロック分の有界モデル検査による状態探索を実施すると、図6の402に示す状態遷移が算出される。次に、1クロック目の状態(図5の301)から前方に1クロック分の有界モデル検査による状態探索を実施すると、図6の401に示す状態遷移が算出される。
つぎに、5クロック目の状態から過去に1クロック分の状態遷移が算出された状態(図6の402)からさらに1クロック分の有界モデル検査による状態探索を実施すると、図7の502に示す状態遷移が算出される。同様に、1クロック目の状態から前方に1クロック分の状態遷移が算出された状態(図6の401)からさらに1クロック分の有界モデル検査による状態探索を実施すると、図7の501に示す状態遷移が算出される。ここで、5クロック目の状態からの後方探索と1クロック目の状態からの前方探索が重なりあうため、探索を停止し、5クロック目の状態からの後方探索で算出された状態遷移(図7の502)と1クロック目の状態からの前方探索で算出された状態遷移(図7の501)を結合し、双方を満たす状態遷移を算出すると、図8の太線矢印で示す状態遷移が算出される。
以上のようにして、一時停止した状態(図8の602)から1クロック目で記録された状態(図8の601)まで遡った状態の遷移が求められる。この状態遷移を解析することにより、一時停止した状態に至る原因の解析が可能となる。
以上説明した本発明の実施形態は、以下の効果を奏する。
本実施形態の効果は、計算機の記憶領域が小規模である場合でも、論理シミュレーションにおいて一時停止した状態から過去の時刻に遡って動作の確認が可能となることである。
その理由は、全ての時刻における論理回路の状態を記憶することなく、小規模の記憶領域に一部の時刻の論理回路状態を記憶するだけで任意の時刻における論理回路状態を再現することができ、小規模の記憶領域しか使用しないためである。
なお、本発明の実施形態である論理回路100及び論理シミュレーションシステム200は、ハードウェア、ソフトウェア又はこれらの組合せにより実現することができる。
また、上述した実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
100 論理回路
200 論理シミュレーションシステム
210 論理回路状態監視部
220 論理回路状態記録部
230 論理回路状態探索部230
301 本発明の実施形態における論理回路状態を記録された状態の具体例
302 本発明の実施形態におけるシミュレーション一時停止状態の具体例
401 本発明の実施形態における一時停止状態からの後方状態探索の具体例
402 本発明の実施形態における記録状態からの前方状態探索の具体例
501 本発明の実施形態における一時停止状態からの後方状態探索の具体例
502 本発明の実施形態における記録状態からの前方状態探索の具体例
601 本発明の実施形態における論理回路状態を記録された状態の具体例
602 本発明の実施形態におけるシミュレーション一時停止状態の具体例

Claims (15)

  1. 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおいて、
    前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視手段と、
    前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段と、
    前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索手段と、
    を備えることを特徴とする論理シミュレーションシステム。
  2. 請求項1に記載の論理シミュレーションシステムにおいて、
    前記論理回路状態探索手段は、前記第1の状態から前記第2の状態に向かっての状態遷移の探索である「後方探索」に加え、前記第2の状態から前記第1の状態に向かっての状態遷移の探索である「前方探索」を行い、
    前記後方探索と前記前方探索は交互に行われることを特徴とする論理シミュレーションシステム。
  3. 請求項1又は2に記載の論理シミュレーションシステムにおいて、前記状態探索は、有界モデル検査による状態探索であることを特徴とする論理シミュレーションシステム。
  4. 請求項1乃至3の何れか1項に記載の論理シミュレーションシステムにおいて、前記論理回路状態監視手段における前記格納は、毎クロック行われるのではなく、間隔を空けて行われることを特徴とする論理シミュレーションシステム。
  5. 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索回路において、
    前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作することを特徴とする論理回路状態探索回路。
  6. 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーション方法において、
    前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視ステップと、
    前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段を用意するステップと、
    前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索ステップと、
    を備えることを特徴とする論理シミュレーション方法。
  7. 請求項6に記載の論理シミュレーション方法において、
    前記論理回路状態探索ステップにおいて、前記第1の状態から前記第2の状態に向かっての状態遷移の探索である「後方探索」に加え、前記第2の状態から前記第1の状態に向かっての状態遷移の探索である「前方探索」を行い、
    前記後方探索と前記前方探索は交互に行われることを特徴とする論理シミュレーション方法。
  8. 請求項6又は7に記載の論理シミュレーション方法において、前記状態探索は、有界モデル検査による状態探索であることを特徴とする論理シミュレーション方法。
  9. 請求項6乃至8の何れか1項に記載の論理シミュレーション方法において、前記論理回路状態監視ステップにおける前記格納は、毎クロック行われるのではなく、間隔を空けて行われることを特徴とする論理シミュレーション方法。
  10. 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索方法において、
    前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索することを特徴とする論理回路状態探索方法。
  11. 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける論理シミュレーションプログラムであって、
    前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視手段と、
    前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段と、
    前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索手段と、
    を備える論理シミュレーションシステムとしてコンピュータを機能させることを特徴とする論理シミュレーションプログラム。
  12. 請求項11に記載の論理シミュレーションプログラムにおいて、
    前記論理回路状態探索手段は、前記第1の状態から前記第2の状態に向かっての状態遷移の探索である「後方探索」に加え、前記第2の状態から前記第1の状態に向かっての状態遷移の探索である「前方探索」を行い、
    前記後方探索と前記前方探索は交互に行われることを特徴とする論理シミュレーションプログラム。
  13. 請求項11又は12に記載の論理シミュレーションプログラムにおいて、前記状態探索は、有界モデル検査による状態探索であることを特徴とする論理シミュレーションプログラム。
  14. 請求項11乃至13の何れか1項に記載の論理シミュレーションプログラムにおいて、前記論理回路状態監視手段における前記格納は、毎クロック行われるのではなく、間隔を空けて行われることを特徴とする論理シミュレーションプログラム。
  15. 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索プログラムにおいて、
    前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作することを特徴とする論理回路状態探索回路としてコンピュータを機能させることを特徴とする論理回路状態探索プログラム。
JP2009064460A 2009-03-17 2009-03-17 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム Expired - Fee Related JP5288124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009064460A JP5288124B2 (ja) 2009-03-17 2009-03-17 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064460A JP5288124B2 (ja) 2009-03-17 2009-03-17 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム

Publications (2)

Publication Number Publication Date
JP2010218229A true JP2010218229A (ja) 2010-09-30
JP5288124B2 JP5288124B2 (ja) 2013-09-11

Family

ID=42977013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009064460A Expired - Fee Related JP5288124B2 (ja) 2009-03-17 2009-03-17 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム

Country Status (1)

Country Link
JP (1) JP5288124B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05151305A (ja) * 1991-11-29 1993-06-18 Hokuriku Nippon Denki Software Kk 論理検証装置
JPH07129540A (ja) * 1993-10-28 1995-05-19 N T T Data Tsushin Kk 対象の動作を時系列的に検証するシミュレータのためのバックトラッキング方式
JPH10124536A (ja) * 1996-10-17 1998-05-15 Matsushita Electric Ind Co Ltd シミュレーション再現方法
JP2000250949A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd シミュレーション装置
JP2006012134A (ja) * 2004-05-21 2006-01-12 Fujitsu Ltd 不変性を検査する方法、論理装置及びシステム
JP2006202102A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd シミュレーション装置
JP2008071135A (ja) * 2006-09-14 2008-03-27 Nec Corp 検証処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05151305A (ja) * 1991-11-29 1993-06-18 Hokuriku Nippon Denki Software Kk 論理検証装置
JPH07129540A (ja) * 1993-10-28 1995-05-19 N T T Data Tsushin Kk 対象の動作を時系列的に検証するシミュレータのためのバックトラッキング方式
JPH10124536A (ja) * 1996-10-17 1998-05-15 Matsushita Electric Ind Co Ltd シミュレーション再現方法
JP2000250949A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd シミュレーション装置
JP2006012134A (ja) * 2004-05-21 2006-01-12 Fujitsu Ltd 不変性を検査する方法、論理装置及びシステム
JP2006202102A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd シミュレーション装置
JP2008071135A (ja) * 2006-09-14 2008-03-27 Nec Corp 検証処理装置

Also Published As

Publication number Publication date
JP5288124B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
US20060271345A1 (en) Debugging a circuit using a circuit simulation verifier
US10901810B2 (en) Event-based record and replay for advanced applications
US10592703B1 (en) Method and system for processing verification tests for testing a design under test
US10698805B1 (en) Method and system for profiling performance of a system on chip
US9858371B1 (en) Method and system for generating post-silicon validation tests
CN110998541A (zh) 调试器中的代码的试验性执行
US20180322029A1 (en) Method and apparatus for automatic cross-system program debugging
JP2017084082A (ja) シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法
JP4468410B2 (ja) ソフトウェア実行装置および協調動作方法
CN103049374B (zh) 一种自动化测试的方法及装置
Pinkevich et al. Model-driven functional testing of cyber-physical systems using deterministic replay techniques
US6985840B1 (en) Circuit property verification system
US9280627B1 (en) GUI based verification at multiple abstraction levels
US8739091B1 (en) Techniques for segmenting of hardware trace and verification of individual trace segments
JP2016514326A (ja) コンピューターシステムアクティビティのトレースタイムラインを解析するための方法およびシステム
JP5510258B2 (ja) シミュレーション装置
JP5288124B2 (ja) 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム
RU2729210C1 (ru) Комплекс тестирования программного обеспечения электронных устройств
US20180173611A1 (en) Parallel replay of executable code
US9400858B1 (en) Virtual verification machine for a hardware based verification platform
US10198540B1 (en) System and method for profiling during an electronic design simulation
JP5937530B2 (ja) ソフトエラー解析装置、エラー情報作成装置
CN116069629B (zh) 测试设计的方法、电子设备及存储介质
JP4194959B2 (ja) シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置
CN110502067B (zh) Fpga信号时序的获取方法及系统

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130521

R150 Certificate of patent or registration of utility model

Ref document number: 5288124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees