JP2010218229A - 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム - Google Patents
論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム Download PDFInfo
- Publication number
- JP2010218229A JP2010218229A JP2009064460A JP2009064460A JP2010218229A JP 2010218229 A JP2010218229 A JP 2010218229A JP 2009064460 A JP2009064460 A JP 2009064460A JP 2009064460 A JP2009064460 A JP 2009064460A JP 2010218229 A JP2010218229 A JP 2010218229A
- Authority
- JP
- Japan
- Prior art keywords
- state
- logic circuit
- logic
- search
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 16
- 230000007704 transition Effects 0.000 claims abstract description 39
- 238000012795 verification Methods 0.000 claims abstract description 15
- 238000012544 monitoring process Methods 0.000 claims description 27
- 239000000725 suspension Substances 0.000 claims description 22
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Abstract
【解決手段】論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおいて、前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を格納する。前記監視した前記論理回路の状態を保持する。前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する。
【選択図】図1
Description
200 論理シミュレーションシステム
210 論理回路状態監視部
220 論理回路状態記録部
230 論理回路状態探索部230
301 本発明の実施形態における論理回路状態を記録された状態の具体例
302 本発明の実施形態におけるシミュレーション一時停止状態の具体例
401 本発明の実施形態における一時停止状態からの後方状態探索の具体例
402 本発明の実施形態における記録状態からの前方状態探索の具体例
501 本発明の実施形態における一時停止状態からの後方状態探索の具体例
502 本発明の実施形態における記録状態からの前方状態探索の具体例
601 本発明の実施形態における論理回路状態を記録された状態の具体例
602 本発明の実施形態におけるシミュレーション一時停止状態の具体例
Claims (15)
- 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおいて、
前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視手段と、
前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段と、
前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索手段と、
を備えることを特徴とする論理シミュレーションシステム。 - 請求項1に記載の論理シミュレーションシステムにおいて、
前記論理回路状態探索手段は、前記第1の状態から前記第2の状態に向かっての状態遷移の探索である「後方探索」に加え、前記第2の状態から前記第1の状態に向かっての状態遷移の探索である「前方探索」を行い、
前記後方探索と前記前方探索は交互に行われることを特徴とする論理シミュレーションシステム。 - 請求項1又は2に記載の論理シミュレーションシステムにおいて、前記状態探索は、有界モデル検査による状態探索であることを特徴とする論理シミュレーションシステム。
- 請求項1乃至3の何れか1項に記載の論理シミュレーションシステムにおいて、前記論理回路状態監視手段における前記格納は、毎クロック行われるのではなく、間隔を空けて行われることを特徴とする論理シミュレーションシステム。
- 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索回路において、
前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作することを特徴とする論理回路状態探索回路。 - 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーション方法において、
前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視ステップと、
前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段を用意するステップと、
前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索ステップと、
を備えることを特徴とする論理シミュレーション方法。 - 請求項6に記載の論理シミュレーション方法において、
前記論理回路状態探索ステップにおいて、前記第1の状態から前記第2の状態に向かっての状態遷移の探索である「後方探索」に加え、前記第2の状態から前記第1の状態に向かっての状態遷移の探索である「前方探索」を行い、
前記後方探索と前記前方探索は交互に行われることを特徴とする論理シミュレーション方法。 - 請求項6又は7に記載の論理シミュレーション方法において、前記状態探索は、有界モデル検査による状態探索であることを特徴とする論理シミュレーション方法。
- 請求項6乃至8の何れか1項に記載の論理シミュレーション方法において、前記論理回路状態監視ステップにおける前記格納は、毎クロック行われるのではなく、間隔を空けて行われることを特徴とする論理シミュレーション方法。
- 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索方法において、
前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索することを特徴とする論理回路状態探索方法。 - 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける論理シミュレーションプログラムであって、
前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を論理状態記憶手段に格納する論理回路状態監視手段と、
前記論理回路状態監視手段が監視した前記論理回路の状態を保持する前記論理状態記憶手段と、
前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前に前記論理状態記憶手段に記録された前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作する論理回路状態探索手段と、
を備える論理シミュレーションシステムとしてコンピュータを機能させることを特徴とする論理シミュレーションプログラム。 - 請求項11に記載の論理シミュレーションプログラムにおいて、
前記論理回路状態探索手段は、前記第1の状態から前記第2の状態に向かっての状態遷移の探索である「後方探索」に加え、前記第2の状態から前記第1の状態に向かっての状態遷移の探索である「前方探索」を行い、
前記後方探索と前記前方探索は交互に行われることを特徴とする論理シミュレーションプログラム。 - 請求項11又は12に記載の論理シミュレーションプログラムにおいて、前記状態探索は、有界モデル検査による状態探索であることを特徴とする論理シミュレーションプログラム。
- 請求項11乃至13の何れか1項に記載の論理シミュレーションプログラムにおいて、前記論理回路状態監視手段における前記格納は、毎クロック行われるのではなく、間隔を空けて行われることを特徴とする論理シミュレーションプログラム。
- 論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおける、論理回路状態探索プログラムにおいて、
前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第1の状態」から、該一時停止時の直前の前記論理回路の状態である「第2の状態」に向かって状態遷移を探索するように動作することを特徴とする論理回路状態探索回路としてコンピュータを機能させることを特徴とする論理回路状態探索プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064460A JP5288124B2 (ja) | 2009-03-17 | 2009-03-17 | 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064460A JP5288124B2 (ja) | 2009-03-17 | 2009-03-17 | 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218229A true JP2010218229A (ja) | 2010-09-30 |
JP5288124B2 JP5288124B2 (ja) | 2013-09-11 |
Family
ID=42977013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009064460A Expired - Fee Related JP5288124B2 (ja) | 2009-03-17 | 2009-03-17 | 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5288124B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05151305A (ja) * | 1991-11-29 | 1993-06-18 | Hokuriku Nippon Denki Software Kk | 論理検証装置 |
JPH07129540A (ja) * | 1993-10-28 | 1995-05-19 | N T T Data Tsushin Kk | 対象の動作を時系列的に検証するシミュレータのためのバックトラッキング方式 |
JPH10124536A (ja) * | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | シミュレーション再現方法 |
JP2000250949A (ja) * | 1999-02-26 | 2000-09-14 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
JP2006012134A (ja) * | 2004-05-21 | 2006-01-12 | Fujitsu Ltd | 不変性を検査する方法、論理装置及びシステム |
JP2006202102A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
JP2008071135A (ja) * | 2006-09-14 | 2008-03-27 | Nec Corp | 検証処理装置 |
-
2009
- 2009-03-17 JP JP2009064460A patent/JP5288124B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05151305A (ja) * | 1991-11-29 | 1993-06-18 | Hokuriku Nippon Denki Software Kk | 論理検証装置 |
JPH07129540A (ja) * | 1993-10-28 | 1995-05-19 | N T T Data Tsushin Kk | 対象の動作を時系列的に検証するシミュレータのためのバックトラッキング方式 |
JPH10124536A (ja) * | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | シミュレーション再現方法 |
JP2000250949A (ja) * | 1999-02-26 | 2000-09-14 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
JP2006012134A (ja) * | 2004-05-21 | 2006-01-12 | Fujitsu Ltd | 不変性を検査する方法、論理装置及びシステム |
JP2006202102A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
JP2008071135A (ja) * | 2006-09-14 | 2008-03-27 | Nec Corp | 検証処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5288124B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060271345A1 (en) | Debugging a circuit using a circuit simulation verifier | |
US10901810B2 (en) | Event-based record and replay for advanced applications | |
US10592703B1 (en) | Method and system for processing verification tests for testing a design under test | |
US10698805B1 (en) | Method and system for profiling performance of a system on chip | |
US9858371B1 (en) | Method and system for generating post-silicon validation tests | |
CN110998541A (zh) | 调试器中的代码的试验性执行 | |
US20180322029A1 (en) | Method and apparatus for automatic cross-system program debugging | |
JP2017084082A (ja) | シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法 | |
JP4468410B2 (ja) | ソフトウェア実行装置および協調動作方法 | |
CN103049374B (zh) | 一种自动化测试的方法及装置 | |
Pinkevich et al. | Model-driven functional testing of cyber-physical systems using deterministic replay techniques | |
US6985840B1 (en) | Circuit property verification system | |
US9280627B1 (en) | GUI based verification at multiple abstraction levels | |
US8739091B1 (en) | Techniques for segmenting of hardware trace and verification of individual trace segments | |
JP2016514326A (ja) | コンピューターシステムアクティビティのトレースタイムラインを解析するための方法およびシステム | |
JP5510258B2 (ja) | シミュレーション装置 | |
JP5288124B2 (ja) | 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム | |
RU2729210C1 (ru) | Комплекс тестирования программного обеспечения электронных устройств | |
US20180173611A1 (en) | Parallel replay of executable code | |
US9400858B1 (en) | Virtual verification machine for a hardware based verification platform | |
US10198540B1 (en) | System and method for profiling during an electronic design simulation | |
JP5937530B2 (ja) | ソフトエラー解析装置、エラー情報作成装置 | |
CN116069629B (zh) | 测试设计的方法、电子设备及存储介质 | |
JP4194959B2 (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
CN110502067B (zh) | Fpga信号时序的获取方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100714 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5288124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |