KR19990013873A - 전기 신호의 제곱 평균값을 측정하는 방법 및 장치 - Google Patents

Abstract

전기 신호의 RMS값을 측정하는 방법 및 장치에 대해 개시하고 있다. 전기 신호는 디지털 신호로 변환된다. 디지털 신호를 제곱하고 저역 통과 필터하여 DC 성분을 추출하며, DC 성분은 신호의 제곱 평균값으로 간주된다. 측정 장치에서 사용하는 경우에, DC 성분의 제곱근 값을 구하여 전기 신호의 RMS값으로서 디스플레이 한다.

Description

전기 신호의 제곱 평균값을 측정하는 방법 및 장치

본 발명은 전기 측정 장치에 관한 것이며, 더 구체적으로는 전기 신호의 RMS(root-mean square) 값을 결정하기에 적합한 디지털 멀티미터(digital multimeter; DMM)와 같은 장치에 관한 것이다.

전기 신호의 RMS값은 신호의 유효값이거나, 전기 신호가 저항에서 손실하는 전력과 동일한 전력을 저항을 통해 손실하는 DC 등가치이다. 저항 내의 평균 전력 손실은 연속적인 시간의 신호의 크기의 제곱 평균값(제곱 평균)과 비례한다. 신호의 유효값 또는 RMS값은 제곱 평균의 제곱근에 비례한다. 본 발명은 제곱 평균의 제곱근 측정과 결합하여 원하는 RMS값을 제공하는 RMS 측정의 제곱 평균 부분에 초점을 맞춘다.

일반적으로 RMS값을 결정하는 것은 지금까지 신호의 RMS값의 수학적 정의에 따라 소프트웨어 또는 하드웨어적으로 상기 수학적 연산을 실시함으로써 달성되었다. 다시 말해 전기 신호를 표본화하고, 상기 샘플값을 개별적으로 제곱하고, 상기 제곱된 샘플값의 총합을 구하고, 상기 제곱되어 합계된 샘플의 평균값을 구하고, 이 결과의 제곱근 값을 구한다.

일반적으로 RMS 측정 회로를 아날로그 방식으로 구현하는 경우에는 아날로그 승산기(multiplier), 적분기 및 이득 단(gain stage)을 사용하여 아날로그 신호를 제곱하고 그 결과의 평균값을 구한다. 제곱근 함수를 근사화하는 이득 특성을 가지는 특별 장치를 사용하여 제곱근을 구한다. 그러나 상기 수학적 연산을 물리적으로 구현하는 것이 어려우므로, 상기 아날로그 구현 방식은 일반적으로 값이 비싸며, 오차가 쉽게 발생한다.

따라서 RMS 측정 회로를 디지털 방식으로 구현하는 것이 바람직하다. 일반적으로 디지털 구현 방식은 일련의 연속된 전기 신호의 샘플(포착)을 생성하는 아날로그-디지털 변환기(analog-to-digital converter; ADC)를 사용하며, 상기 일련의 연속된 샘플은 소정의 길이의 전기 신호와 시간적으로 일치하며, 상기 샘플은 다시 샘플값을 제곱하고, 상기 샘플의 제곱값의 총합을 구하고, 상기 결과의 제곱근을 구함으로써, 샘플에 대한 수학적 연산을 실시하는 프로세스에 제공된다.

RMS의 측정 시에 오차가 발생하는 원인은 일반적으로 신호의 정현 성분(sinusoidal component, Fourier)의 1/4 파장의 정수배와 동일하지 않은 시간의 주기에 대하여 신호를 표본화하여 제곱 평균값을 측정하는데 기인한다. 푸리에 성분에 있어서, 상기 성분의 모든 1/4 파장의 제곱 평균은 전체 성분의 제곱 평균과 일치한다. 이 값을 DC값 A라 한다. 그러나 상기 성분에 대하여 임의적으로 측정된 DC는 포착에 나타나 있는 원래 신호의 1/4 파장의 일정 부분에 포함된 신호 에너지의 양만큼 A보다 크다. 알려지지 않은 신호의 푸리에 성분의 주기와 상기 포착 주기사이의 위상 부정합은, 특히 신호가 매우 많은 푸리에 성분을 가지는 경우, 일반적으로 포착 주기의 선택에 고려될 수 없기 때문에, 상기 오차는 0 및 신호의 1/4 파장에 포함되어 있는 에너지 사이의 어딘가에 해당한다. 상기 위상 부정합은 일반적으로 상기 포착 간격을 증가시켜 상기 오차를 평균을 구하는 과정의 증가된 샘플의 수로 나눔으로써 감소시킬 수 있다. 다수의 포착 개수에 비례하여 평균값을 구하는 과정의 출력 속도가 감소한다. 더욱이 처리 시간 및 필요한 하드웨어 용량, 특히 메모리 용량 또한 증가한다.

또한 위상 부정합 오차는 일반적으로 포착마다 다르다. 더욱이 포착이 이산된 블록 또는 청크(chunk) 단위로 이루어지기 때문에, 시변(time varying)하는 신호의 하나의 포착에 대하여 측정된 제곱 평균값과 다른 포착에 대하여 측정된 제곱 평균값 사이의 차는 중요할 수 있다. 따라서 포착의 중첩 부족은 일반적으로 디지트 버블(digit bobble)로 표시되는 청크 오차를 발생시킨다. 그러나 제곱 평균값을 결정하는 종래 기술에 따라 디지트 버블을 감소시키기 위해 포착에 중첩을 제공하는 것은 또한 처리 시간 및 필요한 하드웨어 용량을, 특히 필요한 메모리 용량을 증가시키는 결과를 가져온다.

넓은 의미로 서술하면, 제곱 평균을 측정하는 종래 기술의 방법은 다수의 데이터 포인트의 평균을 구하는 방법 및 장치로 구성되며, 상기 평균은 평균의 교과서적 정의에 따라 데이터 포인트(data point)들을 가산하고 상기 가산된 값을 상기데이터 포인트들의 총 개수로 나누는 과정을 통해 획득된다. 이러한 평균값 오차를 감소시키는 유일한 방법은 더 많은 샘플을 취하고, 따라서 필연적으로 결과를 출력하는 속도를 감소시키는 것이다. 그러므로 더 많은 샘플을 취할 것을 요구하지 않으며, 따라서 하드웨어적으로 구현되는 많은 수의 장치를 요구하지 않으면서, 제곱 평균값의 오차를 감소시킬 수 있는 방법 및 장치를 사용하는 것이 바람직하다.

따라서 오차를 최소화하고 하드웨어 경비를 절감하며, 특히 집적회로의 다수의 소자의 경비를 절감하는 전기 신호의 제곱 평균값을 측정하는 개선된 방법 및 장치가 필요하다.

본 발명에 따른 전기 신호의 제곱 평균값을 측정하는 방법 및 장치는 상기 문제점을 해결하며, 메모리 레지스터의 개수를 증가시킬 필요가 없이, 전기 신호를 표현하는 디지털 신호를 생성하고, 디지털 신호를 제곱하여 디지털 신호의 제곱 표현을 생성하고, 제곱된 디지털 신호를 디지털 처리하여 오차를 감소시킴으로써 상기 필요성을 충족한다.

본 발명은 다수의 통찰에 기초한다. 종래 기술에서는 RMS를 측정하기 위해, 표준 정의 공식에 해당하는 수학적 연산, 다시 말해 신호를 신호의 샘플에 해당하는 개수의 세트로 감소시키고, 개별적인 샘플을 제곱하고, 제곱된 값의 총합을 구하고, 제곱된 값의 총합을 샘플의 개수만큼 나누는 것을 반복하는 것이 목적이었다. 따라서 상기한 바와 같이, 단지 샘플의 개수를 증가시킴으로써 오차를 감소시킬 수 있었다.

그러나 하나의 신호로서의 동일성을 유지하기 위한 방도로서 개별적으로 제곱된 신호의 샘플을 고려하는 경우에, 제곱 평균값은 입력 신호의 제곱인 신호의 평균값으로 간주될 수 있다. 상기 신호를 처리하기 위해, 디지털 신호 처리 기술을 사용할 수 있다는 것을 이해하게 될 것이다. 특히 제곱 표현은 일반적으로 DC 성분 및 푸리에 정리에 따라 정현적으로 변화하는 성분의 총합을 가진다는 것을 이해하게 된다. 따라서 신호의 제곱 표현의 평균이 다시 말해 원하는 제곱 평균이 단순히 제곱 표현의 DC 성분임을 이해하게 된다. 더 나아가 저역 통과 필터를 사용하여 DC 성분을 선택하고, 정현적으로 변화하는 성분은 저지(reject)할 수 있다는 것을 인식할 수 있다. 또한 임의적으로 양호한 성능 특성을 가지는 저역 통과 필터를 구성함으로써, 제곱 표현의 고 주파수 성분을 원하는 만큼 완전히 저지할 수 있으며, 오차를 원하는 만큼 최소화할 수 있다는 것을 이해하게 될 것이다. 저역 통과 필터의 구조 및 처리 방식에 의해, 다시 말해 저지 대역(stop-band)의 예리한 롤 오프(roll-off)를 가지는 저역 통과 필터를 제공으로써 오차를 선택적으로 제어할 수 있다. 샘플의 개수를 증가시키지 않고 그 결과로 필요한 메모리 용량을 증가시키지 않고 이러한 결과를 획득할 수 있다.

더 구체적으로 말하면, 상기 처리 과정은 Cascaded Integrator Comb(CIC) 데시매이션 필터(decimation filter)를 사용하여 디지털 필터하는 단계를 포함한다. 이러한 필터는 N개의 캐스케이드 적분기 단(cascaded integrator stage)을 사용하며, 여기에서 N은 3과 동일한 것이 바람직하며, 그 출력은 인수 R에 의해 데시매이션되어 N개의 캐스케이드 콤 필터(comb filter)에 제공된다. CIC 데시매이션 필터의 전체 전달 함수는 FIR 필터(필터 체인)의 길이를 제외하고는 단위 계수를 가지는 FIR 필터의 전달 함수와 동일하며, 따라서 필터를 구현하기 위해 필요한 지연의 개수는 감소한다. CIC 데시매이션 필터는 특히 종래 기술의 결과를 구현하는 경제적인 필터이며, 그 중에서도 메모리 비용을 감소시킨다.

IIR(infinite-impulse response) 필터를 포함하여 다수의 다른 필터는 또한 동일한 하드웨어, 소프트웨어 또는 작업 처리 경비로 오차를 감소하거나, 감소된 하드웨어 및 소프트웨어 경비로 또는 증가된 속도로 동일한 성능을 달성할 수 있도록 한다. 특히 주파수 영역의 제곱 평균값 및 고 주파수 성분의 감쇠 부족으로부터 비롯되는 그 영역 내의 오차를 검토함으로써, 당업자는 디지털 신호 처리 기술의 이점을 활용하여 특정 성능의 의미에서 제곱 평균의 오차를 최적으로 감소하는 필터를 선택할 수 있다.

본 발명은 전기 신호의 제곱 평균값을 측정하는 신규적이고 개선된 방법 및 장치를 제공한다. 종래 기술과 비교하여 본 방법 및 장치를 사용하는 몇 가지 이점은 측정 오차를 크게 감소시키고 경비를 저감하는 것이다. 본 시스템은 바람직하게 디지털 신호 처리 기술을 사용하여 제곱근을 측정한다. 사용된 디지털 필터는 동일한 비용으로 감소된 오차를 제공하거나 감소된 비용으로 동일한 오차를 제공하는 구조를 가진다는 사실을 주목해야 한다. 본 발명의 일 실시예는 선택 가능한 성능 특성을 제공한다. 특히 본 방법 및 장치가 휴대용 디지털 DMM에서 사용되기에 적합하다는 것에 주목할 필요가 있다. 본 발명의 전술한 그리고 다른 태양, 특징 및 이점은 본 발명의 다음 도면을 참조하여 다음 상세한 설명을 고려하면 보다 쉽게 이해하게 될 것이다.

도 1은 본 발명에 따른 전기 신호의 제곱 평균값을 측정하는 장치의 블록도이다.

도 2는 디지털 신호의 1/4(quarter) 파장의 정수배와 일치하지 않는 구간에 대하여 획득된 제곱 디지털 신호의 그래픽 표현이다.

도 1을 참조하여 설명하면, 본 발명에 따른 전기 신호(12)의 제곱 평균값을 측정하는 장치(10)의 바람직한 실시예를 휴대용 DMM에서 사용하는 것이 바람직하지만, 상기 장치(10)를 오실로스코프와 같은 RMS 측정을 제공하는 모든 측정 도구에서 사용하는 것이 바람직할 수 있다. RMS의 측정 시에, 전기 신호(12)의 측정된 제곱 평균값으로부터 제곱근을 구할 수 있다. 본 발명의 일 실시예는 제곱 평균의 측정에 초점을 맞추며, 다른 실시예에서는 제곱근을 구하여 그 결과를 디스플레이 한다.

장치(10)는 전기 신호(12)의 샘플을 획득하고, 이를 표현하는 디지털 신호를 제공하는 표준 아날로그 디지털 변환기(ADC, 14)를 사용한다. 휴대용 DMM에서 사용되는 것이 바람직한 ADC(14)는 비교적 빠른 표본화 속도로 1비트 출력(18)을 발생하는 2차 시그마 델타 변환기(sigma delta converter; SDC16)를 사용한다. 실례로서 DMM에 사용되는 본 발명의 특정 실시예에서 출력(18)은 약 20Hz와 약 20KHz 사이에서 변화하는 신호를 2.5MHz의 속도로 표본화한다. SDC(16)는 노이즈를 고 주파수로 집중(concentrate)하는 노이즈 세이핑(noise shaping)을 포함한다.

ADC(14)로부터 SDC의 단일 비트 출력(18)이 획득되며, 상기 출력은 2개의 레지스터(22a, 22b)중 하나 이상의 레지스터를 멀티플렉스하는 멀티플렉서(20)를 구동하며, 멀티플렉서의 출력(21)을 통해 ADC(14)의 Cascaded Integrator Comb(CIC) 데시매이션 필터부(24)에 제공된다. 필터(24)의 데시매이션 속도는 조정 가능하다.

소정의 입력 이득값은 레지스터(22a)에 저장되며, 레지스터(22a)에 저장된 입력과 동일한 크기의 네거티브 이득값은 다른 레지스터(22b)에 저장된다. 멀티플렉서(20)의 작동에 의해, 출력(18)이 하이(high)이면, 레지스터(22a)의 이득값이 필터(24)에 제공되며, 출력(18)이 로우(low)이면, 레지스터(22b)의 네거티브 이득값이 필터에 제공된다. 필터(24)의 데시매이션 속도를 적절하게 조정하고, SDC(16)의 1비트 출력에 응답하여 레지스터(22a, 22b) 중의 하나의 레지스터로부터 소정의 값을 제공함으로써 출력(21)을 최상위 비트 범위에 위치시킬 수 있다. 이것은 본 발명의 목적을 위해 비트의 특정 윈도우를 사용하며, 나머지 비트는 다른 목적을 위해 사용하는데 있어서 유용할 것이다. 하나의 특정 예로서, 필터(24)가 48비트를 출력하는 경우에, 제곱 평균을 결정하는 상위 24비트 중에서 하위 16비트만을 사용하는 것이 바람직할 수 있다.

CIC 데시매이션 필터(24)는 조정 가능한 데시매이션 속도를 가진다. 입력 이득값의 크기에 따라서 데시매이션 속도를 미리 조정하여, 실례로서 약 100KHz의 속도로 원하는 워드 크기가 필터의 출력(26)에서 발생한다.

CIC 필터(24)의 출력(26)을 ADC(14)로부터 끄집어내어, 라운더(rounder, 28)에 제공한다. 상기 라운더는 상기 멀티플렉서(20)에 의한 비트 자리맞춤(bit justification)과 협동하여 다중 비트의 출력(26)의 최하위 비트를 라운딩(rounding)하기에 적합하다.

라운딩된 출력(30)은 ADC(14)의 유한 임펄스 응답(Finite Impulse Response; FIR) 필터(32)에 공급되어, 본 발명이 속한 기술분야에서 잘 알려져 있듯이, 통과 대역의 CIC 필터(24)의 주파수 응답 시 수하(droop)를 보정한다. FIR 필터의 출력(34)은 ADC(14)의 최종 출력이다.

위에서 설명한 ADC(14)는 본 발명에서 사용하기에 바람직한 아날로그 디지털 변환 장치이다. 그러나 본 발명의 사상을 일탈하지 않고 본 발명이 속한 기술분야에서 공지된 다른 아날로그 디지털 변환 장치를 장치(10)에서 사용할 수 있다. 더욱이 멀티플렉서(20) 및 라운더(28)를 상기 ADC(14) 이외의 다른 아날로그 디지털 변환 장치와 함께 사용할 수 있다.

ADC(14)의 출력(34)을 제곱기(squarer, 36)에 공급하며, 상기 제곱기를 하드웨어적으로 디지털 신호 처리 칩(digital signal processing chip; DSP)으로 구성하는 것이 바람직하다. 도 1 및 도 2를 참조하여 설명하면, 제곱기(36)는 출력(34)의 계속하여 이어지는 샘플값을 연속적으로 제곱하여, 일련의 제곱 샘플을 생성하여, 신호(12)의 제곱 표현(38)을 출력단(40)에서 형성한다. ADC(14)와 같은 원리로, 제곱기(36)는 본 발명이 속한 분야에서 공지된 제곱 장치일 수 있다.

종래 기술에서는, 전기 신호를 표본화하고, 상기 샘플값을 개별적으로 제곱하고, 상기 제곱된 샘플값의 총합을 구하고, 상기 총계되고 제곱된 샘플값의 평균을 구하고, 상기 결과의 제곱근을 구한다. 상기한 바와 같이, 이러한 평균값은 오차를 야기한다. 종래 기술에 따른 평균값의 오차의 일례가 도 2에 도시되어 있으며, 여기에서는 종래 기술에 따른 평균값의 포착 간격(acquisition interval, 50)이 원 입력 신호(12)의 1/4 파장(52)의 정수배와 일치하지 않으며, 이것은 제곱 표현(38)의 DC 값의 측정 시에 과도 에너지(54)를 가져온다. 이러한 과도 에너지(54)에 기인하여 신호가 포착 간격(50)에 대하여 주기적이지 않게 된다.

상기한 바와 같이, 제곱 평균값의 오차를 감소시키기 위해, 다시 말해 과도 에너지(54)를 감소시키기 위해 일반적으로 샘플의 개수를 증가시킬 필요가 있다. 이것은 샘플을 저장하는 더 많은 수의 저장 레지스터 및 샘플이 수집되는 더 긴 시간을 요구한다. 그러나 본 발명에서는 이 문제를 주파수 영역에서 고찰한다. 특히, 제1 신호의 제곱 평균값이 상기 제1 신호의 제곱인 제2 신호의 평균과 정확하게 일치한다는 것을 인식해야 한다. 따라서 전기 신호(12)의 제곱 평균을 측정하기 위해, 단지 제곱된 디지털 표현(38)을 필터하기만 하면 된다. 특히 저역 통과 필터링은 원하는 제곱 평균값을 제공한다.

실례로서, AC 결합 신호와 같은 DC 성분을 전혀 가지지 않은 신호의 경우, 신호의 제곱은 단순히 정현 항(sinusoidal term)의 총합의 제곱과 같다. 상기 제곱은 DC 항, 대응하는 원 정현 항 주파수의 2배 주파수를 가지는 제곱된 정현항의 열과, 원 정현 항 및 그와 다른 항으로 이루어진 한 쌍에 대응하는 주파수의 합과 같은 크기를 가지는 정현 교차 곱(cross product)항의 열(주파수 합 항)과, 원 정현 항 및 그와 다른 항으로 이루어진 한 쌍에 대응하는 주파수의 차와 같은 크기를 가지는 정현 교차 곱 항의 열(주파수 차 항)을 가진다. 모든 정현항의 평균은 0이기 때문에, 평균하여 남는 항은 DC항뿐이다. 그러므로 상기 신호의 제곱의 평균은, 모든 정현 성분의 평균이 0이기 때문에, DC 성분과 같아야 한다.

일반적으로, 모든 물리적 신호처럼 제곱 표현(38)은 DC 성분 및 정현 성분의 총합으로 구성되는 푸리에 급수에 의해 표현될 수 있다. 그러므로 제곱 표현(38)의 평균은 항상 DC 성분과 일치해야 한다.

위에서 설명한 바에 따라, 제곱 표현(38)의 DC 성분은 저역 통과 필터(42)를 통과하고, 모든 정현 성분은 감쇠에 의해 저지된다. 그러므로 저역 통과 필터(42)는 필터의 롤 오프 상태에 따라 원하는 정도로 정확하게 제곱 평균값을 제공한다. 당업자가 쉽게 이해할 수 있듯이, 유한 임펄스 응답 필터(FIR) 및 무한 임펄스 응답 필터(IIR)를 모두 포함하는 다수의 디지털 필터를 구성하여, 종래 기술에 따라 제곱 평균값을 측정하는 경우보다 제곱 평균 측정의 의미에서 더 강력한 성능을 제공할 수 있다.

그러나 모든 디지털 필터가 종래 기술에 따른 평균값 측정 방법에 대해 본 발명의 이점을 제공하는 성능 특성을 가지는 것은 아니다. 예를 들어, 평균값 측정용 FIR 필터는 저지 대역의 저지 성능을 향상시키도록 추가 지연 또는 탭이 첨가될 수 있다. 그러나 이러한 접근방법은 종래 기술에 따른 평균값 측정 방법과 동일한 문제점을 가진다. 다시 말해, 오차를 감소시키기 위해 더 큰 실리콘 견적이 필요하며, 더 많은 샘플을 추출해야 한다. 한편 CIC 데시매이션 필터는 위에서 설명한 FIR 필터를 보다 경제적으로 구현한다. E. Hogenauer, An Economical Class of Digital Filters for Decimation and Interpolation, 155-162 IEEE TRANSACTIONS ON ACOUSTICS, SPEECH AND SIGNAL PROCESSING, Vol. ASSP-29, No. 2, April 1981(내용 전체가 본원에서 참조로 개시됨)을 참조하시오. 제곱 평균 측정의 의미에서 휴대용 DMM에서 사용되는 것이 바람직한 상기 필터는 승산기를 전혀 필요로 하지 않으며, 고속의 표본화 속도로 동작하는 캐스케이드 적분기 단(cascaded integrator stage) 및 저속의 표본화 속도로 동작하는 상기 적분기 단과 동일한 개수의 콤 단(comb stage)을 포함한다. 위에서 설명한 CIC 필터(24)는 이러한 구조를 사용하는 것이 바람직하다. 상기 필터의 전달 함수는 다음과 같다.

이때 R은 데시매이션에 의해 필터의 적분기 부분과 콤 부분 사이에서 감소하는 속도를 의미하며,

N은 적분기 단 및 콤 단 (필터의 상기 차)의 개수이며, 다음과 같다.

상기 전달 함수는 N개의 일정한 캐스케이드 FIR 필터 단의 전달 함수로 환산된다는 것을 알 수 있다. 또한 데시매이션 속도 R 때문에, CIC 데시매이션 필터가 RM 추가 탭 또는 지연을 가지는 등가 단위 이득 FIR 필터로서 동작한다는 것을 알 수 있다. 그러므로 CIC 데시매이션 필터는 필터 체인에 실제적으로 추가 소자를 물리적으로 구현하지 않고 긴 필터 체인을 가지는 평균값 측정용 FIR 필터의 성능을 제공한다. 따라서 본 발명의 바람직한 필터는 평균값 측정용 FIR 필터와 동일한 성능을 구현하며 하드웨어를 절감하므로, 종래 기술에 비해 더 나은 성능을 구현한다.

또한 IIR 필터는 주어진 양의 실리콘 면적에 비해 향상된 성능을 제공한다. 상기한 바와 같이, 위상 부정합 오차는 일반적으로 선행 기술인 포착 간격 선택에 의해 경감될 수 없다. 따라서 제곱 표현(38)을 필터하는 경우에, 다양한 푸리에 성분간의 위상 관계를 보전하기 위해 노력할 필요가 거의 없다. IIR 필터가 주파수 위상의 충실도(fidelity)를 희생하면서 일반적으로 저지 대역에서 향상된 주파수 저지 성능을 제공한다는 것은 공지된 사실이다. 그러므로 제곱 평균값의 측정 시에, IIR 필터는 자연적으로 아주 바람직한 일장일단(trade-off)을 제공한다. FIR 필터와 달리, IIR 필터는 하나 이상의 극(pole)을 포함하는 전달 함수를 가진다.

일반적으로 제곱 표현(38)을 숫자 세트가 아니라 단일 신호로 취급하는 것은 제곱 표현(38)을 처리하기 위하여 디지털 필터를 최적화하여 제곱 평균값을 측정하는 공지된 디지털 신호 처리 기술을 적용할 수 있는 기회를 제공하여 그 결과로 측정 오차를 선택적으로 제어한다.

그럼에도 불구하고, DC 성분을 통과시키고 매우 낮은 주파수를 가지는 제곱 표현(38)의 정현 성분을 저지하는 것은 일반적으로 어렵다. 이러한 주파수 성분, 다시 말해 위에서 설명한 주파수 성분간의 차는 신호(12)의 매우 근접한 주파수를 가지는 모든 푸리에 성분 사이의 비트(beat)로부터 비롯되며, 결과적으로 DC 성분의 저 주파수 변조가 된다.

그러나 실제적으로 종종 제한된 시간 간격에 대해서만 RMS를 결정하여, 충분히 낮은 주파수 성분에 의해 변조된 DC 성분이 실제적인 측정 대상이 되도록 하는 것이 바람직하다. 따라서 매우 낮은 주파수를 가지는 변조 성분을 제거하기 위하여 필터(42)를 구성할 필요성이 없거나 바람직하지 않을 때도 있다. 본 발명의 다른 이점은 저역 통과 필터(42)의 전달 함수의 단순한 (straight-forward) 설계에 의해 이러한 크게 방해가 되지 않는 오차가 존재하는 것을 선택적으로 허용할 수 있다는 것이다.

그러나 저역 통과 필터(42)의 차단(cutoff) 주파수를 선택하여 측정 대상 범위의 주파수 성분에 해당하는 정현 제곱 항을 필터하도록 한다. 그러므로 이 범위의 가장 낮은 주파수 성분에 대응하는 정현 제곱 항의 주파수는 상기 가장 낮은 주파수의 2배이기 때문에 차단 주파수는 상기 범위의 가장 낮은 주파수의 2배보다 작아야 한다.

일반적으로 위에서 설명한 RMS를 결정하는 경우에 제곱 평균값을 사용한다. 본 발명의 바람직한 실시예에서, 마이크로프로세서(60)는 필터된 제곱 표현(38)을 메모리(52)로부터 판독하고 그 결과의 제곱근을 소프트웨어적으로 계산한다. 프로세서(60)는 DMM의 5디지트(digit) 7세그먼트 LCD 디스플레이와 같은 사용자 디스플레이(64)에 최종 RMS값을 기록한다.

전기 신호의 RMS값을 측정하는 특정 방법 및 장치가 바람직한 것으로 나타나 있지만, 본 발명의 사상을 일탈하지 않고 상기 구조 이외의 다른 구조도 사용할 수 있다는 것을 강조한다.

상기 명세서에서 사용한 용어 및 표현은 여기에서 설명을 위한 용어이지 제한하고자 하는 것은 아니며, 도시되고 서술된 특징 또는 그 일부분의 등가물을 배제하고자 이러한 용어 및 표현을 사용하고자 하는 것은 아니며, 본 발명의 범위는 다음의 청구항에 의해 정의되고 제한된다는 것을 인식해야 한다.

상기 내용 참고

Claims (17)

1. 신호의 제곱 평균값을 결정하는 회로로서,

   상기 전기 신호를 수신하고 상기 전기 신호의 디지털화된 샘플을 생성하는 표본화 회로;

   상기 표본화 회로에 응답하며, 상기 디지털화된 샘플의 제곱 샘플을 표현하는 신호를 생성하는 제곱 회로; 및

   상기 제곱 회로와 결합되어 있으며, 상기 제곱 신호를 수신하고 필터하는 디지털 저역 통과 필터로서, 상기 디지털 필터는 소정의 개수의 지연 소자를 포함함;

   을 포함하는 회로.
2. 제1항에 있어서, 상기 디지털 저역 통과 필터는 소정의 범위의 주파수에서 동작하며, 상기 범위의 가장 낮은 주파수의 2배보다 실질적으로 작은 값을 가지는 차단 주파수를 나타내는 회로.
3. 제1항에 있어서, 상기 디지털 필터는 하나 이상의 극을 포함하는 전달 함수를 가지는 회로.
4. 제1항에 있어서, 상기 디지털 필터는 하나 이상의 캐스케이드 적분기 부분, 이에 대응하는 하나 이상의 콤 부분 및 이들 사이의 데시매이터 부분을 포함하는 회로.
5. 제4항에 있어서, 상기 캐스케이드 적분기 부분 및 상기 콤 부분의 수는 3인 회로.
6. 제4항에 있어서, 상기 지연소자의 개수를 줄이기 위하여 선택된 매개변수는 데시매이션 속도인 회로.
7. 제3항에 있어서, 상기 지연소자의 개수를 줄이기 위하여 선택된 매개변수는 상기 극의 개수인 회로.
8. 제1항에 있어서, 상기 디지털 저역 통과 필터는 소정의 최대 오차를 구현하기 위해 필요한 지연소자의 개수를 줄이도록 선택된 매개변수를 가지는 회로.
9. 신호의 제곱 평균값을 결정하는 방법으로서,

   상기 전기 신호를 수신하는 단계;

   상기 전기 신호의 디지털화된 샘플을 생성하는 단계;

   상기 디지털화된 샘플의 제곱 표현을 포함하는 제곱 신호를 생성하는 단계;

   소정의 개수의 지연소자를 가지는 디지털 저역 통과 필터를 제공하는 단계; 및

   상기 디지털 저역 통과 필터를 사용하여 상기 제곱 신호를 필터하는 단계;

   를 포함하는 방법.
10. 제9항에 있어서, 상기 필터링 단계는 소정의 범위의 주파수에서 상기 디지털 저역 통과 필터를 작동하는 단계를 포함하며, 상기 제공 단계는 상기 범위의 가장 낮은 주파수의 2배보다 실질적으로 작은 값을 가지는 차단 주파수를 가지는 디지털 저역 통과 필터를 제공하는 방법.
11. 제9항에 있어서, 상기 제공 단계는 하나 이상의 극을 포함하는 전달 함수를 가지는 디지털 저역 통과 필터를 제공하는 방법.
12. 제9항에 있어서, 상기 제공 단계는 하나 이상의 캐스케이드 적분기 부분, 이에 대응하는 하나 이상의 콤 부분 및 이들 사이의 데시매이터 부분을 가지는 디지털 저역 통과 필터를 제공하는 방법.
13. 제12항에 있어서, 3개의 캐스케이드 적분기 부분 및 3개의 콤 부분을 가지는 디지털 저역 통과 필터를 제공하는 단계를 더 포함하는 방법.
14. 제13항에 있어서, 상기 제공 단계는 상기 지연소자의 개수를 줄이기 위하여 상기 저역 통과 디지털 필터의 데시매이션 속도를 선택하는 단계를 포함하는 방법.
15. 제9항에 있어서, 상기 제공 단계는 하나 이상의 극을 포함하는 전달 함수를 가지는 디지털 저역 통과 필터를 제공하며, 상기 지연소자의 개수를 줄이도록 선택된 매개변수는 상기 극의 개수인 방법.
16. 제9항에 있어서, 상기 제공 단계는 선택 가능한 성능 매개변수를 가지는 디지털 저역 통과 필터를 제공하는 단계를 포함하며, 소정의 최대 측정 오차를 구현하기 위해 필요한 지연 소자의 개수를 감소하도록 상기 매개변수를 선택하는 단계를 더 포함하는 방법.
17. 입력 신호의 RMS값을 측정하는 장치로서, 상기 장치는

    상기 입력 신호를 수신하고 상기 입력 신호의 디지털화된 샘플을 생성하는 표본화 회로;

    상기 표본화 회로에 응답하며, 상기 디지털화된 샘플의 제곱 샘플을 표현하는 신호를 생성하는 제곱 회로;

    상기 제곱 회로와 결합하고 있으며, 상기 제곱 신호를 수신하고 필터하고 출력단에서 DC 성분 신호를 추출하는 디지털 저역 통과 필터로서, 상기 디지털 필터는 소정의 개수의 지연소자를 포함함;

    상기 DC 성분 신호의 제곱근을 추출하는 회로; 및

    상기 DC 성분 신호의 상기 제곱근을 표현하는 값을 디스플레이 하는 디스플레이 회로;

    를 포함하는 장치.