JPH11289224A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH11289224A JPH11289224A JP10088752A JP8875298A JPH11289224A JP H11289224 A JPH11289224 A JP H11289224A JP 10088752 A JP10088752 A JP 10088752A JP 8875298 A JP8875298 A JP 8875298A JP H11289224 A JPH11289224 A JP H11289224A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- wave
- oscillators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 レーダ送受信装置に用いる周波数発生手段と
してダイレクトディジタルシンセサイザを用いた場合、
量子化誤差に起因するスプリアスを低レベルに抑えたま
ま広帯域化することが困難な欠点がある。 【解決手段】 ダイレクトディジタルシンセサイザの出
力を、直列接続された２つの周波数変換器にて、スイッ
チマトリクスより選択される出力信号を前段は４分周器
を介して合成し、後段は直接合成する構成とする。
してダイレクトディジタルシンセサイザを用いた場合、
量子化誤差に起因するスプリアスを低レベルに抑えたま
ま広帯域化することが困難な欠点がある。 【解決手段】 ダイレクトディジタルシンセサイザの出
力を、直列接続された２つの周波数変換器にて、スイッ
チマトリクスより選択される出力信号を前段は４分周器
を介して合成し、後段は直接合成する構成とする。
Description
【０００１】
【発明の属する技術分野】この発明は、レーダ送受信装
置に利用する周波数発生手段として、ダイレクトディジ
タルシンセサイザを利用した周波数シンセサイザに関す
るものである。
置に利用する周波数発生手段として、ダイレクトディジ
タルシンセサイザを利用した周波数シンセサイザに関す
るものである。
【０００２】
【従来の技術】図８は従来の周波数シンセサイザの構成
を示す回路の一例で、図において１は基準クロック発振
器、２はダイレクトディジタルシンセサイザ（Ｄｉｒｅ
ｃｔＤｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：以下Ｄ
ＤＳ）。ＤＤＳ２は、位相アキュームレータ３、メモリ
４、ディジタル−アナログ変換器（以下Ｄ−Ａ変換器）
５、フィルタ６とからなる。また、図９は各部における
信号波形図、図１０は位相データと振幅データの関係の
一例を示す図である。ここで、ＤＤＳ２内の位相アキュ
ームレータ３は、図９（ａ）の基準信号出力図で示され
る基準クロック発振器１からの基準クロックのタイミン
グを基準として、周波数設定データを累積加算して図９
（ｂ）の位相アキュームレータ出力図で示されるデジタ
ル値を出力する。位相アキュームレータ３は、累積加算
された位相が２πになると位相を０にリセットし、０〜
２πの値を繰り返し出力する。この基準クロックは出力
信号の１周期に２回以上のクロックが含まれるように構
成されている。メモリ４は、図１０に示すように位相ア
キュームレータ３から出力されるデジタルデータをアド
レスデータとして位相に対する波形データ（振幅デー
タ）をルックアップテーブルとして保持している。図１
０に示すように、位相データは、メモリ４に格納された
振幅データに対応した位相を表しているが、同時にメモ
リ４のアドレスを表しており、これによって振幅データ
を読み出す。振幅データは、Ｄ−Ａ変換器５によってア
ナログ値に変換され、不要波を除去し必要な周波数成分
のみを取り出すためにフィルタ６を通過させて、図９
（ｃ）のＤＤＳ出力信号図に示す正弦波信号を出力す
る。
を示す回路の一例で、図において１は基準クロック発振
器、２はダイレクトディジタルシンセサイザ（Ｄｉｒｅ
ｃｔＤｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：以下Ｄ
ＤＳ）。ＤＤＳ２は、位相アキュームレータ３、メモリ
４、ディジタル−アナログ変換器（以下Ｄ−Ａ変換器）
５、フィルタ６とからなる。また、図９は各部における
信号波形図、図１０は位相データと振幅データの関係の
一例を示す図である。ここで、ＤＤＳ２内の位相アキュ
ームレータ３は、図９（ａ）の基準信号出力図で示され
る基準クロック発振器１からの基準クロックのタイミン
グを基準として、周波数設定データを累積加算して図９
（ｂ）の位相アキュームレータ出力図で示されるデジタ
ル値を出力する。位相アキュームレータ３は、累積加算
された位相が２πになると位相を０にリセットし、０〜
２πの値を繰り返し出力する。この基準クロックは出力
信号の１周期に２回以上のクロックが含まれるように構
成されている。メモリ４は、図１０に示すように位相ア
キュームレータ３から出力されるデジタルデータをアド
レスデータとして位相に対する波形データ（振幅デー
タ）をルックアップテーブルとして保持している。図１
０に示すように、位相データは、メモリ４に格納された
振幅データに対応した位相を表しているが、同時にメモ
リ４のアドレスを表しており、これによって振幅データ
を読み出す。振幅データは、Ｄ−Ａ変換器５によってア
ナログ値に変換され、不要波を除去し必要な周波数成分
のみを取り出すためにフィルタ６を通過させて、図９
（ｃ）のＤＤＳ出力信号図に示す正弦波信号を出力す
る。
【０００３】このような回路において、ＤＤＳ２の出力
周波数ｆＤＤＳは、基準信号周波数をｆｒ、ＤＤＳ２の
周波数設定可能ビット数をＡ、実際の周波数設定データ
の１０進数換算値をＢとすると、数１にて表される。こ
れにより、ＤＤＳ２の出力周波数は、周波数設定データ
により基準クロック発振器の周波数の１／４程度の範囲
において設定が可能となる。
周波数ｆＤＤＳは、基準信号周波数をｆｒ、ＤＤＳ２の
周波数設定可能ビット数をＡ、実際の周波数設定データ
の１０進数換算値をＢとすると、数１にて表される。こ
れにより、ＤＤＳ２の出力周波数は、周波数設定データ
により基準クロック発振器の周波数の１／４程度の範囲
において設定が可能となる。
【０００４】
【数１】
【０００５】
【発明が解決しようとする課題】上記のような従来の周
波数シンセサイザでは、ＤＤＳなどのディジタルＩＣに
周波数限界があることと、ＤＤＳにおける量子化誤差に
起因するスプリアスを低レベルに抑えるために周波数帯
域が制限されることより、帯域を広くとれない欠点があ
る。
波数シンセサイザでは、ＤＤＳなどのディジタルＩＣに
周波数限界があることと、ＤＤＳにおける量子化誤差に
起因するスプリアスを低レベルに抑えるために周波数帯
域が制限されることより、帯域を広くとれない欠点があ
る。
【０００６】また、位相同期ループシンセサイザ等を用
いて逓倍により帯域を広げる手法を用いた場合は、逓倍
次数に応じて上記スプリアスレベルが上昇する欠点があ
る。
いて逓倍により帯域を広げる手法を用いた場合は、逓倍
次数に応じて上記スプリアスレベルが上昇する欠点があ
る。
【０００７】この発明は、かかる問題点を解決するため
になされたものであり、量子化誤差に起因するスプリア
スを低レベルに抑えたまま帯域を広げることができる。
になされたものであり、量子化誤差に起因するスプリア
スを低レベルに抑えたまま帯域を広げることができる。
【０００８】
【課題を解決するための手段】第１の発明による周波数
シンセサイザは、特定の周期信号を発生する基準クロッ
ク発振器と、上記特定の周期信号を受けて指定された周
波数を持つ周期信号を発生するダイレクトディジタルシ
ンセサイザと、上記ダイレクトディジタルシンセサイザ
の出力信号を入力波として局発波との和または差の周波
数を出力する第１の周波数変換器と、上記第１の周波数
変換器の出力信号を入力波として局発波との和または差
の周波数を出力する第２の周波数変換器と、上記ダイレ
クトディジタルシンセサイザの出力信号の周波数可変幅
と同一の周波数間隔を各々持つ複数の周期信号を発生す
る複数の発振器と、上記複数の周期信号を入力とし上記
第１及び第２の周波数変換器の局発波として２つの出力
ポートに対して各々選択して周期信号を出力するスイッ
チマトリクスと、上記スイッチマトリクスの一つの出力
ポートと上記第２の周波数変換器の間に接続された上記
複数の発振器の個数と同一の数値の逓倍次数となる周波
数逓倍器とで構成したことを特徴とする。
シンセサイザは、特定の周期信号を発生する基準クロッ
ク発振器と、上記特定の周期信号を受けて指定された周
波数を持つ周期信号を発生するダイレクトディジタルシ
ンセサイザと、上記ダイレクトディジタルシンセサイザ
の出力信号を入力波として局発波との和または差の周波
数を出力する第１の周波数変換器と、上記第１の周波数
変換器の出力信号を入力波として局発波との和または差
の周波数を出力する第２の周波数変換器と、上記ダイレ
クトディジタルシンセサイザの出力信号の周波数可変幅
と同一の周波数間隔を各々持つ複数の周期信号を発生す
る複数の発振器と、上記複数の周期信号を入力とし上記
第１及び第２の周波数変換器の局発波として２つの出力
ポートに対して各々選択して周期信号を出力するスイッ
チマトリクスと、上記スイッチマトリクスの一つの出力
ポートと上記第２の周波数変換器の間に接続された上記
複数の発振器の個数と同一の数値の逓倍次数となる周波
数逓倍器とで構成したことを特徴とする。
【０００９】また、第２の発明による周波数シンセサイ
ザは、特定の周期信号を発生する基準クロック発振器
と、上記特定の周期信号を受けて指定された周波数を持
つ周期信号を発生するダイレクトディジタルシンセサイ
ザと、上記ダイレクトディジタルシンセサイザの出力信
号を入力波として局発波との和または差の周波数を出力
する第１の周波数変換器と、上記第１の周波数変換器の
出力信号を入力波として局発波との和または差の周波数
を出力する第２の周波数変換器と、上記ダイレクトディ
ジタルシンセサイザの出力信号の周波数可変幅と同一の
周波数間隔を各々持つ複数の周期信号を発生する複数の
発振器と、上記複数の周期信号を入力とし上記第１及び
第２の周波数変換器の局発波として２つの出力ポートに
対して各々選択して周期信号を出力するスイッチマトリ
クスと、上記スイッチマトリクスの一つの出力ポートと
上記第２の周波数変換器の間に接続された上記複数の発
振器の個数と同一の数値の分周次数となる周波数分周器
とで構成したことを特徴とする。
ザは、特定の周期信号を発生する基準クロック発振器
と、上記特定の周期信号を受けて指定された周波数を持
つ周期信号を発生するダイレクトディジタルシンセサイ
ザと、上記ダイレクトディジタルシンセサイザの出力信
号を入力波として局発波との和または差の周波数を出力
する第１の周波数変換器と、上記第１の周波数変換器の
出力信号を入力波として局発波との和または差の周波数
を出力する第２の周波数変換器と、上記ダイレクトディ
ジタルシンセサイザの出力信号の周波数可変幅と同一の
周波数間隔を各々持つ複数の周期信号を発生する複数の
発振器と、上記複数の周期信号を入力とし上記第１及び
第２の周波数変換器の局発波として２つの出力ポートに
対して各々選択して周期信号を出力するスイッチマトリ
クスと、上記スイッチマトリクスの一つの出力ポートと
上記第２の周波数変換器の間に接続された上記複数の発
振器の個数と同一の数値の分周次数となる周波数分周器
とで構成したことを特徴とする。
【００１０】また、第３の発明による周波数シンセサイ
ザは、特定の周期信号を発生する基準クロック発振器
と、上記特定の周期信号を受けて指定された周波数を持
つ周期信号を発生するダイレクトディジタルシンセサイ
ザと、上記ダイレクトディジタルシンセサイザの出力信
号を入力波として局発波との和または差の周波数を出力
する第１の周波数変換器と、上記第１の周波数変換器の
出力信号を入力波として局発波の２倍波との和または差
の周波数を出力する偶高調波ミクサを用いた第２の周波
数変換器と、上記ダイレクトディジタルシンセサイザの
出力信号の周波数可変幅と同一の周波数間隔を各々持つ
複数の周期信号を発生する複数の発振器と、上記複数の
周期信号を入力とし上記第１及び第２の周波数変換器の
局発波として２つの出力ポートに対して各々選択して周
期信号を出力するスイッチマトリクスと、上記スイッチ
マトリクスの一つの出力ポートと上記第２の周波数変換
器の間に接続された上記複数の発振器の個数と同一の数
値の半分の逓倍次数となる周波数逓倍器とで構成したこ
とを特徴とする。
ザは、特定の周期信号を発生する基準クロック発振器
と、上記特定の周期信号を受けて指定された周波数を持
つ周期信号を発生するダイレクトディジタルシンセサイ
ザと、上記ダイレクトディジタルシンセサイザの出力信
号を入力波として局発波との和または差の周波数を出力
する第１の周波数変換器と、上記第１の周波数変換器の
出力信号を入力波として局発波の２倍波との和または差
の周波数を出力する偶高調波ミクサを用いた第２の周波
数変換器と、上記ダイレクトディジタルシンセサイザの
出力信号の周波数可変幅と同一の周波数間隔を各々持つ
複数の周期信号を発生する複数の発振器と、上記複数の
周期信号を入力とし上記第１及び第２の周波数変換器の
局発波として２つの出力ポートに対して各々選択して周
期信号を出力するスイッチマトリクスと、上記スイッチ
マトリクスの一つの出力ポートと上記第２の周波数変換
器の間に接続された上記複数の発振器の個数と同一の数
値の半分の逓倍次数となる周波数逓倍器とで構成したこ
とを特徴とする。
【００１１】また、第４の発明による周波数シンセサイ
ザは、特定の周期信号を発生する基準クロック発振器
と、上記特定の周期信号を受けて指定された周波数を持
つ周期信号を発生するダイレクトディジタルシンセサイ
ザと、上記ダイレクトディジタルシンセサイザの出力信
号を入力波として局発波との和または差の周波数を出力
する第１の周波数変換器と、上記第１の周波数変換器の
出力信号を入力波として局発波の２倍波との和または差
の周波数を出力する偶高調波ミクサを用いた第２の周波
数変換器と、上記ダイレクトディジタルシンセサイザの
出力信号の周波数可変幅と同一の周波数間隔を各々持つ
複数の周期信号を発生する複数の発振器と、上記複数の
周期信号を入力とし上記第１及び第２の周波数変換器の
局発波として２つの出力ポートに対して各々選択して周
期信号を出力するスイッチマトリクスと、上記スイッチ
マトリクスの一つの出力ポートと上記第１の周波数変換
器の間に接続された上記複数の発振器の個数と同一の数
値の半分の分周次数となる周波数分周器とで構成したこ
とを特徴とする。
ザは、特定の周期信号を発生する基準クロック発振器
と、上記特定の周期信号を受けて指定された周波数を持
つ周期信号を発生するダイレクトディジタルシンセサイ
ザと、上記ダイレクトディジタルシンセサイザの出力信
号を入力波として局発波との和または差の周波数を出力
する第１の周波数変換器と、上記第１の周波数変換器の
出力信号を入力波として局発波の２倍波との和または差
の周波数を出力する偶高調波ミクサを用いた第２の周波
数変換器と、上記ダイレクトディジタルシンセサイザの
出力信号の周波数可変幅と同一の周波数間隔を各々持つ
複数の周期信号を発生する複数の発振器と、上記複数の
周期信号を入力とし上記第１及び第２の周波数変換器の
局発波として２つの出力ポートに対して各々選択して周
期信号を出力するスイッチマトリクスと、上記スイッチ
マトリクスの一つの出力ポートと上記第１の周波数変換
器の間に接続された上記複数の発振器の個数と同一の数
値の半分の分周次数となる周波数分周器とで構成したこ
とを特徴とする。
【００１２】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示す周波数シンセサイザの構成図であ
り、図において７は入力波と局発波との和または差の周
波数を出力するミクサを用いた周波数変換器、８は４分
周器、９はスイッチマトリクス、１０は発振器である。
また、図２はミクサを用いた周波数変換器７の内部構成
例であり、不要波を除去するフィルタ１１、入力波と局
発波との和または差の周波数を出力するミクサ１２、信
号を増幅するアンプ１３で構成される。また、図３はス
イッチマトリクス９の内部構成例であり、１４は単位ス
イッチ、１５は終端抵抗であり、図８の従来例と同一な
いしは相当部分には同一符号を付している。ＤＤＳ２の
内部構成は従来と同一である。
実施の形態１を示す周波数シンセサイザの構成図であ
り、図において７は入力波と局発波との和または差の周
波数を出力するミクサを用いた周波数変換器、８は４分
周器、９はスイッチマトリクス、１０は発振器である。
また、図２はミクサを用いた周波数変換器７の内部構成
例であり、不要波を除去するフィルタ１１、入力波と局
発波との和または差の周波数を出力するミクサ１２、信
号を増幅するアンプ１３で構成される。また、図３はス
イッチマトリクス９の内部構成例であり、１４は単位ス
イッチ、１５は終端抵抗であり、図８の従来例と同一な
いしは相当部分には同一符号を付している。ＤＤＳ２の
内部構成は従来と同一である。
【００１３】次に、動作について説明する。まず、基準
クロック発振器１は特定の周波数を持つ周期信号を発生
し、ＤＤＳ２に出力する。ＤＤＳ２は、基準クロック発
振器１からの周期信号と周波数設定データにより指定さ
れた出力周波数を出力する。一方、発振器１０ａ〜１０
ｄはＤＤＳ２の出力信号の周波数可変幅に４を乗じた周
波数間隔を各々持つ周波数を出力しており、発振器１０
ａ〜１０ｄの出力周波数をｆ10a 〜ｆ10d 、ＤＤＳ２の
周波数可変幅をΔｆdds とすると数２の関係が成り立
つ。
クロック発振器１は特定の周波数を持つ周期信号を発生
し、ＤＤＳ２に出力する。ＤＤＳ２は、基準クロック発
振器１からの周期信号と周波数設定データにより指定さ
れた出力周波数を出力する。一方、発振器１０ａ〜１０
ｄはＤＤＳ２の出力信号の周波数可変幅に４を乗じた周
波数間隔を各々持つ周波数を出力しており、発振器１０
ａ〜１０ｄの出力周波数をｆ10a 〜ｆ10d 、ＤＤＳ２の
周波数可変幅をΔｆdds とすると数２の関係が成り立
つ。
【００１４】
【数２】
【００１５】また、第１の周波数変換器７ａ及び第２の
周波数変換器７ｂは図２に示すような回路構成を持ち、
入力波をフィルタ１１ａを介してミクサ１２ａに入力
し、局発波をフィルタ１１ｂを介してミクサ１２ａに入
力し、入力波と局発波の混変調された周波数成分を出力
して、所望の周波数成分をフィルタ１１ｃにて取り出
し、アンプ１３にて電力増幅して出力する構成となって
いる。
周波数変換器７ｂは図２に示すような回路構成を持ち、
入力波をフィルタ１１ａを介してミクサ１２ａに入力
し、局発波をフィルタ１１ｂを介してミクサ１２ａに入
力し、入力波と局発波の混変調された周波数成分を出力
して、所望の周波数成分をフィルタ１１ｃにて取り出
し、アンプ１３にて電力増幅して出力する構成となって
いる。
【００１６】また、スイッチマトリクス９は、例えば図
３に示す構成をしており、周波数設定信号により全ての
単位スイッチ１４のＯＮ／ＯＦＦが制御されることによ
り特定の経路が決められ、他の経路は終端抵抗１５によ
り終端されることにより、各々の出力端子に４つの入力
信号のうちの１つが選択されて出力される。これによ
り、発振器１０ａ〜１０ｄの出力信号を入力として２つ
の出力ポートの各々にｆ 10a 〜ｆ10d の中より一つを選
択して出力する。上記第１の周波数変換器７ａにて上記
ＤＤＳ２の出力信号（ｆdds ）を入力波、上記スイッチ
マトリクス９の一つの出力端子の信号（ｆsw1 ）を４分
周器８にて分周した信号を局発波として周波数変換され
て出力される。このとき、第１の周波数変換器７ａの出
力周波数（ｆmix1）は、入力波と局発波の和の周波数を
取るものとすると、数３にて示される。
３に示す構成をしており、周波数設定信号により全ての
単位スイッチ１４のＯＮ／ＯＦＦが制御されることによ
り特定の経路が決められ、他の経路は終端抵抗１５によ
り終端されることにより、各々の出力端子に４つの入力
信号のうちの１つが選択されて出力される。これによ
り、発振器１０ａ〜１０ｄの出力信号を入力として２つ
の出力ポートの各々にｆ 10a 〜ｆ10d の中より一つを選
択して出力する。上記第１の周波数変換器７ａにて上記
ＤＤＳ２の出力信号（ｆdds ）を入力波、上記スイッチ
マトリクス９の一つの出力端子の信号（ｆsw1 ）を４分
周器８にて分周した信号を局発波として周波数変換され
て出力される。このとき、第１の周波数変換器７ａの出
力周波数（ｆmix1）は、入力波と局発波の和の周波数を
取るものとすると、数３にて示される。
【００１７】
【数３】
【００１８】スイッチマトリクス９と４分周器８により
各々ＤＤＳ２の周波数可変幅と同一の周波数間隔を持つ
４通りの局発波を選択できるためＤＤＳ２の周波数可変
幅に対して４倍の周波数可変幅となる。同様な動作によ
り、第２の周波数変換器７ｂの出力周波数（ｆmix2）
は、上記スイッチマトリクス９の他の出力端子の信号
（ｆsw2 ）を局発波とするため、入力波と局発波の和の
周波数を取るものとすると、数４にて示される。そのた
め、同様にスイッチマトリクス９により各々ＤＤＳ２の
周波数可変幅に４を乗じた周波数間隔を持つ４通りの局
発波を選択できるためＤＤＳ２の周波数可変幅に対して
１６倍の周波数可変幅となる。
各々ＤＤＳ２の周波数可変幅と同一の周波数間隔を持つ
４通りの局発波を選択できるためＤＤＳ２の周波数可変
幅に対して４倍の周波数可変幅となる。同様な動作によ
り、第２の周波数変換器７ｂの出力周波数（ｆmix2）
は、上記スイッチマトリクス９の他の出力端子の信号
（ｆsw2 ）を局発波とするため、入力波と局発波の和の
周波数を取るものとすると、数４にて示される。そのた
め、同様にスイッチマトリクス９により各々ＤＤＳ２の
周波数可変幅に４を乗じた周波数間隔を持つ４通りの局
発波を選択できるためＤＤＳ２の周波数可変幅に対して
１６倍の周波数可変幅となる。
【００１９】
【数４】
【００２０】実施の形態２．図４はこの発明の実施の形
態２を示す周波数シンセサイザの構成図であり、図にお
いて１５は４逓倍器である。次に、動作について説明す
る。発振器１０ａ〜１０ｄはＤＤＳ２の出力信号の周波
数可変幅と同一な周波数間隔を各々持つ周波数を出力し
ており、発振器１０ａ〜１０ｄの出力周波数をｆ10a 〜
ｆ10d 、ＤＤＳ２の周波数可変幅をΔｆdds とすると数
５の関係が成り立つ。
態２を示す周波数シンセサイザの構成図であり、図にお
いて１５は４逓倍器である。次に、動作について説明す
る。発振器１０ａ〜１０ｄはＤＤＳ２の出力信号の周波
数可変幅と同一な周波数間隔を各々持つ周波数を出力し
ており、発振器１０ａ〜１０ｄの出力周波数をｆ10a 〜
ｆ10d 、ＤＤＳ２の周波数可変幅をΔｆdds とすると数
５の関係が成り立つ。
【００２１】
【数５】
【００２２】また、この第１の周波数変換器７ａにて上
記ＤＤＳ２の出力信号（ｆdds ）を入力波、上記スイッ
チマトリクス９の一つの出力端子の信号（ｆsw1 ）を局
発波として周波数変換されて出力される。このとき、第
１の周波数変換器７ａの出力周波数（ｆmix1）は、入力
波と局発波の和の周波数を取るものとすると、数６にて
示される。
記ＤＤＳ２の出力信号（ｆdds ）を入力波、上記スイッ
チマトリクス９の一つの出力端子の信号（ｆsw1 ）を局
発波として周波数変換されて出力される。このとき、第
１の周波数変換器７ａの出力周波数（ｆmix1）は、入力
波と局発波の和の周波数を取るものとすると、数６にて
示される。
【００２３】
【数６】
【００２４】スイッチマトリクス９により各々ＤＤＳ２
の周波数可変幅と同一の周波数間隔を持つ４通りの局発
波を選択できるためＤＤＳ２の周波数可変幅に対して４
倍の周波数可変幅となる。同様な動作により、第２の周
波数変換器７ｂの出力周波数（ｆmix2）は、上記スイッ
チマトリクス９の他の出力端子の信号（ｆsw2 ）が４逓
倍器１６にて逓倍されて局発波となるため、入力波と局
発波の和の周波数を取るものとすると、数７にて示され
る。そのため、同様にスイッチマトリクス９及び４逓倍
器１６により各々ＤＤＳ２の周波数可変幅に４を乗じた
周波数間隔を持つ４通りの局発波を選択できるためＤＤ
Ｓ２の周波数可変幅に対して１６倍の周波数可変幅とな
る。
の周波数可変幅と同一の周波数間隔を持つ４通りの局発
波を選択できるためＤＤＳ２の周波数可変幅に対して４
倍の周波数可変幅となる。同様な動作により、第２の周
波数変換器７ｂの出力周波数（ｆmix2）は、上記スイッ
チマトリクス９の他の出力端子の信号（ｆsw2 ）が４逓
倍器１６にて逓倍されて局発波となるため、入力波と局
発波の和の周波数を取るものとすると、数７にて示され
る。そのため、同様にスイッチマトリクス９及び４逓倍
器１６により各々ＤＤＳ２の周波数可変幅に４を乗じた
周波数間隔を持つ４通りの局発波を選択できるためＤＤ
Ｓ２の周波数可変幅に対して１６倍の周波数可変幅とな
る。
【００２５】
【数７】
【００２６】実施の形態３．図５はこの発明の実施の形
態３を示す周波数シンセサイザの構成図であり、図にお
いて１７は偶高調波ミクサを用いた第２の周波数変換
器、１８は２分周器である。また、図６は偶高調波ミク
サを用いた周波数変換器の構成例であり、１９は偶高調
波ミクサである。次に、動作について説明する。発振器
１０ａ〜１０ｄはＤＤＳ２の出力信号の周波数可変幅に
２を乗じた周波数間隔を各々持つ周波数を出力してお
り、発振器１０ａ〜１０ｄの出力周波数をｆ10a 〜ｆ
10d 、ＤＤＳ２の周波数可変幅をΔｆdds とすると数８
の関係が成り立つ。
態３を示す周波数シンセサイザの構成図であり、図にお
いて１７は偶高調波ミクサを用いた第２の周波数変換
器、１８は２分周器である。また、図６は偶高調波ミク
サを用いた周波数変換器の構成例であり、１９は偶高調
波ミクサである。次に、動作について説明する。発振器
１０ａ〜１０ｄはＤＤＳ２の出力信号の周波数可変幅に
２を乗じた周波数間隔を各々持つ周波数を出力してお
り、発振器１０ａ〜１０ｄの出力周波数をｆ10a 〜ｆ
10d 、ＤＤＳ２の周波数可変幅をΔｆdds とすると数８
の関係が成り立つ。
【００２７】
【数８】
【００２８】また、第１の周波数変換器７にて上記ＤＤ
Ｓ２の出力信号（ｆdds ）を入力波、上記スイッチマト
リクス９の一つの出力端子の信号（ｆsw1 ）を２分周器
１８で分周した信号を局発波として周波数変換されて出
力される。このとき、第１の周波数変換器７の出力周波
数（ｆmix1）は、入力波と局発波の和の周波数を取るも
のとすると、数９にて示される。
Ｓ２の出力信号（ｆdds ）を入力波、上記スイッチマト
リクス９の一つの出力端子の信号（ｆsw1 ）を２分周器
１８で分周した信号を局発波として周波数変換されて出
力される。このとき、第１の周波数変換器７の出力周波
数（ｆmix1）は、入力波と局発波の和の周波数を取るも
のとすると、数９にて示される。
【００２９】
【数９】
【００３０】スイッチマトリクス９及び２分周器１８に
より各々ＤＤＳ２の周波数可変幅と同一の周波数間隔を
持つ４通りの局発波を選択できるためＤＤＳ２の周波数
可変幅に対して４倍の周波数可変幅となる。
より各々ＤＤＳ２の周波数可変幅と同一の周波数間隔を
持つ４通りの局発波を選択できるためＤＤＳ２の周波数
可変幅に対して４倍の周波数可変幅となる。
【００３１】図６に示すように偶高調波ミクサを用いた
第２の周波数変換器１７は、入力波をフィルタ１１ｄを
介して偶高調波ミクサ１９に入力し、局発波をフィルタ
１１ｆを介して偶高調波ミクサ１９に入力し、入力波と
局発波の２倍の周波数を混変調された周波数成分を出力
して、所望の周波数成分をフィルタ１１ｆにて取り出
し、アンプ１３にて電力増幅して出力する構成となって
いる。これにより、偶高調波ミクサを用いた第２の周波
数変換器１７の出力周波数（ｆmix2）は、上記スイッチ
マトリクス９の他の出力端子の信号（ｆsw2 ）が局発波
となるため、入力波と局発波の２倍の周波数の和の周波
数を取るものとすると、数１０にて示される。そのた
め、同様にスイッチマトリクス９により各々ＤＤＳ２の
周波数可変幅に２を乗じた周波数間隔を持つ４通りの局
発波を選択できるためＤＤＳ２の周波数可変幅に対して
１６倍の周波数可変幅となる。
第２の周波数変換器１７は、入力波をフィルタ１１ｄを
介して偶高調波ミクサ１９に入力し、局発波をフィルタ
１１ｆを介して偶高調波ミクサ１９に入力し、入力波と
局発波の２倍の周波数を混変調された周波数成分を出力
して、所望の周波数成分をフィルタ１１ｆにて取り出
し、アンプ１３にて電力増幅して出力する構成となって
いる。これにより、偶高調波ミクサを用いた第２の周波
数変換器１７の出力周波数（ｆmix2）は、上記スイッチ
マトリクス９の他の出力端子の信号（ｆsw2 ）が局発波
となるため、入力波と局発波の２倍の周波数の和の周波
数を取るものとすると、数１０にて示される。そのた
め、同様にスイッチマトリクス９により各々ＤＤＳ２の
周波数可変幅に２を乗じた周波数間隔を持つ４通りの局
発波を選択できるためＤＤＳ２の周波数可変幅に対して
１６倍の周波数可変幅となる。
【００３２】
【数１０】
【００３３】実施の形態４．図７はこの発明の実施の形
態４を示す周波数シンセサイザの構成図であり、図にお
いて２０は２逓倍器である。次に、動作について説明す
る。発振器１０ａ〜１０ｄはＤＤＳ２の出力信号の周波
数可変幅と同一な周波数間隔を各々持つ周波数を出力し
ており、発振器１０ａ〜１０ｄの出力周波数をｆ10a 〜
ｆ10d 、ＤＤＳ２の周波数可変幅をΔｆdds とすると数
１１の関係が成り立つ。
態４を示す周波数シンセサイザの構成図であり、図にお
いて２０は２逓倍器である。次に、動作について説明す
る。発振器１０ａ〜１０ｄはＤＤＳ２の出力信号の周波
数可変幅と同一な周波数間隔を各々持つ周波数を出力し
ており、発振器１０ａ〜１０ｄの出力周波数をｆ10a 〜
ｆ10d 、ＤＤＳ２の周波数可変幅をΔｆdds とすると数
１１の関係が成り立つ。
【００３４】
【数１１】
【００３５】また、第１の周波数変換器７にて上記ＤＤ
Ｓ２の出力信号（ｆdds ）を入力波、上記スイッチマト
リクス９の一つの出力端子の信号（ｆsw1 ）を局発波と
して周波数変換されて出力される。このとき、第１の周
波数変換器７の出力周波数（ｆmix1）は、入力波と局発
波の和の周波数を取るものとすると、数１２にて示され
る。
Ｓ２の出力信号（ｆdds ）を入力波、上記スイッチマト
リクス９の一つの出力端子の信号（ｆsw1 ）を局発波と
して周波数変換されて出力される。このとき、第１の周
波数変換器７の出力周波数（ｆmix1）は、入力波と局発
波の和の周波数を取るものとすると、数１２にて示され
る。
【００３６】
【数１２】
【００３７】スイッチマトリクス９により各々ＤＤＳ２
の周波数可変幅と同一の周波数間隔を持つ４通りの局発
波を選択できるためＤＤＳ２の周波数可変幅に対して４
倍の周波数可変幅となる。偶高調波を用いた第２の周波
数変換器１７の出力周波数（ｆmix2）は、上記スイッチ
マトリクス９の他の出力端子の信号（ｆsw2 ）を２逓倍
した信号が局発波となるため、入力波と局発波の２倍の
周波数の和の周波数を取るものとすると、数１３にて示
される。そのため、同様にスイッチマトリクス９及び２
逓倍器２０により各々ＤＤＳ２の周波数可変幅に４を乗
じた周波数間隔を持つ４通りの局発波を選択できるため
ＤＤＳ２の周波数可変幅に対して１６倍の周波数可変幅
となる。
の周波数可変幅と同一の周波数間隔を持つ４通りの局発
波を選択できるためＤＤＳ２の周波数可変幅に対して４
倍の周波数可変幅となる。偶高調波を用いた第２の周波
数変換器１７の出力周波数（ｆmix2）は、上記スイッチ
マトリクス９の他の出力端子の信号（ｆsw2 ）を２逓倍
した信号が局発波となるため、入力波と局発波の２倍の
周波数の和の周波数を取るものとすると、数１３にて示
される。そのため、同様にスイッチマトリクス９及び２
逓倍器２０により各々ＤＤＳ２の周波数可変幅に４を乗
じた周波数間隔を持つ４通りの局発波を選択できるため
ＤＤＳ２の周波数可変幅に対して１６倍の周波数可変幅
となる。
【００３８】
【数１３】
【００３９】
【発明の効果】第１の発明によれば、微少周波数ステッ
プで周波数設定できるＤＤＳを用いてミキサにより２段
階の周波数合成を行うことにより、ＤＤＳの量子化誤差
に起因するスプリアスを低レベルに抑えたまま帯域を広
げることができる。また、スイッチマトリクス及び周波
数分周器を用いることにより２段階の周波数変換に使用
する発振器を共有化することができるため低コスト化が
図れる。
プで周波数設定できるＤＤＳを用いてミキサにより２段
階の周波数合成を行うことにより、ＤＤＳの量子化誤差
に起因するスプリアスを低レベルに抑えたまま帯域を広
げることができる。また、スイッチマトリクス及び周波
数分周器を用いることにより２段階の周波数変換に使用
する発振器を共有化することができるため低コスト化が
図れる。
【００４０】また、第２の発明によれば、微少周波数ス
テップで周波数設定できるＤＤＳを用いてミキサにより
２段階の周波数合成を行うことにより、ＤＤＳの量子化
誤差に起因するスプリアスを低レベルに抑えたまま帯域
を広げることができる。また、スイッチマトリクス及び
逓倍器を用いることにより２段階の周波数変換に使用す
る発振器を共有化することができるため低コスト化が図
れ、且つ発振器の周波数を低周波数化できる。
テップで周波数設定できるＤＤＳを用いてミキサにより
２段階の周波数合成を行うことにより、ＤＤＳの量子化
誤差に起因するスプリアスを低レベルに抑えたまま帯域
を広げることができる。また、スイッチマトリクス及び
逓倍器を用いることにより２段階の周波数変換に使用す
る発振器を共有化することができるため低コスト化が図
れ、且つ発振器の周波数を低周波数化できる。
【００４１】また、第３の発明によれば、微少周波数ス
テップで周波数設定できるＤＤＳを用いてミキサにより
２段階の周波数合成を行うことにより、ＤＤＳの量子化
誤差に起因するスプリアスを低レベルに抑えたまま帯域
を広げることができる。また、スイッチマトリクス及び
分周器を用いることにより２段階の周波数変換に使用す
る発振器を共有化することができるため低コスト化が図
れ、且つ発振器の周波数を低周波数化できる。また、周
波数変換器に偶高調波ミクサを使用することにより、分
周器の分周次数を低減できる。
テップで周波数設定できるＤＤＳを用いてミキサにより
２段階の周波数合成を行うことにより、ＤＤＳの量子化
誤差に起因するスプリアスを低レベルに抑えたまま帯域
を広げることができる。また、スイッチマトリクス及び
分周器を用いることにより２段階の周波数変換に使用す
る発振器を共有化することができるため低コスト化が図
れ、且つ発振器の周波数を低周波数化できる。また、周
波数変換器に偶高調波ミクサを使用することにより、分
周器の分周次数を低減できる。
【００４２】また、第４の発明によれば、微少周波数ス
テップで周波数設定できるＤＤＳを用いてミキサにより
２段階の周波数合成を行うことにより、ＤＤＳの量子化
誤差に起因するスプリアスを低レベルに抑えたまま帯域
を広げることができる。また、スイッチマトリクス及び
逓倍器を用いることにより２段階の周波数変換に使用す
る発振器を共有化することができるため低コスト化が図
れ、且つ発振器の周波数を低周波数化できる。また、周
波数変換器に偶高調波ミクサを使用することにより、逓
倍器の逓倍次数を低減できる。
テップで周波数設定できるＤＤＳを用いてミキサにより
２段階の周波数合成を行うことにより、ＤＤＳの量子化
誤差に起因するスプリアスを低レベルに抑えたまま帯域
を広げることができる。また、スイッチマトリクス及び
逓倍器を用いることにより２段階の周波数変換に使用す
る発振器を共有化することができるため低コスト化が図
れ、且つ発振器の周波数を低周波数化できる。また、周
波数変換器に偶高調波ミクサを使用することにより、逓
倍器の逓倍次数を低減できる。
【図１】 この発明による周波数シンセサイザの実施の
形態１を示す図である。
形態１を示す図である。
【図２】 ミクサを用いた周波数変換器の内部構成例を
示す図である。
示す図である。
【図３】 スイッチマトリクスの内部構成例を示す図で
ある。
ある。
【図４】 この発明による周波数シンセサイザの実施の
形態２を示す図である。
形態２を示す図である。
【図５】 この発明による周波数シンセサイザの実施の
形態３を示す図である。
形態３を示す図である。
【図６】 偶高調波ミクサを用いた周波数変換器の内部
構成例を示す図である。
構成例を示す図である。
【図７】 この発明による周波数シンセサイザの実施の
形態４を示す図である。
形態４を示す図である。
【図８】 従来の周波数シンセサイザを示す図である。
【図９】 ＤＤＳの各部の信号波形を説明する図であ
る。
る。
【図１０】 ＤＤＳの位相データと振幅データの関係の
一例を示す図である。
一例を示す図である。
１ 基準クロック発振器、２ ＤＤＳ、３ 位相アキュ
ームレータ、４ メモリ、５ Ｄ−Ａ変換器、６ フィ
ルタ、７ ミクサを用いた周波数変換器、８４分周器、
９ スイッチマトリクス、１０ 発振器、１１ フィル
タ、１２ ミクサ、１３ アンプ、１４ 単位スイッ
チ、１５ 終端抵抗、１６ ４逓倍器、１７ 偶高調波
ミクサを用いた周波数変換器、１８ ２分周器、１９
偶高調波ミクサ、２０ ２逓倍器。
ームレータ、４ メモリ、５ Ｄ−Ａ変換器、６ フィ
ルタ、７ ミクサを用いた周波数変換器、８４分周器、
９ スイッチマトリクス、１０ 発振器、１１ フィル
タ、１２ ミクサ、１３ アンプ、１４ 単位スイッ
チ、１５ 終端抵抗、１６ ４逓倍器、１７ 偶高調波
ミクサを用いた周波数変換器、１８ ２分周器、１９
偶高調波ミクサ、２０ ２逓倍器。
Claims (4)
- 【請求項１】 特定の周期信号を発生する基準クロック
発振器と、上記特定の周期信号を受けて指定された周波
数を持つ周期信号を発生するダイレクトディジタルシン
セサイザと、上記ダイレクトディジタルシンセサイザの
出力信号を入力波として局発波との和または差の周波数
を出力する第１の周波数変換器と、上記第１の周波数変
換器の出力信号を入力波として局発波との和または差の
周波数を出力する第２の周波数変換器と、上記ダイレク
トディジタルシンセサイザの出力信号の周波数可変幅に
発振器の個数と同一の数値を乗じた周波数間隔を各々持
つ複数の周期信号を発生する複数の発振器と、上記複数
の周期信号を入力とし上記第１及び第２の周波数変換器
の局発波として２つの出力ポートに対して各々選択して
周期信号を出力するスイッチマトリクスと、上記スイッ
チマトリクスの一つの出力ポートと上記第１の周波数変
換器の間に接続された上記複数の発振器の個数と同一の
数値の分周次数となる周波数分周器とで構成したことを
特徴とした周波数シンセサイザ。 - 【請求項２】 特定の周期信号を発生する基準クロック
発振器と、上記特定の周期信号を受けて指定された周波
数を持つ周期信号を発生するダイレクトディジタルシン
セサイザと、上記ダイレクトディジタルシンセサイザの
出力信号を入力波として局発波との和または差の周波数
を出力する第１の周波数変換器と、上記第１の周波数変
換器の出力信号を入力波として局発波との和または差の
周波数を出力する第２の周波数変換器と、上記ダイレク
トディジタルシンセサイザの出力信号の周波数可変幅と
同一の周波数間隔を各々持つ複数の周期信号を発生する
複数の発振器と、上記複数の周期信号を入力とし上記第
１及び第２の周波数変換器の局発波として２つの出力ポ
ートに対して各々選択して周期信号を出力するスイッチ
マトリクスと、上記スイッチマトリクスの一つの出力ポ
ートと上記第２の周波数変換器の間に接続された上記複
数の発振器の個数と同一の数値の逓倍次数となる周波数
逓倍器とで構成したことを特徴とした周波数シンセサイ
ザ。 - 【請求項３】 特定の周期信号を発生する基準クロック
発振器と、上記特定の周期信号を受けて指定された周波
数を持つ周期信号を発生するダイレクトディジタルシン
セサイザと、上記ダイレクトディジタルシンセサイザの
出力信号を入力波として局発波との和または差の周波数
を出力する第１の周波数変換器と、上記第１の周波数変
換器の出力信号を入力波として局発波の２倍波との和ま
たは差の周波数を出力する偶高調波ミクサを用いた第２
の周波数変換器と、上記ダイレクトディジタルシンセサ
イザの出力信号の周波数可変幅に発振器の個数と同一の
数値を乗じて２で除した周波数間隔を各々持つ複数の周
期信号を発生する複数の発振器と、上記複数の周期信号
を入力とし上記第１及び第２の周波数変換器の局発波と
して２つの出力ポートに対して各々選択して周期信号を
出力するスイッチマトリクスと、上記スイッチマトリク
スの一つの出力ポートと上記第１の周波数変換器の間に
接続された上記複数の発振器の個数と同一の数値の半分
の分周次数となる周波数分周器とで構成したことを特徴
とした周波数シンセサイザ。 - 【請求項４】 特定の周期信号を発生する基準クロック
発振器と、上記特定の周期信号を受けて指定された周波
数を持つ周期信号を発生するダイレクトディジタルシン
セサイザと、上記ダイレクトディジタルシンセサイザの
出力信号を入力波として局発波との和または差の周波数
を出力する第１の周波数変換器と、上記第１の周波数変
換器の出力信号を入力波として局発波の２倍波との和ま
たは差の周波数を出力する偶高調波ミクサを用いた第２
の周波数変換器と、上記ダイレクトディジタルシンセサ
イザの出力信号の周波数可変幅と同一の周波数間隔を各
々持つ複数の周期信号を発生する複数の発振器と、上記
複数の周期信号を入力とし上記第１及び第２の周波数変
換器の局発波として２つの出力ポートに対して各々選択
して周期信号を出力するスイッチマトリクスと、上記ス
イッチマトリクスの一つの出力ポートと上記第２の周波
数変換器の間に接続された上記複数の発振器の個数と同
一の数値の半分の逓倍次数となる周波数逓倍器とで構成
したことを特徴とした周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10088752A JPH11289224A (ja) | 1998-04-01 | 1998-04-01 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10088752A JPH11289224A (ja) | 1998-04-01 | 1998-04-01 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289224A true JPH11289224A (ja) | 1999-10-19 |
Family
ID=13951641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10088752A Pending JPH11289224A (ja) | 1998-04-01 | 1998-04-01 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289224A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111528A (ja) * | 2000-09-21 | 2002-04-12 | Samsung Electronics Co Ltd | 受信機 |
| KR100446540B1 (ko) * | 2001-04-16 | 2004-09-01 | 삼성전자주식회사 | 데이터 통신용 송신기 |
| KR100646314B1 (ko) | 2005-12-16 | 2006-11-23 | 삼성전자주식회사 | 다중 대역 ｒｆ 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법 |
| KR100722833B1 (ko) | 2006-09-12 | 2007-05-30 | 국방과학연구소 | 주파수 합성기 |
| JP2007157626A (ja) * | 2005-12-08 | 2007-06-21 | High Energy Accelerator Research Organization | 高周波制御装置 |
| JP2007322260A (ja) * | 2006-06-01 | 2007-12-13 | Mitsubishi Electric Corp | 多周波発振装置 |
| JP2011146400A (ja) * | 2011-03-22 | 2011-07-28 | High Energy Accelerator Research Organization | 高周波制御装置 |
-
1998
- 1998-04-01 JP JP10088752A patent/JPH11289224A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111528A (ja) * | 2000-09-21 | 2002-04-12 | Samsung Electronics Co Ltd | 受信機 |
| KR100407338B1 (ko) * | 2000-09-21 | 2003-11-28 | 삼성전자주식회사 | 수신기 |
| JP4652546B2 (ja) * | 2000-09-21 | 2011-03-16 | 三星電子株式会社 | 受信機 |
| KR100446540B1 (ko) * | 2001-04-16 | 2004-09-01 | 삼성전자주식회사 | 데이터 통신용 송신기 |
| JP2007157626A (ja) * | 2005-12-08 | 2007-06-21 | High Energy Accelerator Research Organization | 高周波制御装置 |
| KR100646314B1 (ko) | 2005-12-16 | 2006-11-23 | 삼성전자주식회사 | 다중 대역 ｒｆ 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법 |
| JP2007322260A (ja) * | 2006-06-01 | 2007-12-13 | Mitsubishi Electric Corp | 多周波発振装置 |
| KR100722833B1 (ko) | 2006-09-12 | 2007-05-30 | 국방과학연구소 | 주파수 합성기 |
| JP2011146400A (ja) * | 2011-03-22 | 2011-07-28 | High Energy Accelerator Research Organization | 高周波制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US4926130A (en) | Synchronous up-conversion direct digital synthesizer | |
| US20050146360A1 (en) | Multi-stage numeric counter oscillator | |
| JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
| JPH10510123A (ja) | 周波数シンセサイザー | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JP2000106506A (ja) | 周波数シンセサイザ | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| JPS6387808A (ja) | チヤ−プ信号発生回路 | |
| JP4256491B2 (ja) | 位相制御ループを具える集積回路 | |
| JP2000124740A (ja) | 周波数シンセサイザ | |
| JPH09284052A (ja) | 位相差信号発生器 | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| JP2009284074A (ja) | チャープ信号発生装置 | |
| KR100218667B1 (ko) | 고주파 디지탈 주파수 합성기 | |
| JP2007215039A (ja) | 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法 | |
| KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 | |
| JPH08204558A (ja) | Ｄａ変換装置 | |
| JP2897302B2 (ja) | ディジタルシンセサイザ | |
| JPH1155036A (ja) | 周波数発生回路 | |
| JPH09326694A (ja) | クロック信号生成回路 | |
| JPH06164386A (ja) | 周波数シンセサイザ | |
| JPH0818342A (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| JPH10209922A (ja) | 局部発振周波数発生方法とその装置、並びに周波数ホッピングスペクトル拡散通信方法と周波数ホッピングスペクトル拡散通信装置 |