JP2000106506A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【課題】 レーダ送受信装置に用いる周波数発生手段と
してダイレクトディジタルシンセサイザを用いた場合、
量子化誤差に起因するスプリアスを低レベルに抑えたま
ま広帯域化する事が困難な欠点がある。 【解決手段】 ダイレクトディジタルシンセサイザと直
接合成方式シンセサイザとを組合せ、チャープ関数発生
手段からの制御信号により、直接合成方式シンセサイザ
で周波数粗設定をし、ＤＤＳで周波数微設定した後、フ
ィルタを通過させて出力信号を得るような構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、周波数チャープ
機能または周波数ホッピング機能を有するレーダ送受信
装置に利用する低雑音、高速かつ広帯域な周波数発生手
段として、直接合成方式シンセサイザとダイレクトディ
ジタルシンセサイザを利用した周波数シンセサイザに関
するものである。

【０００２】

【従来の技術】図８は従来の周波数シンセサイザの構成
を示す回路の一例で、図において１は基準クロック発振
器、２はダイレクトディジタルシンセサイザ（Ｄｉｒｅ
ｃｔＤｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：以下Ｄ
ＤＳ）。ＤＤＳ２は、位相アキュムレータ３、メモリ
４、ディジタル−アナログ変換器（以下Ｄ−Ａ変換器）
５、フィルタ６とからなる。また、図９は各部における
信号波形図、図１０は位相データと振幅データの関係の
一例を示す図である。ここで、ＤＤＳ２内の位相アキュ
ムレータ３は、図９（ａ）の基準信号出力図で示される
基準クロック発振器１からの基準クロックのタイミング
を基準として、周波数設定データを累積加算して図９
（ｂ）の位相アキュムレータ出力図で示されるデジタル
値を出力する。位相アキュムレータ３は、累積加算され
た位相が２πになると位相を０にリセットし、０〜２π
の値を繰り返し出力する。この基準クロックは出力信号
の１周期に２回以上のクロックが含まれるように構成さ
れている。メモリ４は、図１０に示すように位相アキュ
ムレータ３から出力されるデジタルデータをアドレスデ
ータとして位相に対する波形データ（振幅データ）をル
ックアップテーブルとして保持している。図１０に示す
ように、位相データは、メモリ４に格納された振幅デー
タに対応した位相を表しているが、同時にメモリ４のア
ドレスを表しており、これによって振幅データを読み出
す。振幅データは、Ｄ−Ａ変換器５によってアナログ値
に変換され、不要波を除去し必要な周波数成分のみを取
り出すためにフィルタ６を通過させて、図９（ｃ）のＤ
ＤＳ出力信号図に示す正弦波信号を出力する。

【０００３】このような回路において、ＤＤＳ２の出力
周波数ｆＤＤＳは、基準信号周波数をｆｒ、ＤＤＳ２の
周波数設定可能ビット数をＡ、実際の周波数設定データ
の１０進数換算値をＢとすると、数１にて表される。こ
れにより、ＤＤＳ２の出力周波数は、周波数設定データ
により基準クロック発振器の周波数の１／２以下の範囲
において設定が可能となり、外部より更新レートに同期
して周波数設定データを入力することによりチャープ波
形及びホッピング波形を形成できる。

【０００４】

【数１】

【０００５】

【発明が解決しようとする課題】上記のような従来の周
波数シンセサイザでは、ＤＤＳなどのディジタルＩＣに
周波数限界があることと、ＤＤＳにおける量子化誤差に
起因するスプリアスを低レベルに抑えるために周波数帯
域が制限されることより、帯域を広くとれない欠点があ
る。

【０００６】また、位相同期ループシンセサイザ等を用
いて逓倍により帯域を広げる手法を用いた場合は、逓倍
次数に応じて上記スプリアスレベルが上昇し、切換速度
もフィードバックループの収束時間が必要となるために
低速化する欠点がある。

【０００７】この発明は、かかる問題点を解決するため
になされたものであり、ＤＤＳの量子化誤差に起因する
スプリアスを低レベルに抑えたまま帯域を広げるととも
に周波数切り換えの高速性を劣化させないことにより周
波数チャープ機能または周波数ホッピング機能を有する
レーダ送受信装置に用いる周波数シンセサイザを得るこ
とを目的とする。

【０００８】

【課題を解決するための手段】第１の発明による周波数
シンセサイザは、特定の周期信号を発生する基準クロッ
ク発振器と、それぞれ異なる周期信号を発生する複数の
周波数発生手段、上記複数の周波数発生手段の出力信号
を入力とし複数の出力ポートに対して各々選択して周期
信号を出力するスイッチマトリクス、上記スイッチマト
リクスで選択された複数の周期信号を各々局部発振波と
する複数の周波数変換器、及び上記周波数変換器の入力
信号の入力端に各々接続された複数の分周器とから構成
される指定された周波数を持つ周期信号を発生する直接
合成方式シンセサイザと、上記基準クロック発振器の特
定の周期信号を受けて指定された周波数を持つ周期信号
を発生するダイレクトディジタルシンセサイザと、ダイ
レクトディジタルシンセサイザの出力信号を受けて特定
の周波数に周波数変換する周波数アップコンバータと、
周波数チャープ設定データを受けて指定されたチャープ
波形を生成するためのチャープデータ関数を発生するチ
ャープデータ関数発生手段と、チャープデータ関数を受
けて上記直接合成方式シンセサイザと上記ダイレクトデ
ィジタルシンセサイザを制御するための周波数設定デー
タを出力するメモリと、上記直接合成方式シンセサイザ
からの出力信号と上記周波数アップコンバータからの出
力信号を合成するミクサと、そのミクサの出力から不要
波を除去するフィルタとで構成したことを特徴とする。

【０００９】また、第２の発明による周波数シンセサイ
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする複数の周波数変換器、及び上記周波数
変換器の入力信号の入力端に各々接続された複数の分周
器とから構成される指定された周波数を持つ周期信号を
発生する直接合成方式シンセサイザと、上記基準クロッ
ク発振器の特定の周期信号を受けて指定された周波数を
持つ周期信号を発生するダイレクトディジタルシンセサ
イザと、ダイレクトディジタルシンセサイザの出力信号
を受けて特定の周波数に周波数変換する周波数アップコ
ンバータと、周波数チャープ設定データを受けて指定さ
れたチャープ波形を生成するためのチャープデータ関数
を発生するチャープデータ関数発生手段と、チャープデ
ータ関数を受けて上記直接合成方式シンセサイザと上記
ダイレクトディジタルシンセサイザを制御するための周
波数設定データを出力するメモリと、上記直接合成方式
シンセサイザからの出力信号と上記周波数アップコンバ
ータからの出力信号を合成するミクサと、そのミクサの
出力から不要波を除去するフィルタとで構成したことを
特徴とする。

【００１０】また、第３の発明による周波数シンセサイ
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする局部発振波の偶数倍の周波数と入力信
号の和ないしは差の周波数信号を出力する偶高調波ミク
サを用いた複数の周波数変換器、及び上記周波数変換器
の入力信号の入力端に各々接続された複数の分周器とか
ら構成される指定された周波数を持つ周期信号を発生す
る直接合成方式シンセサイザと、上記基準クロック発振
器の特定の周期信号を受けて指定された周波数を持つ周
期信号を発生するダイレクトディジタルシンセサイザ
と、ダイレクトディジタルシンセサイザの出力信号を受
けて特定の周波数に周波数変換する周波数アップコンバ
ータと、周波数チャープ設定データを受けて指定された
チャープ波形を生成するためのチャープデータ関数を発
生するチャープデータ関数発生手段と、チャープデータ
関数を受けて上記直接合成方式シンセサイザと上記ダイ
レクトディジタルシンセサイザを制御するための周波数
設定データを出力するメモリと、上記直接合成方式シン
セサイザからの出力信号と上記周波数アップコンバータ
からの出力信号を合成するミクサと、そのミクサの出力
から不要波を除去するフィルタとで構成したことを特徴
とする。

【００１１】また、第４の発明による周波数シンセサイ
ザは、特定の周波数を持つ周期信号を発生する基準クロ
ック発振器と、上記基準クロック発振器の周期信号を基
準信号として同期の取れたそれぞれ異なる周期信号を発
生する複数の周波数発生手段、上記複数の周波数発生手
段の出力信号を入力とし複数の出力ポートに対して各々
選択して周期信号を出力するスイッチマトリクス、上記
スイッチマトリクスで選択された複数の周期信号を各々
局部発振波とする局部発振波の偶数倍の周波数と入力信
号の和ないしは差の周波数信号を出力する偶高調波ミク
サを用いた複数の周波数変換器、及び上記周波数変換器
の入力信号の入力端に各々接続された複数の分周器とか
ら構成される指定された周波数を持つ周期信号を発生す
る直接合成方式シンセサイザと、上記基準クロック発振
器の特定の周期信号を受けて指定された周波数を持つ周
期信号を発生するダイレクトディジタルシンセサイザ
と、ダイレクトディジタルシンセサイザの出力信号を受
けて特定の周波数に周波数変換する周波数アップコンバ
ータと、周波数ホッピング設定データを受けて指定され
たホッピング周波数列ないしはランダムなホッピング周
波数列を生成するためのホッピングデータ関数を発生す
るホッピングデータ関数発生手段と、ホッピングデータ
関数を受けて上記直接合成シンセサイザとダイレクトデ
ィジタルシンセサイザを制御するための周波数設定デー
タを出力するメモリと、直接合成シンセサイザからの周
期信号と周波数アップコンバータからの周期信号を合成
するミクサと、そのミクサの出力から不要波を除去する
フィルタとで構成したことを特徴とする。

【００１２】

【発明の実施の形態】実施の形態１ 図１はこの発明の実施の形態１を示す周波数シンセサイ
ザの構成図であり、図において７は直接合成方式シンセ
サイザ、８はＤＤＳ２の出力信号を受けて特定の周波数
に周波数変換する周波数アップコンバータ、９はチャー
プ設定データを受けて指定されたチャープ波形を生成す
るためのチャープデータ関数を発生するチャープデータ
関数発生部、１０はチャープデータ関数を受けて直接合
成方式シンセサイザ７とＤＤＳ２を制御するための周波
数設定データを出力するメモリ、１１は直接合成方式シ
ンセサイザ７からの周期信号と周波数アップコンバータ
８からの周期信号を合成するミクサ、１２はミクサ１１
からの出力の不要波を除去するフィルタである。直接合
成方式シンセサイザ７は例えばＶａｄｉｍ Ｍａｎａｓ
ｓｅｗｉｔｓｃｈ著「Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈ
ｅｓｉｚｅｒｓ／Ｔｈｅｏｒｙ ａｎｄ Ｄｅｓｉｇ
ｎ」（１９８７年Ｊｏｈｎ Ｗｉｌｅｙ ａｎｄ Ｓｏ
ｎｓ発行）の１７ページから２１ページに示された周波
数シンセサイザと同様な構成を持ち、１３ａ〜１３ｄは
それぞれが異なる周波数を出力する周波数発生手段、１
４はスイッチマトリクス、１５はスイッチマトリクス１
４の入力端子、１６はスイッチマトリクス１４の出力端
子、１７は入力波と局発波との和または差の周波数を出
力するミクサを用いた周波数変換器、１８は分周器で構
成される。また、図２はスイッチマトリクス１５の内部
構成例であり、１９は単位スイッチ、２０は終端抵抗で
ある。また、図３はミクサを用いた周波数変換器１７の
内部構成例であり、２１は不要波を除去するフィルタ、
２２は入力波と局発波との和または差の周波数を出力す
るミクサ、２３は信号を増幅するアンプで構成される。
図１０の従来例と同一ないしは相当部分には同一符号を
付している。ＤＤＳ２の内部構成は従来と同一である。

【００１３】次に、動作について説明する。まず、直接
合成方式シンセサイザ７の動作について説明する。周波
数発生手段１３ａ〜１３ｄ（周波数ｆ_13a 〜ｆ_13d ）の
出力をスイッチマトリクス１４の入力端子１５ａ〜１５
ｄにそれぞれ入力する。スイッチマトリクス１４は、例
えば図２に示す構成をしており、周波数設定信号により
全ての単位スイッチ１９のＯＮ／ＯＦＦが制御されるこ
とにより特定の経路が決められ、他の経路は終端抵抗２
０により終端されることにより、各々の出力端子１６ａ
〜１６ｄに入力信号のうちの１つが選択されて出力され
る。これにより、周波数発生手段１３ａ〜１３ｄの出力
信号を入力として出力端子１６ａ〜１６ｄの各々にｆ
_13a 〜ｆ_13d の中より一つを選択して出力する。

【００１４】また、周波数変換器１７ａ〜１７ｄは図３
に示すような回路構成を持ち、入力波をフィルタ２１ａ
を介してミクサ２２ａに入力し、局発波をフィルタ２１
ｂを介してミクサ２２ａに入力し、入力波と局発波の混
変調された周波数成分を出力して、所望の周波数成分を
フィルタ２１ｃにて取り出し、アンプ２３にて電力増幅
して出力する構成となっている。そのため、分周器１８
の出力信号を入力波、上記スイッチマトリクス１４の出
力端子１６の信号を局部発振波として両信号の和周波な
いしは差周波の信号を出力する。この周波数変換動作を
直列接続された周波数変換器１７ａ〜１７ｄにて繰返し
て行うためにスイッチマトリクス１４の出力端子１６ａ
〜１６ｄの信号の周波数をｆ_a 〜ｆ_d 、分周数をＮとす
ると出力周波数ｆ₀ は数２にて示される。

【００１５】

【数２】

【００１６】数２より、出力周波数ｆ₀ は、ｆ_a が１／
Ｎ³ の桁、ｆ_b が１／Ｎ² の桁、ｆ_c が１／Ｎの桁、ｆ
_d が１の桁となるように合成される。そのため、一般的
にスイッチマトリクス１４の出力端子１６の数をｙ、周
波数発生手段１３の数をｒとするとチャンネル数Ｍは、
数３にて示される。

【００１７】

【数３】

【００１８】また、分周器１８の分周数Ｎと周波数発生
手段１３の数ｒとを等しくし、かつ周波数発生手段１３
の周波数間隔を等間隔Δｆ_i とする条件で、出力周波数
のチャンネル間隔Δｆ₀ は一定となり、数４で示され
る。ＤＤＳ２の出力周波数と合成してチャープ波形を作
る場合、チャープデータ関数を簡略化できるために上記
条件を満たす構成を取るほうが有利である。

【００１９】

【数４】

【００２０】次に、ＤＤＳ２及び周波数アップコンバー
タ８の動作について説明する。基準クロック発振器１１
は特定の周波数を持つ周期信号を発生し、ＤＤＳ２に出
力する。ＤＤＳ２の内部動作は従来例に示した通りであ
り、基準クロック発振器１からの周期信号と周波数設定
データにより指定された出力周波数を出力する。ＤＤＳ
２の出力信号は、デジタルＩＣの動作周波数に制限があ
り、更に出力周波数が基準クロック発振器１のクロック
周波数の１／２以下であるため比較的低周波数となる。
そのため、直接合成方式シンセサイザ７の出力信号と合
成した後の所望波の近傍の不要波を除去するためのフィ
ルタの実現性より、ＤＤＳ２の出力信号を高周波数化す
る必要があり、周波数アップコンバータにて複数段のミ
クサにより周波数変換して高周波化する。

【００２１】一方、チャープデータ関数発生部９は、チ
ャープ繰り返し周期、チャープ帯域幅、ステップ周波数
等のチャープ設定データを受けて周波数の更新タイミン
グを発生し、そのタイミング毎にチャープ帯域幅、ステ
ップ周波数に応じた出力周波数を決定し、その出力周波
数に応じた各視シンセサイザの周波数設定データを格納
したメモリ１０のアドレスを指定するチャープデータ関
数を発生する。メモリ１０は、チャープデータ関数を受
けて直接合成方式シンセサイザ７を制御するための周波
数粗設定データとＤＤＳ２を制御するための周波数微設
定データを出力する。

【００２２】このような構成をとることによって、出力
周波数は直接合成方式シンセサイザ７において特定のチ
ャンネル間隔Δｆ₀ により粗設定を行うとともに、ＤＤ
Ｓ２において高分解能なステップ周波数により微設定を
行うことが可能となる。この設定を更新タイミング毎に
行うことにより、図４に示すような任意の設定のチャー
プ信号を出力でき、ＤＤＳ２を狭帯域で使用し、直接合
成方式シンセサイザ７との合成によりチャープ信号を発
生することにより、量子化誤差に起因するスプリアスの
劣化を抑えるとともにＤＤＳ２及び直接合成方式シンセ
サイザ７の切換の高速性を損なわずに帯域を広げること
ができる。

【００２３】実施の形態２ 図５はこの発明の実施の形態２を示す周波数シンセサイ
ザの構成図であり、図において１９は基準クロック発振
器１の周期信号を基準信号として同期の取れたそれぞれ
異なる周期信号を発生する複数の周波数発生手段であ
る。従来例及び実施の形態１と同一部ないしは相当部分
には同一の符号を付している。図６は、周波数発生手段
１９の内部構成例を示す図であり、２５は基準クロック
信号を分周する分周器、２６は位相同期ループである。

【００２４】次に、動作について説明する。位相同期ル
ープ２６は内在する電圧制御発振器の出力信号と基準と
して入力される信号を位相比較して同期した信号を出力
する。同期の取れた出力信号は、基準として入力される
信号の周波数の整数倍の周波数となり、基準クロック発
振器１の周期信号の周波数をｆ_CLK 、分周数をＮ、位相
同期ループ２６の逓倍数をＫとすると出力信号の周波数
ｆ_PLL は、数５にて示される。

【００２５】

【数５】

【００２６】数５により、分周数Ｎと位相同期ループ２
６の逓倍数Ｋを任意に選択することにより基準クロック
発振器１の周期信号に同期した任意の周期信号を発生す
ることができる。

【００２７】上記の構成をもつ周波数発生手段１９ａ〜
１９ｄを用いて実施の形態１と同様な周波数シンセサイ
ザを構成することにより、発振周波数源が共通化される
ために直接合成方式シンセサイザの周波数ステップ間隔
が高精度化されるとともに、ＤＤＳ２の出力信号周波数
と合成した際にも同じ発振周波数源を用いているために
周波数の微少な差異を生じず、チャープ波形の直線性が
高くなる。

【００２８】実施の形態３ 図７はこの発明の実施の形態３を示す周波数シンセサイ
ザの構成図であり、図において２７は偶高調波ミクサを
用いた偶高調波形周波数変換器である。また、図８は偶
高調波ミクサを用いた偶高調波形周波数変換器の構成例
であり、２８は偶高調波ミクサである。

【００２９】次に、動作について説明する。偶高調波ミ
クサ２８は、周波数混合用の素子としてアンチパラレル
ダイオードペア、リングダイオード、ＦＥＴペアなどの
いずれかを用いた構成をもち、局部発振波（周波数
ｆ_L ）と入力信号（周波数ｆ_S ）の２波を入力すると、
数６で示される周波数ｆ₀ を出力する。ｍは整数であ
る。

【００３０】

【数６】

【００３１】数６に示すように、偶高調波ミクサ２８は
局部発振波の２倍と入力波の和ないしは差の周波数を出
力する特徴をもつ。また、上記以外にも不要波として局
部発振波及び入力信号の整数倍の周波数、及び局部発振
波と入力信号の各々任意の整数倍の和ないしは差の周波
数を出力するが、各々の倍数の和が偶数となる周波数の
不要波の成分を抑制する特徴がある。

【００３２】偶高調波ミクサを用いた偶高調波形周波数
変換器１９ａ〜１９ｄは図８に示すような回路構成を持
ち、入力波をフィルタ２１ａを介してミクサ２２ａに入
力し、局部発振波をフィルタ２１ｂを介して偶高調波ミ
クサ２８ａに入力し、入力波と局発波の混変調された周
波数成分を出力して、所望の周波数成分をフィルタ２１
ｃにて取り出し、アンプ２３にて電力増幅して出力する
構成となっている。そのため、分周器１８の出力信号を
入力波、上記スイッチマトリクス１４の出力端子１６の
信号を局部発振波として局部発振波の２倍と入力信号の
和ないしは差の周波数の信号を出力する。この周波数変
換動作を直列接続された周波数変換器１９ａ〜１９ｄに
て繰返して行うためにスイッチマトリクス１４の出力端
子１６ａ〜１６ｄの信号の周波数をｆ_a 〜ｆ_d 、分周数
をＮとすると出力周波数ｆ₀ は数７にて示される。但
し、偶高調波ミクサの特徴をいかすために、分周器１８
ａの分周数のみＮ／２とする。

【００３３】

【数７】

【００３４】数７より、実施の形態１で示した数２と比
較すると出力周波数は、２倍となる特徴をもち、出力周
波数を同じにする条件とした場合、周波数発生手段２４
ａ〜２４ｄの周波数を１／２とすることができる。ま
た、図９のミクサを用いた場合（ａ）と偶高調波ミクサ
２８を用いた場合（ｂ）の出力周波数スペクトラムを示
す図により、出力周波数の近傍の不要波はミクサの場合
は局部発振波の漏れ込みでありレベルが高い。これに対
して、偶高調波ミクサ２８の場合は局部発振波の２倍波
の漏れ込みであるが、偶高調波ミクサの特徴により抑圧
されるためにレベルが低くなる。これにより、不要波を
除去するためのフィルタ２１ｃの特性はミクサの場合よ
り偶高調波ミクサの場合のほうが緩められるためフィル
タ２１ｃの小型化が図れる。

【００３５】実施の形態４ 図１０はこの発明の実施の形態４を示す周波数シンセサ
イザの構成図であり、図において２９はホッピングデー
タ関数発生部である。次に、動作について説明する。ホ
ッピングデータ関数発生部２９は、ランダムホッピング
か既知順序ホッピングかの選択信号、ホッピング繰り返
し周期、ホッピング帯域幅、ステップ周波数等のホッピ
ング設定データを受けて周波数の更新タイミングを発生
する。そのタイミング毎にランダムホッピングの場合
は、乱数を発生させて指定されたホッピング帯域幅内で
ランダムに出力周波数を決定し、その出力周波数に応じ
た各シンセサイザの周波数設定データを格納したメモリ
１０のアドレスを指定するホッピングデータ関数を発生
する。既知順序ホッピングの場合、ホッピング繰り返し
周期、ホッピング帯域幅、ステップ周波数等のホッピン
グ設定データを受けて、そのホッピング帯域幅、ステッ
プ周波数に応じた出力周波数となるように各シンセサイ
ザの周波数設定データを格納したメモリ１０のアドレス
を指定するホッピングデータ関数を発生する。メモリ１
０は、ホッピングデータ関数を受けて直接合成方式シン
セサイザ７を制御するための周波数粗設定データとＤＤ
Ｓ２を制御するための周波数微設定データを出力する。
直接合成方式シンセサイザ７及びＤＤＳ２を用いた周波
数合成系は実施の形態３と同様であり、上記のホッピン
グデータ関数により制御することにより出力周波数のホ
ッピング動作が実現される。

【００３６】

【発明の効果】第１の発明によれば、微少周波数ステッ
プで周波数設定できるＤＤＳと粗周波数ステップで周波
数設定できる直接合成方式シンセサイザの周波数合成を
行うことにより、ＤＤＳの量子化誤差に起因するスプリ
アスを低レベルに抑えたまま帯域を広げることができ、
更にチャープ関数発生部により指定された任意の広帯域
なチャープ波形を形成することができる。

【００３７】また、第２の発明によれば、上記に加え、
基準クロック発振器を共通化することにより周波数ステ
ップ間隔を高精度化でき、チャープ波形の直線性を高め
ることができる。

【００３８】また、第３の発明によれば、上記に加え、
偶高調波ミクサを用いた偶高調波形周波数変換器により
所望の出力周波数の近傍の不要波成分を低く抑えてフィ
ルタの特性を緩めて小型化できるとともに、周波数発生
手段の低周波化が可能なために低コスト化できる。

【００３９】また、第４の発明によれば、ホッピング関
数発生部によりランダムないしは既知順序の広帯域な周
波数ホッピング動作を実現できる。

【図面の簡単な説明】

【図１】 この発明による周波数シンセサイザの実施の
形態１を示す図である。

【図２】 スイッチマトリクスの内部構成例を示す図で
ある。

【図３】 ミクサを用いた周波数変換器の内部構成例を
示す図である。

【図４】 この発明による周波数シンセサイザの出力周
波数の説明図である。

【図５】 この発明による周波数シンセサイザの実施の
形態２を示す図である。

【図６】 基準クロック発振器に同期した周波数発生手
段の内部構成例を示す図である。

【図７】 この発明による周波数シンセサイザの実施の
形態３を示す図である。

【図８】 偶高調波ミクサを用いた周波数変換器の内部
構成例を示す図である。

【図９】 ミクサ及び偶高調波ミクサの出力信号スペク
トラムを示す図である。

【図１０】 この発明による周波数シンセサイザの実施
の形態４を示す図である。

【図１１】 従来の周波数シンセサイザを示す図であ
る。

【図１２】 ＤＤＳの各部の信号波形を説明する図であ
る。

【図１３】 ＤＤＳの位相データと振幅データの関係の
一例を示す図である。

【符号の説明】

１ 基準クロック発振器、２ ＤＤＳ（ダイレクトディ
ジタルシンセサイザ）、３ 位相アキュムレータ、４
メモリ、５ Ｄ−Ａ変換器（ディジタル−アナログ変換
器）、６ フィルタ、７ 直接合成方式シンセサイザ、
８ 周波数アップコンバータ、９ チャープデータ関数
発生部、１０ メモリ、１１ ミクサ、１２ フィル
タ、１３ 周波数発生手段、１４ スイッチマトリク
ス、１５ スイッチマトリクスの入力端子、１６ スイ
ッチマトリクスの出力端子、１７ ミクサを用いた周波
数変換器、１８ 分周器、１９ 単位スイッチ、２０
終端抵抗、２１ フィルタ、２２ ミクサ、２３ アン
プ、２４ 基準クロック発振器に同期した周波数発生手
段、２５ 分周器、２６ 位相同期ループ、２７ 偶高
調波ミクサを用いた偶高調波形周波数変換器、２８ 偶
高調波ミクサ、２９ ホッピングデータ関数発生部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 特定の周期信号を発生する基準クロック
   発振器と、それぞれ異なる周期信号を発生する複数の周
   波数発生手段、上記複数の周波数発生手段の出力信号を
   入力とし複数の出力ポートに対して各々選択して周期信
   号を出力するスイッチマトリクス、上記スイッチマトリ
   クスで選択された複数の周期信号を各々局部発振波とす
   る複数の周波数変換器、及び上記周波数変換器の入力信
   号の入力端に各々接続された複数の分周器とから構成さ
   れる指定された周波数を持つ周期信号を発生する直接合
   成方式シンセサイザと、上記基準クロック発振器の特定
   の周期信号を受けて指定された周波数を持つ周期信号を
   発生するダイレクトディジタルシンセサイザと、ダイレ
   クトディジタルシンセサイザの出力信号を受けて特定の
   周波数に周波数変換する周波数アップコンバータと、周
   波数チャープ設定データを受けて指定されたチャープ波
   形を生成するためのチャープデータ関数を発生するチャ
   ープデータ関数発生手段と、チャープデータ関数を受け
   て上記直接合成方式シンセサイザと上記ダイレクトディ
   ジタルシンセサイザを制御するための周波数設定データ
   を出力するメモリと、上記直接合成方式シンセサイザか
   らの出力信号と上記周波数アップコンバータからの出力
   信号を合成するミクサと、そのミクサの出力から不要波
   を除去するフィルタとで構成したことを特徴とした周波
   数シンセサイザ。
2. 【請求項２】 特定の周波数を持つ周期信号を発生する
   基準クロック発振器と、上記基準クロック発振器の周期
   信号を基準信号として同期の取れたそれぞれ異なる周期
   信号を発生する複数の周波数発生手段、上記複数の周波
   数発生手段の複数の出力信号を入力とし複数の出力ポー
   トに対して各々選択して周期信号を出力するスイッチマ
   トリクス、上記スイッチマトリクスで選択された複数の
   周期信号を各々局部発振波とする複数の周波数変換器、
   及び上記周波数変換器の入力信号の入力端に各々接続さ
   れた複数の分周器とから構成される指定された周波数を
   持つ周期信号を発生する直接合成方式シンセサイザと、
   上記基準クロック発振器の特定の周期信号を受けて指定
   された周波数を持つ周期信号を発生するダイレクトディ
   ジタルシンセサイザと、ダイレクトディジタルシンセサ
   イザの出力信号を受けて特定の周波数に周波数変換する
   周波数アップコンバータと、周波数チャープ設定データ
   を受けて指定されたチャープ波形を生成するためのチャ
   ープデータ関数を発生するチャープデータ関数発生手段
   と、チャープデータ関数を受けて上記直接合成方式シン
   セサイザと上記ダイレクトディジタルシンセサイザを制
   御するための周波数設定データを出力するメモリと、上
   記直接合成方式シンセサイザからの出力信号と上記周波
   数アップコンバータからの出力信号を合成するミクサ
   と、そのミクサの出力から不要波を除去するフィルタと
   で構成したことを特徴とした周波数シンセサイザ。
3. 【請求項３】 特定の周波数を持つ周期信号を発生する
   基準クロック発振器と、上記基準クロック発振器の周期
   信号を基準信号として同期の取れたそれぞれ異なる周期
   信号を発生する複数の周波数発生手段、上記複数の周波
   数発生手段の複数の出力信号を入力とし複数の出力ポー
   トに対して各々選択して周期信号を出力するスイッチマ
   トリクス、上記スイッチマトリクスで選択された複数の
   周期信号を各々局部発振波とする局部発振波の偶数倍の
   周波数と入力信号の和ないしは差の周波数信号を出力す
   る偶高調波ミクサを用いた複数の周波数変換器、及び上
   記周波数変換器の入力信号の入力端に各々接続された複
   数の分周器とから構成される指定された周波数を持つ周
   期信号を発生する直接合成方式シンセサイザと、上記基
   準クロック発振器の特定の周期信号を受けて指定された
   周波数を持つ周期信号を発生するダイレクトディジタル
   シンセサイザと、ダイレクトディジタルシンセサイザの
   出力信号を受けて特定の周波数に周波数変換する周波数
   アップコンバータと、周波数チャープ設定データを受け
   て指定されたチャープ波形を生成するためのチャープデ
   ータ関数を発生するチャープデータ関数発生手段と、チ
   ャープデータ関数を受けて上記直接合成方式シンセサイ
   ザと上記ダイレクトディジタルシンセサイザを制御する
   ための周波数設定データを出力するメモリと、上記直接
   合成方式シンセサイザからの出力信号と上記周波数アッ
   プコンバータからの出力信号を合成するミクサと、その
   ミクサの出力から不要波を除去するフィルタとで構成し
   たことを特徴とした周波数シンセサイザ。
4. 【請求項４】 特定の周波数を持つ周期信号を発生する
   基準クロック発振器と、上記基準クロック発振器の周期
   信号を基準信号として同期の取れたそれぞれ異なる周期
   信号を発生する複数の周波数発生手段、上記複数の周波
   数発生手段の複数の出力信号を入力とし複数の出力ポー
   トに対して各々選択して周期信号を出力するスイッチマ
   トリクス、上記スイッチマトリクスで選択された複数の
   周期信号を各々局部発振波とする局部発振波の偶数倍の
   周波数と入力信号の和ないしは差の周波数信号を出力す
   る偶高調波ミクサを用いた複数の周波数変換器、及び上
   記周波数変換器の入力信号の入力端に各々接続された複
   数の分周器とから構成される指定された周波数を持つ周
   期信号を発生する直接合成方式シンセサイザと、上記基
   準クロック発振器の特定の周期信号を受けて指定された
   周波数を持つ周期信号を発生するダイレクトディジタル
   シンセサイザと、ダイレクトディジタルシンセサイザの
   出力信号を受けて特定の周波数に周波数変換する周波数
   アップコンバータと、周波数ホッピング設定データを受
   けて指定されたホッピング周波数列ないしはランダムな
   ホッピング周波数列を生成するためのホッピングデータ
   関数を発生するホッピングデータ関数発生手段と、ホッ
   ピングデータ関数を受けて上記直接合成シンセサイザと
   ダイレクトディジタルシンセサイザを制御するための周
   波数設定データを出力するメモリと、直接合成シンセサ
   イザからの周期信号と周波数アップコンバータからの周
   期信号を合成するミクサと、そのミクサの出力から不要
   波を除去するフィルタとで構成したことを特徴とした周
   波数シンセサイザ。