JP5219873B2

JP5219873B2 - 周波数シンセサイザ

Info

Publication number: JP5219873B2
Application number: JP2009028602A
Authority: JP
Inventors: 大輔伊東
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-02-10
Filing date: 2009-02-10
Publication date: 2013-06-26
Anticipated expiration: 2029-02-10
Also published as: JP2010187098A

Description

この発明は、レーダ送受信装置に利用する周波数発生手段として、ダイレクトディジタルシンセサイザ(以下、ＤＤＳ)を利用した周波数シンセサイザに関するものである。

従来の周波数シンセサイザとしては、ＤＤＳを用いて生成したパルスのチャープ信号を、逓倍器により広帯域化し、周波数変換器により高周波化する装置が知られている(例えば下記特許文献１参照)。

上記従来の周波数シンセサイザは、基準信号を発生する基準信号発振器と、基準信号をクロックとし入力される周波数設定データで指定されたチャープ波形を生成するＤＤＳと、局部発振信号を出力する局部発振信号発生器と、ＤＤＳの出力と局部発振信号を周波数合成する周波数変換器と、周波数変換器の出力をＭ逓倍するＭ逓倍器と、を備える。ＤＤＳは、位相アキュムレータ、メモリ、デジタル−アナログ変換器(以下、Ｄ−Ａ変換器)、フィルタが順に接続されてなる。

上記のように構成された従来装置では、ＤＤＳ内の位相アキュムレータは図５の(ａ)の基準クロック出力で示される基準信号発振器からの基準クロックのタイミングを基準として、周波数設定データを累積加算して図５の(ｂ)の位相アキュムレータ出力で示されるディジタル値を出力する。位相アキュムレータは累積加算された位相が２πになると位相を０にリセットして、０〜２πの値を繰返し出力する。この基準クロックは出力信号の１周期に２回以上のクロックが含まれるように構成されている。

メモリは、図６に示すように、位相アキュムレータから出力されるディジタルデータをアドレスデータとして、位相に対する波形データ(振幅データ)をテーブルとして保持している。ここで、位相データはメモリに格納された振幅データに対応した位相を表しているが、同時にメモリのアドレスを表しており、これによって振幅データを読み出す。振幅データは、Ｄ−Ａ変換器によってアナログ値に変換され、不要波を除去し必要な周波数成分のみを取り出すためにフィルタを通過させて、図５の(ｃ)のＤＤＳ出力信号に示す正弦波信号を出力する。

ＤＤＳの出力周波数ｆＤＤＳは、基準信号周波数をｆｒ、ＤＤＳの周波数設定可能ビット数をＡ、実際の周波数設定データの１０進数換算値をＢとすると式(１)にて表される。

ｆＤＤＳ＝(Ｂ／２^Ａ)×ｆｒ (１)

これにより、ＤＤＳの出力周波数は、周波数設定データにより基準信号発振器の周波数の１／２以下の範囲において設定が可能となり、外部より更新レートに同期して周波数設定データを入力することによりチャープ波形を形成できる。

ＤＤＳに周波数設定データを入力することで、ＤＤＳはチャープ開始周波数ｆ１、チャープ終了周波数ｆ２、チャープ帯域ＢＷ、パルス幅ＰＷのパルスのチャープ信号を出力するが、ディジタルＩＣであるＤＤＳが生成する出力周波数には制限があり、比較的低周波数でチャープ帯域を広くとれないため、Ｍ逓倍器によりＭ逓倍することで広帯域化し、周波数変換器により局部発振信号と周波数合成して高周波化する。

特開２０００−１２４７４０号公報

レーダ送受信装置等で使用される、上記のような従来の周波数シンセサイザでは、パルスのチャープ信号が非線形素子である逓倍器を通過すると、図７で入力電圧がＰ２に相当するパルスのオンと、図７で入力電圧がＰ１に相当するパルスのオフが急激に切換わり、出力電力は振幅変調−振幅変調変換(以下、ＡＭ−ＡＭ変換)特性により線形性が崩れ、出力位相は振幅変調−位相変調変換(以下、ＡＭ−ＰＭ変換)特性により回る。そのため逓倍器出力のスペクトラムは逓倍器入力のスペクトラムを保持することができないという欠点があった。

この発明は、上記の課題を解決するためになされたものであり、ＤＤＳを用いて生成したパルスのチャープ信号を、スペクトラムを保持したまま広帯域化、高周波化する周波数シンセサイザを提供することを目的とする。

この発明は、第１の所定周波数の基準信号を発生する基準信号発振器と、前記基準信号発振器からの基準信号をクロックとし入力されるチャープ設定データに従ったパルスのチャープ信号を生成するＤＤＳと、前記ＤＤＳの出力をＭ逓倍するＭ逓倍器と、前記Ｍ逓倍器の出力するチャープ信号を時間軸上の所望の幅で切取って出力するスイッチと、所望値よりそれぞれ周波数軸、時間軸で両側に拡張された広いチャープ帯域およびパルス幅を設定する拡張チャープ設定データを前記ＤＤＳに出力し、所望のパルス幅のチャープ信号を切取るためのパルスの立上りと立下りを設定するゲート信号を前記スイッチに出力するチャープデータ関数発生部と、前記スイッチの出力信号と入力される第２の所定周波数の周期信号とを周波数合成する周波数変換器と、を備えたことを特徴とする周波数シンセサイザにある。

この発明では、ＤＤＳを用いて生成したパルスのチャープ信号を、スペクトラムを保持したまま広帯域化、高周波化する周波数シンセサイザを実現できる。

この発明の実施の形態１による周波数シンセサイザのブロック構成図である。この発明による周波数シンセサイザのＤＤＳから出力されるチャープ信号波形を説明する図である。この発明の実施の形態２による周波数シンセサイザのブロック構成図である。この発明の実施の形態３による周波数シンセサイザのブロック構成図である。ＤＤＳの各部の信号波形を説明する図である。ＤＤＳの位相データと振幅データの関係の一例を示す図である。パルス信号が非線形素子を通過したときの入出力の電力、位相特性を説明する図である。

以下、この発明による周波数シンセサイザの好適な実施の形態につき図面を用いて説明する。
実施の形態１．
図１はこの発明の実施の形態１による周波数シンセサイザのブロック構成図である。図１において、基準信号発振器１は、第１の所定の周波数の基準信号(周期信号)を発生する。ＤＤＳ３は、基準信号発振器１からの基準信号をクロックとし、チャープデータ関数発生部２から入力される(拡張)チャープ設定データに従ったパルスのチャープ信号を生成する。Ｍ逓倍器４は、ＤＤＳ３の出力をＭ逓倍する。スイッチ５は、Ｍ逓倍器４の出力するチャープ信号を時間軸上の所望の幅で切取って出力する。チャープデータ関数発生部２は、所望値より周波数軸で両側に拡張された広いチャープ帯域および時間軸で両側に拡張されたパルス幅を設定する拡張されたチャープ設定データをＤＤＳ３に出力し、また所望のパルス幅のチャープ信号を切取るためのパルスの立上りと立下りを設定するゲート信号をスイッチ５に出力する。局部発振信号発生器６は、第２の所定の周波数の周期信号を出力する。周波数変換器７は、スイッチ５の出力信号と局部発振信号発生器６からの第２の所定の周波数の周期信号とを周波数合成する。

ＤＤＳ３は従来技術で説明したものと同様に、位相アキュムレータ３１、メモリ３２、Ｄ−Ａ変換器３３およびフィルタ３４が順に直列に接続されてなる。

図１に示す周波数シンセサイザは、チャープデータ関数発生部２が、従来装置よりチャープ帯域とパルス幅が広くなる周波数設定データ(拡張チャープ設定データ)をＤＤＳに送信し、従来装置のパルス幅に相当するゲート信号をスイッチ５に送信することにより、スイッチ５でパルスのオンとオフが急激に切換わるパルスの立上りと立下りを時間軸上で切取る。

次に、動作について説明する。ＤＤＳ３の内部動作は従来例に示した通りであり、チャープデータ関数発生部２は、従来装置のチャープ開始周波数ｆ１、チャープ終了周波数ｆ２、チャープ帯域ＢＷ、パルス幅ＰＷに対し、チャープ帯域でΔＢＷ、パルス幅でΔＰＷ広くなる、チャープ開始周波数ｆ１−ΔＢＷ／２、チャープ終了周波数ｆ２＋ΔＢＷ／２、チャープ帯域ＢＷ＋ΔＢＷ、パルス幅ＰＷ＋ΔＰＷとなる周波数設定データをＤＤＳ３に出力することで、ＤＤＳ３は、図２に示す周波数帯域、時間幅のチャープ信号を出力する。

ＤＤＳ３が出力するパルスのチャープ信号はＭ逓倍器４でＭ逓倍されるため、Ｍ逓倍器４からは、チャープ開始周波数Ｍ×(ｆ１−ΔＢＷ／２)、チャープ終了周波数Ｍ×(ｆ２＋ΔＢＷ／２)、チャープ帯域Ｍ×(ＢＷ＋ΔＢＷ)、パルス幅ＰＷ＋ΔＰＷとなるチャープ信号が出力される。

Ｍ逓倍器４が出力するチャープ信号はスイッチ５に出力され、チャープデータ関数発生部２はパルス幅ＰＷに相当するゲート信号をスイッチ５に出力することで、スイッチ５はＭ逓倍器４が出力するチャープ信号の立上りと立下りでオンとオフを急激に切換える時間を含むパルス幅拡張時間であるΔＰＷを切取り、チャープ開始周波数Ｍ×ｆ１、チャープ終了周波数Ｍ×ｆ２、チャープ帯域Ｍ×ＢＷ、パルス幅ＰＷとなるチャープ信号が出力される。

スイッチ５の出力は、周波数ｆｌｏの局部発振信号発生器６の出力と周波数変換器７で周波数合成され、チャープ開始周波数ｆｌｏ＋Ｍ×ｆ１、チャープ終了周波数ｆｌｏ＋Ｍ×ｆ２、チャープ帯域Ｍ×ＢＷ、パルス幅ＰＷとなるチャープ信号を出力する。

以上のように構成をとることによって、周波数シンセサイザは、ディジタルＩＣで出力周波数とチャープ帯域に制限のあるＤＤＳ３出力のチャープ帯域をＭ逓倍器で広げ、パルスの立上りと立下りをスイッチ５で切取り、局部発振信号発生器６と周波数合成することで、ＤＤＳ３で生成したスペクトラムを保持したまま広帯域化、高周波化する。

実施の形態２．
図３はこの発明の実施の形態２による周波数シンセサイザのブロック構成図である。図において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。８は局部発振信号発生器６の代わりに設けられた、基準信号発振器１と周波数変換器７の間に挿入されたＮ逓倍器である。

次に動作について説明する。基準信号発振器１と、チャープデータ関数発生部２と、ＤＤＳ３と、Ｍ逓倍器４と、スイッチ５と、周波数変換器７は実施の形態１と同一であり、同様の効果を奏する。ここで、Ｎ逓倍器８は基準信号発振器１の出力を基準信号としてＮ逓倍し、Ｎ逓倍器８出力を周波数変換器７の局部発振信号とすることで、周波数シンセサイザの、ＤＤＳ３の入力信号と周波数変換器７の局部発振信号の同期がとれたコヒーレント化と小型化を実現できる。

実施の形態３．
図４はこの発明の実施の形態３による周波数シンセサイザのブロック構成図である。図において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。９はＭ逓倍器４とスイッチ５の間に挿入された分周器である。

次に動作について説明する。基準信号発振器１と、チャープデータ関数発生部２と、ＤＤＳ３と、Ｍ逓倍器４と、スイッチ５と、周波数変換器７と、Ｎ逓倍器８は実施の形態２と同一であり、同様の効果を奏する。ここで、ＤＤＳ３は正弦波の振幅データを量子化しメモリ(図６参照)に格納している。そのため量子化に伴う波の歪みによりスプリアスを発生するという欠点がある。このようなスプリアスを伴う信号を分周した場合、その出力信号にもスプリアスが出力される。ここで、ＤＤＳ３の出力での搬送波とスプリアスとの電力比をＳｉとすると、分周後の搬送波とスプリアスの電力の比Ｓｏｉは式(２)にて表される。

Ｓｏｉ＝Ｓｉ／Ｌ^２ (２)

ここで、Ｌは分周数である。式(２)より、分周器９で分周することでスプリアスを低減して低雑音化が実現できる。

なお、上記説明では図３の実施の形態２で実施したものについて説明したが、図１の実施の形態１でも実施可能で、同様な効果を奏する。

１基準信号発振器、２チャープデータ関数発生部、３ＤＤＳ、４Ｍ逓倍器、５スイッチ、６局部発振信号発生器、７周波数変換器、８Ｎ逓倍器、９分周器、３１位相アキュムレータ、３２メモリ、３３Ｄ−Ａ変換器、３４フィルタ。

Claims

第１の所定周波数の基準信号を発生する基準信号発振器と、
前記基準信号発振器からの基準信号をクロックとし入力されるチャープ設定データに従ったパルスのチャープ信号を生成するＤＤＳと、
前記ＤＤＳの出力をＭ逓倍するＭ逓倍器と、
前記Ｍ逓倍器の出力するチャープ信号を時間軸上の所望の幅で切取って出力するスイッチと、
所望値よりそれぞれ周波数軸、時間軸で両側に拡張された広いチャープ帯域およびパルス幅を設定する拡張チャープ設定データを前記ＤＤＳに出力し、所望のパルス幅のチャープ信号を切取るためのパルスの立上りと立下りを設定するゲート信号を前記スイッチに出力するチャープデータ関数発生部と、
前記スイッチの出力信号と入力される第２の所定周波数の周期信号とを周波数合成する周波数変換器と、
を備えたことを特徴とする周波数シンセサイザ。
前記周波数変換器に第２の所定周波数の周期信号を出力する局部発振信号発生器を備えたことを特徴とする請求項１に記載の周波数シンセサイザ。
前記基準信号発振器の基準信号をＮ逓倍して前記周波数変換器に第２の所定周波数の周期信号として出力するＮ逓倍器を備えたことを特徴とする請求項１に記載の周波数シンセサイザ。
前記Ｍ逓倍器の出力を分周して前記スイッチに出力する分周器を備えたことを特徴とする請求項１または２に記載の周波数シンセサイザ。