JP2013219726A - ダイレクトデジタルシンセサイザ及びその信号生成方法 - Google Patents
ダイレクトデジタルシンセサイザ及びその信号生成方法 Download PDFInfo
- Publication number
- JP2013219726A JP2013219726A JP2012091140A JP2012091140A JP2013219726A JP 2013219726 A JP2013219726 A JP 2013219726A JP 2012091140 A JP2012091140 A JP 2012091140A JP 2012091140 A JP2012091140 A JP 2012091140A JP 2013219726 A JP2013219726 A JP 2013219726A
- Authority
- JP
- Japan
- Prior art keywords
- delta
- data
- direct digital
- digital synthesizer
- sigma modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】さらなる低スプリアス化を実現し、ノイズ特性を改善したダイレクトデジタルシンセサイザを得ること。
【解決手段】ダイレクトデジタルシンセサイザ１００は、設定可能な周波数を持つ正弦波をデジタル的に生成するものであって、アキュムレータ１０と、アキュムレータ１０の後段に設けられたデルタシグマ変調器７２と、正弦波変換テーブル２０と、正弦波変換テーブル２０と並列に設けられた余弦波変換テーブル２２と、デルタシグマ変調器７２のデルタシグマエラー成分と余弦波変換テーブル２２からの振幅データを乗算する乗算器８０と、増幅器９０と、加算器６２と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備えている。
【選択図】図１
【解決手段】ダイレクトデジタルシンセサイザ１００は、設定可能な周波数を持つ正弦波をデジタル的に生成するものであって、アキュムレータ１０と、アキュムレータ１０の後段に設けられたデルタシグマ変調器７２と、正弦波変換テーブル２０と、正弦波変換テーブル２０と並列に設けられた余弦波変換テーブル２２と、デルタシグマ変調器７２のデルタシグマエラー成分と余弦波変換テーブル２２からの振幅データを乗算する乗算器８０と、増幅器９０と、加算器６２と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備えている。
【選択図】図１
Description
本発明は、無線通信機器などに使用されるダイレクトデジタルシンセサイザ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：ＤＤＳ）及びその信号生成方法に関し、より詳細には、位相誤差を補正することで低スプリアス化を実現してノイズ特性を改善したダイレクトデジタルシンセサイザ及びその信号生成方法に関する。
近年、無線通信機器や無線通信測定器の分野では、高周波信号発生手段として、ＤＤＳ回路が広く用いられている。ダイレクトデジタル合成（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ）は、設定可能な周波数を持つ正弦波などの信号をデジタル的に生成するための方法である。
図６は、ダイレクトデジタルシンセサイザの基本的な構成を示すブロック図である。ダイレクトデジタルシンセサイザ６００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備え、正弦波のアナログ信号を出力する。
図６は、ダイレクトデジタルシンセサイザの基本的な構成を示すブロック図である。ダイレクトデジタルシンセサイザ６００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備え、正弦波のアナログ信号を出力する。
アキュムレータ１０は、ワード長ｍビットの周波数設定データを累算する。そして、累算した出力の上位ｎビットを位相データとして出力する。正弦波変換テーブル２０は、正弦波のデータが格納されているメモリを備え、累算出力の上位ｎビットの位相データを正弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。デジタル／アナログ変換器３０は、デジタル信号である正弦波の振幅データをアナログ信号に変換する。アナログフィルタ４０は、アナログ信号を所望の帯域で帯域制限する。
ここで、ダイレクトデジタル合成の主な問題点はスプリアスノイズが生じることである。これらスプリアスノイズが生じる原因のひとつは、正弦波変換テーブル２０に入力される位相データを上位ｎビットのみとし、そのほか残りの下位ビットを切り捨てることにある。このビットの切り捨て分を小さくするための最も簡単な方法は、正弦波変換テーブル２０が広いビット幅を持つことであるが、回路規模の増大につながる。
このビットの切り捨てを原因とするスプリアスノイズ発生を低減するために、従来からいくつかの方法が考えられてきた。その１つとしてデイザリングによる低減方法がある（例えば、非特許文献１参照）。
図７は、従来のダイレクトデジタルシンセサイザの構成を示すブロック図である。このダイレクトデジタルシンセサイザ７００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０と、さらに、アキュムレータ１０と正弦波変換テーブル２０との間に、ランダムノイズ生成器５０及び加算器６０とを備えている。
図７は、従来のダイレクトデジタルシンセサイザの構成を示すブロック図である。このダイレクトデジタルシンセサイザ７００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０と、さらに、アキュムレータ１０と正弦波変換テーブル２０との間に、ランダムノイズ生成器５０及び加算器６０とを備えている。
ランダムノイズ生成器５０は、ランダムノイズデータを生成する。加算器６０は、そのランダムノイズデータと累算出力の上位ｎビットの位相データとを加算して、正弦波変換テーブル２０に出力する。
このダイレクトデジタルシンセサイザ７００によれば、相関のないランダムノイズデータをビットが切り捨てられた位相データに加算することにより、スプリアスノイズを低減することができる。
このダイレクトデジタルシンセサイザ７００によれば、相関のないランダムノイズデータをビットが切り捨てられた位相データに加算することにより、スプリアスノイズを低減することができる。
しかしながら、この第１の方法では、トータルのノイズが増大してしまうという問題点がある。また、第２の方法としてエラーのフィードバックによる低減方法がある（例えば、非特許文献１参照）。
図８は、従来の他のダイレクトデジタルシンセサイザの構成を示すブロック図である。このダイレクトデジタルシンセサイザ８００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０と、さらに、アキュムレータ１０と正弦波変換テーブル２０との間にデルタシグマ変調器７０とを備えている。
図８は、従来の他のダイレクトデジタルシンセサイザの構成を示すブロック図である。このダイレクトデジタルシンセサイザ８００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０と、さらに、アキュムレータ１０と正弦波変換テーブル２０との間にデルタシグマ変調器７０とを備えている。
デルタシグマ変調器７０は、アキュムレータ１０の累算出力であるｍビットの位相データをｎビットにデルタシグマ変調して、正弦波変換テーブル２０に出力する。
デルタシグマ変調器７０は、スプリアスノイズをより高い周波数領域にシフトする特性があり、求める信号から遠ざけることができる。そして、デルタシグマ変調器７０をより高次のフィルタで構成することにより効果があがる。
デルタシグマ変調器７０は、スプリアスノイズをより高い周波数領域にシフトする特性があり、求める信号から遠ざけることができる。そして、デルタシグマ変調器７０をより高次のフィルタで構成することにより効果があがる。
しかしながら、この方法は、周波数が低い場合にのみ適応できるものである。また、例えば、２次のデルタシグマを用いた場合のトータルノイズは、上述したデイザリングによる方法のトータルノイズとほとんど変わらない。
また、第３の方法として正弦波に変換後、エラーを補正する低減方法がある（例えば、特許文献１，非特許文献２参照）。
また、第３の方法として正弦波に変換後、エラーを補正する低減方法がある（例えば、特許文献１，非特許文献２参照）。
図９は、従来のさらに他のダイレクトデジタルシンセサイザの構成を示すブロック図である。このダイレクトデジタルシンセサイザ９００は、アキュムレータ１０と、正弦波変換テーブル２０と、デジタル／アナログ変換器３０と、アナログフィルタ４０と、さらに、正弦波変換テーブル２０と並列に設けられた余弦波変換テーブル２２と、乗算器８０と、増幅器９０及び加算器６２とを備えている。
余弦波変換テーブル２２は、余弦波のデータが格納されているメモリを備え、累算出力の上位ｎビットの位相データを余弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。乗算器８０は、累算出力のうちビットの切り捨て分である残りの下位ｋビットの位相データとｌ（エル）ビットの余弦波の振幅データを乗算する。増幅器９０は、乗算器８０の乗算出力に対し所望の値にゲイン倍することで微調整を行う。加算器６２は、ゲイン倍したデータと正弦波の振幅データとを加算して、デジタル／アナログ変換器３０に出力する。後述するように、この乗算器８０の乗算出力（増幅器９０でゲイン倍されたデータ）が、エラー成分に相当する。
次に、図９に示したダイレクトデジタルシンセサイザの動作について説明する。スプリアスノイズは、求める信号とビットの切り捨て分に相当する信号との変調により発生すると考えられるので、正弦波変換テーブル２０の出力である正弦波の振幅データをＯｕｔｐｕｔとすると、
〔数１〕
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｃｏｓ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｓｉｎ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）・・・（１）
と表すことができる。
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｃｏｓ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｓｉｎ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）・・・（１）
と表すことができる。
ここで、ｗｏｒｄｔｕｎｅは、周波数設定データに相当する位相データであり、ｒｅｓｔｒは、ビットの切り捨て分に相当する位相誤差データであり、ｂｉｔ＿ｔｕｎｅは、周波数設定データのワード長ｍ（ｍビット）である。
ここで、周波数設定データのワード長ｍ（ｂｉｔ＿ｔｕｎｅ）が大きく、位相誤差データｒｅｓｔｒが２ｂｉｔ＿ｔｕｎｅと比べて非常に小さい場合、
ここで、周波数設定データのワード長ｍ（ｂｉｔ＿ｔｕｎｅ）が大きく、位相誤差データｒｅｓｔｒが２ｂｉｔ＿ｔｕｎｅと比べて非常に小さい場合、
〔数２〕
ｃｏｓ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）≒１・・・（２）
ｃｏｓ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）≒１・・・（２）
〔数３〕
ｓｉｎ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）≒２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ・・・（３）
と簡略化できる。そのとき式（１）は、
ｓｉｎ（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）≒２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ・・・（３）
と簡略化できる。そのとき式（１）は、
〔数４〕
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）・・・（４）
と簡略化される。ここで式（４）のうち、求める信号（正弦波の振幅データ）は、
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）・・・（４）
と簡略化される。ここで式（４）のうち、求める信号（正弦波の振幅データ）は、
〔数５〕
ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）
であり、スプリアスノイズとなる信号は、
ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）
であり、スプリアスノイズとなる信号は、
〔数６〕
ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）
であり、これがエラー成分となる。
ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・ｒｅｓｔｒ／２ｂｉｔ＿ｔｕｎｅ）
であり、これがエラー成分となる。
このダイレクトデジタルシンセサイザ９００は、このエラー成分を補正することができる。
余弦波変換テーブル２２により１ビットの余弦波の振幅データを生成し、乗算器８０により累算出力のうちビットの切り捨て分である残りの下位ｋビットの位相データとｌ（エル）ビットの余弦波の振幅データとを乗算することで、エラー成分を生成する。
余弦波変換テーブル２２により１ビットの余弦波の振幅データを生成し、乗算器８０により累算出力のうちビットの切り捨て分である残りの下位ｋビットの位相データとｌ（エル）ビットの余弦波の振幅データとを乗算することで、エラー成分を生成する。
式（４）で表される正弦波の振幅データＯｕｔｐｕｔに、そのエラー成分を加算することにより、加算器６２の加算出力である振幅データＯｕｔｐｕｔ１は、
〔数７〕
Ｏｕｔｐｕｔ１＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・・・（５）
となって、エラー成分が補正されることが分かる。
このように、ダイレクトデジタルシンセサイザ９００によればエラー成分が補正されるためにスプリアスノイズを低減できる。
Ｏｕｔｐｕｔ１＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・・・（５）
となって、エラー成分が補正されることが分かる。
このように、ダイレクトデジタルシンセサイザ９００によればエラー成分が補正されるためにスプリアスノイズを低減できる。
Ｊ．Ｖａｎｋｋａ，"Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒｓ：Ｔｈｅｏｒｙ，Ｄｅｓｉｇｎ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ"，ＰｈＤ ｔｈｅｓｉｓ，２０００ Ｈｅｌｓｉｎｋｉ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ ＩＳＢＮ ９５１−２２−５２３２−５
Ｚ．Ｊｉａｎｍｉｎｇ，"Ａ ｎｅｗ ｍｅｔｈｏｄ ｏｆ ｓｐｕｒ ｒｅｄｕｃｔｉｏｎ ｉｎ ｐｈａｓｅ ｔｒｕｎｃａｔｉｏｎ ｆｏｒ ＤＤＳ"，ＩＥＩＣＥ ｅｌｅｃｔｒｏｎｉｃｓ Ｅｘｐｒｅｓｓ，Ｖｏｌ．５，Ｎｏ．２１，９１５−９２０，Ｎｏｖ ２００８
しかしながら、近年の無線通信機器に使用されるダイレクトデジタルシンセサイザは、より低スプリアスが求められている。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、さらなる低スプリアス化を実現し、ノイズ特性を改善したダイレクトデジタルシンセサイザ及びその信号生成方法を提供することにある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、さらなる低スプリアス化を実現し、ノイズ特性を改善したダイレクトデジタルシンセサイザ及びその信号生成方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、周波数設定データに基づいて位相データを生成するデルタシグマ変調器（７２）と、該デルタシグマ変調器（７２）により生成された前記位相データに基づいて第１の振幅データを生成する第１の波形変換テーブル（２０）と、前記デルタシグマ変調器（７２）のエラー成分に基づく補正データに基づいて前記第１の振幅データを補正する補正部（８０）とを備えることを特徴とする。（実施例１，２）
また、請求項２に記載の発明は、請求項１に記載の発明において、補正部（８０）は、前記位相データに基づいて第２の振幅データを生成する第２の波形変換テーブル（２２）を備え、前記デルタシグマ変調器（７２）のエラー成分及び前記第２の波形変換テーブル（２２）の第２の振幅データによる補正データに基づいて前記振幅データを補正することを特徴とする。（実施例１，２）
また、請求項２に記載の発明は、請求項１に記載の発明において、補正部（８０）は、前記位相データに基づいて第２の振幅データを生成する第２の波形変換テーブル（２２）を備え、前記デルタシグマ変調器（７２）のエラー成分及び前記第２の波形変換テーブル（２２）の第２の振幅データによる補正データに基づいて前記振幅データを補正することを特徴とする。（実施例１，２）
また、請求項３に記載の発明は、請求項２に記載の発明において、補正部（８０）は、前記デルタシグマ変調器（７２）からのエラー成分と前記第２の振幅データとを乗算する乗算器（８０）と、該乗算器（８０）の乗算結果を前記第１の振幅データと加算する加算器（６２）とを備えることを特徴とする。（実施例１，２）
また、請求項４に記載の発明は、請求項３に記載の発明において、補正部（８０）は、前記乗算器（８０）の乗算結果を増幅する増幅器（９０）を備えることを特徴とする。（実施例１，２）
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記デルタシグマ変調器（７２）は、ループフィルタの出力から前記ループフィルタの入力をマイナス加算して前記エラー成分を生成する加算器（６２）を備えることを特徴とする。（実施例１，２）
また、請求項４に記載の発明は、請求項３に記載の発明において、補正部（８０）は、前記乗算器（８０）の乗算結果を増幅する増幅器（９０）を備えることを特徴とする。（実施例１，２）
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記デルタシグマ変調器（７２）は、ループフィルタの出力から前記ループフィルタの入力をマイナス加算して前記エラー成分を生成する加算器（６２）を備えることを特徴とする。（実施例１，２）
また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記デルタシグマ変換器（７２）の前段にアキュムレータ（１０）を備え、該アキュムレータ（１０）は、前記周波数設定データを累算して前記デルタシグマ変調器（７２）に出力することを特徴とする。（実施例１）
また、請求項７に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記デルタシグマ変換器（７２）の後段に第１及び第２のアキュムレータ（１０，１２）を備え、該第１のアキュムレータ（１０）は、前記位相データを累算して前記第１の波形変換テーブル（２０）及び前記補正部（８０）に出力し、前記第２のアキュムレータ（１２）は、前記エラー成分を累算して前記補正部（８０）に出力することを特徴とする。（実施例２）
また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載の発明において、補正された前記振幅データを前記信号に変換する変換部（３０，４０）を備えることを特徴とする。（実施例１，２）
また、請求項７に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記デルタシグマ変換器（７２）の後段に第１及び第２のアキュムレータ（１０，１２）を備え、該第１のアキュムレータ（１０）は、前記位相データを累算して前記第１の波形変換テーブル（２０）及び前記補正部（８０）に出力し、前記第２のアキュムレータ（１２）は、前記エラー成分を累算して前記補正部（８０）に出力することを特徴とする。（実施例２）
また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載の発明において、補正された前記振幅データを前記信号に変換する変換部（３０，４０）を備えることを特徴とする。（実施例１，２）
また、請求項９に記載の発明は、請求項８に記載の発明において、前記変換部（３０，４０）は、補正された前記振幅データをアナログ信号に変換するデジタルアナログ変換器（３０）と、前記アナログ信号を帯域制限して前記信号を出力するフィルタ（４０）とを備えることを特徴とする。（実施例１，２）
また、請求項１０に記載の発明は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、周波数設定データを累算するアキュムレータ（１０）と、該アキュムレータ（１０）に接続され、累算された前記周波数設定データをデルタシグマ変調して位相データを生成するデルタシグマ変調器（７２）と、該デルタシグマ変調器（７２）に接続され、前記位相データに従い正弦波振幅データを生成する正弦波変換テーブル（２０）と、前記デルタシグマ変調器（７２）に接続され、前記位相データに従い余弦波振幅データを生成する余弦波変換テーブル（２２）と、前記余弦波変換テーブル（２２）及び前記デルタシグマ変調器（７２）に接続され、該デルタシグマ変調器（７２）のエラー成分と前記余弦波振幅データとを乗算する乗算器（８０）と、該乗算器（８０）に接続され、乗算された結果を前記正弦波振幅データと加算する加算器（６２）とを備えることを特徴とする。（実施例１）
また、請求項１０に記載の発明は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、周波数設定データを累算するアキュムレータ（１０）と、該アキュムレータ（１０）に接続され、累算された前記周波数設定データをデルタシグマ変調して位相データを生成するデルタシグマ変調器（７２）と、該デルタシグマ変調器（７２）に接続され、前記位相データに従い正弦波振幅データを生成する正弦波変換テーブル（２０）と、前記デルタシグマ変調器（７２）に接続され、前記位相データに従い余弦波振幅データを生成する余弦波変換テーブル（２２）と、前記余弦波変換テーブル（２２）及び前記デルタシグマ変調器（７２）に接続され、該デルタシグマ変調器（７２）のエラー成分と前記余弦波振幅データとを乗算する乗算器（８０）と、該乗算器（８０）に接続され、乗算された結果を前記正弦波振幅データと加算する加算器（６２）とを備えることを特徴とする。（実施例１）
また、請求項１１に記載の発明は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、周波数設定データをデルタシグマ変調するデルタシグマ変調器（７２）と、該デルタシグマ変調器（７２）に接続され、デルタシグマ変調された前記周波数設定データを累算して位相データを生成する第１のアキュムレータ（１０）と、前記デルタシグマ変調器（７２）に接続され、該デルタシグマ変調器（７２）のエラー成分を累算する第２のアキュムレータ（１２）と、前記第１のアキュムレータ（１０）に接続され、前記位相データに従い正弦波振幅データを生成する正弦波変換テーブル（２０）と、前記第２のアキュムレータ（１２）に接続され、前記位相データに従い余弦波振幅データを生成する余弦波変換テーブル（２２）と、該余弦波変換テーブル（２２）及び前記第２のアキュムレータ（１２）に接続され、累積された前記エラー成分と前記余弦波振幅データとを乗算する乗算器（８０）と、該乗算器（８０）に接続され、乗算された結果を前記正弦波振幅データと加算する加算器（６２）とを備えることを特徴とする。（実施例２）
また、請求項１２に記載の発明は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおける信号生成方法において、デルタシグマ変調により周波数設定データに基づいて位相データを生成するステップと、前記位相データに基づいて第１の振幅データを生成するステップと、デルタシグマ変調のエラー成分に基づく補正データにより前記第１の振幅データを補正するステップとを有することを特徴とする。（実施例１，２）
本発明によれば、さらなる低スプリアス化を実現し、ノイズ特性を改善したダイレクトデジタルシンセサイザ及びその信号生成方法を実現することができる。
以下、図面を参照して本発明の各実施例について説明する。
図１は、本発明に係るダイレクトデジタルシンセサイザの実施例１の構成を示すブロック図である。図中符号２２は余弦波変換テーブル、６２は加算器、７２はデルタシグマ変調器、８０は乗算器、９０は増幅器を示している。なお、従来技術を説明した図６乃至図９に示す構成要素と同じ機能を有する構成要素には同一の符号を付してある。
本発明のダイレクトデジタルシンセサイザは、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザである。周波数設定データに基づいて位相データを生成するデルタシグマ変調器７２と、このデルタシグマ変調器７２により生成された位相データに基づいて第１の振幅データを生成する第１の波形変換テーブル２０と、デルタシグマ変調器７２のエラー成分に基づく補正データに基づいて第１の振幅データを補正する補正部８０とを備えている。
本発明のダイレクトデジタルシンセサイザは、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザである。周波数設定データに基づいて位相データを生成するデルタシグマ変調器７２と、このデルタシグマ変調器７２により生成された位相データに基づいて第１の振幅データを生成する第１の波形変換テーブル２０と、デルタシグマ変調器７２のエラー成分に基づく補正データに基づいて第１の振幅データを補正する補正部８０とを備えている。
また、補正部８０は、位相データに基づいて第２の振幅データを生成する第２の波形変換テーブル２２を備え、デルタシグマ変調器７２のエラー成分及び第２の波形変換テーブル２２の第２の振幅データによる補正データに基づいて振幅データを補正する。
つまり、本実施例１のダイレクトデジタルシンセサイザ１００は、設定可能な周波数を持つ正弦波をデジタル的に生成するものであって、アキュムレータ１０と、アキュムレータ１０の後段に設けられたデルタシグマ変調器７２と、正弦波変換テーブル２０と、正弦波変換テーブル２０と並列に設けられた余弦波変換テーブル２２と、デルタシグマ変調器７２のデルタシグマエラー成分と余弦波変換テーブル２２からの振幅データを乗算する乗算器８０と、増幅器９０と、加算器６２と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備えている。
つまり、本実施例１のダイレクトデジタルシンセサイザ１００は、設定可能な周波数を持つ正弦波をデジタル的に生成するものであって、アキュムレータ１０と、アキュムレータ１０の後段に設けられたデルタシグマ変調器７２と、正弦波変換テーブル２０と、正弦波変換テーブル２０と並列に設けられた余弦波変換テーブル２２と、デルタシグマ変調器７２のデルタシグマエラー成分と余弦波変換テーブル２２からの振幅データを乗算する乗算器８０と、増幅器９０と、加算器６２と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備えている。
アキュムレータ１０は、ワード長ｍビットの周波数設定データを累算する。デルタシグマ変調器７２は、アキュムレータ１０の累算出力であるｍビットの位相データをデルタシグマ変調して、正弦波変換テーブル２０および余弦波変換テーブル２２に出力すると共に、ノイズのようなデルタシグマエラー成分（ＤＳＭｅｒｒｏｒ又はＥｒｒｄｓｍという）を生成して、乗算器８０に出力する。
余弦波変換テーブル２０は、正弦波のデータが格納されているメモリを備え、デルタシグマ変調された上位ｎビットの位相データを正弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。
余弦波変換テーブル２２は、余弦波のデータが格納されているメモリを備え、デルタシグマ変調された上位ｎビットの位相データを余弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。
余弦波変換テーブル２２は、余弦波のデータが格納されているメモリを備え、デルタシグマ変調された上位ｎビットの位相データを余弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。
乗算器８０は、デルタシグマエラー成分と余弦波の振幅データを乗算する。増幅器９０は、乗算器８０の乗算出力に対し所望の値にゲイン倍することで微調整を行う。加算器６２は、ゲイン倍したデータと正弦波の振幅データとを加算して、デジタル／アナログ変換器３０に出力する。
図２（ａ），（ｂ）は、本発明に係るデルタシグマ変調器の具体例を説明ための図で、図２（ａ）は従来のデルタシグマ変調器の構成を示す図で、図２（ｂ）は本発明に係るデルタシグマ変調器の構成を示す図である。
図２（ａ），（ｂ）は、本発明に係るデルタシグマ変調器の具体例を説明ための図で、図２（ａ）は従来のデルタシグマ変調器の構成を示す図で、図２（ｂ）は本発明に係るデルタシグマ変調器の構成を示す図である。
従来のデルタシグマ変調器７０は、図２（ａ）に示すように、伝達関数Ｈ０（ｚ）をもつループフィルタ７６と加算器７４を備えており、ｍビットの入力信号ｘに対し、上位ｎビットを出力信号ｙを生成する。ここで、残りの下位ｋビットに相当するエラー信号を−εとすると、出力信号はｙ＝ｘ＋ε（１−Ｈ０（ｚ））と表すことができる。したがって、デルタシグマ変調器の正しいエラー成分は、単純な−εではなく、ε（１−Ｈ０（ｚ））であることがわかる。
本発明に係るデルタシグマ変調器７２は、図２（ｂ）に示すように、伝達関数Ｈ０（ｚ）をもつループフィルタ７６と加算器７４のほかに、加算器７８を備えている。加算器７８は、ループフィルタ７６からの出力−εＨ０（ｚ）に残りの下位ｋビットに相当するエラー信号−εをマイナス加算し、言い換えれば、ループフィルタ７６からの出力−εＨ０（ｚ）から残りの下位ｋビットに相当するエラー信号−εを減算して、正しいエラー成分ε（１−Ｈ０（ｚ））を生成することができる。
このように、デルタシグマ変調器７２は、デルタシグマエラー成分として適正なエラー成分ε（１−Ｈ０（ｚ））を出力することができる。
次に、ダイレクトデジタルシンセサイザの動作について説明する。
正弦波変換テーブル２０の出力である正弦波の振幅データＯｕｔｐｕｔは、求める信号とデルタシグマエラー成分との変調により発生するノイズ成分を考慮すると、
次に、ダイレクトデジタルシンセサイザの動作について説明する。
正弦波変換テーブル２０の出力である正弦波の振幅データＯｕｔｐｕｔは、求める信号とデルタシグマエラー成分との変調により発生するノイズ成分を考慮すると、
〔数８〕
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｃｏｓ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｓｉｎ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）・・・（６）
と表すことができる。
ここで、ｗｏｒｄｔｕｎｅは周波数設定データに相当する位相データであり、Ｅｒｒｄｓｍはデルタシグマエラー成分であり、ｂｉｔ＿ｔｕｎｅは周波数設定データのワード長ｍ（ｍビット）である。
ここで、周波数設定データのワード長ｍ（ｂｉｔ＿ｔｕｎｅ）が大きく、エラー成分Ｅｒｒｄｓｍが２ｂｉｔ＿ｔｕｎｅと比べて非常に小さい場合、
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｃｏｓ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・ｓｉｎ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）・・・（６）
と表すことができる。
ここで、ｗｏｒｄｔｕｎｅは周波数設定データに相当する位相データであり、Ｅｒｒｄｓｍはデルタシグマエラー成分であり、ｂｉｔ＿ｔｕｎｅは周波数設定データのワード長ｍ（ｍビット）である。
ここで、周波数設定データのワード長ｍ（ｂｉｔ＿ｔｕｎｅ）が大きく、エラー成分Ｅｒｒｄｓｍが２ｂｉｔ＿ｔｕｎｅと比べて非常に小さい場合、
〔数９〕
ｃｏｓ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）≒１・・・（７）
ｃｏｓ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）≒１・・・（７）
〔数１０〕
ｓｉｎ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）≒２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ・・・（８）
と簡略化できる。そのとき式（６）は、
ｓｉｎ（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）≒２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ・・・（８）
と簡略化できる。そのとき式（６）は、
〔数１１〕
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）・・・（９）
と簡略化される。ここで式（９）のうち、求める信号（正弦波の振幅データ）は、
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）−ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）・・・（９）
と簡略化される。ここで式（９）のうち、求める信号（正弦波の振幅データ）は、
〔数１２〕
ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）
であり、スプリアスノイズとなる信号は、
ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）
であり、スプリアスノイズとなる信号は、
〔数１３〕
ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）
であり、これがエラー成分となる。
乗算器８０は、１デルタシグマエラー成分と余弦波の振幅データとを乗算することで、エラー成分を生成するので、式（９）で表される正弦波の振幅データＯｕｔｐｕｔに、そのエラー成分を加算すると、加算出力である振幅データＯｕｔｐｕｔ１は、
ｃｏｓ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・（２π・Ｅｒｒｄｓｍ／２ｂｉｔ＿ｔｕｎｅ）
であり、これがエラー成分となる。
乗算器８０は、１デルタシグマエラー成分と余弦波の振幅データとを乗算することで、エラー成分を生成するので、式（９）で表される正弦波の振幅データＯｕｔｐｕｔに、そのエラー成分を加算すると、加算出力である振幅データＯｕｔｐｕｔ１は、
〔数１４〕
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・・・（１０）
となって、エラー成分が補正されることが分かる。
Ｏｕｔｐｕｔ＝ｓｉｎ（２π・ｗｏｒｄｔｕｎｅ／２ｂｉｔ＿ｔｕｎｅ）・・・（１０）
となって、エラー成分が補正されることが分かる。
このように、本発明の実施例１に係るダイレクトデジタルシンセサイザ１００によれば、エラー成分が補正されるためにスプリアスノイズを低減できる。さらに、低減されたスプリアスノイズは、デルタシグマ変調器７２によってより高い周波数領域にシフトされているので、求める信号から遠ざけられていることになる。
図３（ａ）乃至（ｄ）は、本発明に係るダイレクトデジタルシンセサイザによる効果を概念的に説明するための、各ダイレクトデジタルシンセサイザの出力信号のＦＦＴプロットを示す図である。
図３（ａ）乃至（ｄ）は、本発明に係るダイレクトデジタルシンセサイザによる効果を概念的に説明するための、各ダイレクトデジタルシンセサイザの出力信号のＦＦＴプロットを示す図である。
ここで、図３（ａ）は、従来の基本的な構成であるダイレクトデジタルシンセサイザ６００、図３（ｂ）は、従来のデルタシグマ変調器のみの構成であるダイレクトデジタルシンセサイザ８００、図３（ｃ）は、従来の正弦波に変換後エラーを補正する構成であるダイレクトデジタルシンセサイザ９００、図３（ｄ）は、本発明に係るダイレクトデジタルシンセサイザのＦＦＴプロットを示す図である。
縦軸は振幅、横軸は周波数を表す。また、実線は求める信号、点線はスプリアスノイズ、破線は低減されたスプリアスノイズ、点エリアはフロアノイズ、斜線エリアは低減されたフロアノイズを示す。
従来の基本的な構成であるダイレクトデジタルシンセサイザ６００では、図３（ａ）に示すように、アキュムレータによる切り捨てエラーが発生したため、スプリアスノイズが顕著に現れる。
従来の基本的な構成であるダイレクトデジタルシンセサイザ６００では、図３（ａ）に示すように、アキュムレータによる切り捨てエラーが発生したため、スプリアスノイズが顕著に現れる。
また、従来のデルタシグマ変調器のみの構成であるダイレクトデジタルシンセサイザ８００では、図３（ｂ）に示すように、スプリアスノイズは高い周波数領域にシフトされ、求める信号の付近には表れないが、ノイズフロアが上昇する。
また、従来の正弦波に変換後エラーを補正する構成であるダイレクトデジタルシンセサイザ９００では、図３（ｃ）に示すように、アキュムレータによる切り捨てエラーが補正され、スプリアスノイズが低減されるが、依然としてスプリアスノイズは存在する。
また、従来の正弦波に変換後エラーを補正する構成であるダイレクトデジタルシンセサイザ９００では、図３（ｃ）に示すように、アキュムレータによる切り捨てエラーが補正され、スプリアスノイズが低減されるが、依然としてスプリアスノイズは存在する。
しかしながら、本発明に係るダイレクトデジタルシンセサイザによれば、図３（ｄ）に示すように、スプリアスノイズはより高い周波数領域にシフトされて求める信号の付近には表れず、ノイズフロアはより低減される。
図４（ａ）乃至（ｄ）は、本発明に係るダイレクトデジタルシンセサイザによる効果を示す図であり、各ダイレクトデジタルシンセサイザの出力信号のＦＦＴプロットを示す図である。
図４（ａ）乃至（ｄ）は、本発明に係るダイレクトデジタルシンセサイザによる効果を示す図であり、各ダイレクトデジタルシンセサイザの出力信号のＦＦＴプロットを示す図である。
ここで、図４（ａ）は、従来の基本的な構成であるダイレクトデジタルシンセサイザ６００、図４（ｂ）は、従来のデルタシグマ変調器のみの構成であるダイレクトデジタルシンセサイザ８００、図４（ｃ）は、従来の正弦波に変換後エラーを補正する構成であるダイレクトデジタルシンセサイザ９００、図４（ｄ）は本発明に係るダイレクトデジタルシンセサイザのＦＦＴプロットを示す図である。
正弦波変換テーブルから出力される正弦波の振幅データを８ビットとし、２次のデルタシグマ変調器、１６ビットのデジタル／アナログ変換器、動作クロック１００ＭＨｚを用いて、出力信号の周波数を２．５×１０＾７Ｈｚとしてシミュレーションを行った。縦軸は振幅、横軸は周波数を表す。点Ａ、Ｂは、スペクトル中の１、２番目のピークを示している（よって点Ａは求める出力信号である）。
図４（ａ）に示すように、従来の基本的な構成であるダイレクトデジタルシンセサイザ６００では、アキュムレータによる切り捨てエラーが発生したため、スプリアスノイズが顕著に現れる。ここで、点Ｂはスプリアスノイズのうち最大のピークを示している。
また、図４（ｂ）に示すように、従来のデルタシグマ変調器のみの構成であるダイレクトデジタルシンセサイザ８００では、スプリアスノイズは高い周波数領域にシフトされ、求める信号の付近には表れないが、ノイズフロアが上昇する。なお、図４（ｂ）においては、点Ｂはフロアノイズのうち最大値を示し、点Ａ以外にピークはみられない。
また、図４（ｂ）に示すように、従来のデルタシグマ変調器のみの構成であるダイレクトデジタルシンセサイザ８００では、スプリアスノイズは高い周波数領域にシフトされ、求める信号の付近には表れないが、ノイズフロアが上昇する。なお、図４（ｂ）においては、点Ｂはフロアノイズのうち最大値を示し、点Ａ以外にピークはみられない。
また、従来の正弦波に変換後エラーを補正する構成であるダイレクトデジタルシンセサイザ９００では、図４（ｃ）に示すように、アキュムレータによる切り捨てエラーが補正され、スプリアスノイズが低減されるが、依然としてスプリアスノイズは存在する。ここで、点Ｂはスプリアスノイズのうち最大のピークを示しているが、図４（ａ）の点Ｂよりもレベルが低くなっていることがわかる。
しかしながら、本発明に係るダイレクトデジタルシンセサイザによれば、図４（ｄ）に示すように、スプリアスノイズはより高い周波数領域にシフトされて求める信号の付近には表れず、ノイズフロアはより低減される。なお、図４（ｄ）においては、フロアノイズが大幅に低減されているので、１６ビットのデジタル／アナログ変換器による歪みが点Ｂとしてはみえているのみである。
このように、本発明の係るダイレクトデジタルシンセサイザは、スペクトル全体としてノイズが低減され、従来に比べはるかに優れたノイズ特性を持つことがわかる。
図５は、本発明に係るダイレクトデジタルシンセサイザの実施例２の構成を示すブロック図である。本発明のダイレクトデジタルシンセサイザは、デルタシグマ変換器７２の後段に第１及び第２のアキュムレータ１０，１２を備え、この第１のアキュムレータ１０は、位相データを累算して第１の波形変換テーブル２０及び補正部８０に出力し、第２のアキュムレータ１２は、エラー成分を累算して補正部８０に出力する。
つまり、本実施例２のダイレクトデジタルシンセサイザ２００は、設定可能な周波数を持つ正弦波をデジタル的に生成するものであって、デルタシグマ変調器７２と、デルタシグマ変調された上位ｎビットの周波数設定データを累算するアキュムレータ１０と、アキュムレータ１０の後段に設けられた正弦波変換テーブル２０と、正弦波変換テーブル２０と並列に設けられた余弦波変換テーブル２２と、デルタシグマ変調器７２のデルタシグマエラー成分を累算するアキュムレータ１２と、累算したデルタシグマエラー成分と余弦波変換テーブル２２からの振幅データを乗算する乗算器８０と、増幅器９０と、加算器６２と、デジタル／アナログ変換器３０と、アナログフィルタ４０とを備えている。
デルタシグマ変調器７２は、ワード長ｍビットの周波数設定データをデルタシグマ変調して、アキュムレータ１０に出力すると共に、デルタシグマエラー成分（ＤＳＭｅｒｒｏｒ、または、Ｅｒｒｄｓｍと記す）を生成して、アキュムレータ１２に出力する。
アキュムレータ１０は、デルタシグマ変調された上位ｎビットの周波数設定データを累算し、ｎビットの位相データとして正弦波変換テーブル２０及び余弦波変換テーブル２２に出力する。
アキュムレータ１０は、デルタシグマ変調された上位ｎビットの周波数設定データを累算し、ｎビットの位相データとして正弦波変換テーブル２０及び余弦波変換テーブル２２に出力する。
余弦波変換テーブル２０は、正弦波のデータが格納されているメモリを備え、累算されたｎビットの位相データを正弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。
余弦波変換テーブル２２は、余弦波のデータが格納されているメモリを備え、累算されたｎビットの位相データを余弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。
余弦波変換テーブル２２は、余弦波のデータが格納されているメモリを備え、累算されたｎビットの位相データを余弦波の振幅データ（ワード長ｌ（エル）ビット）に変換する。
アキュムレータ１２は、デルタシグマ変調器７２のデルタシグマエラー成分を累算して乗算器８０に出力する。乗算器８０は、累算したデルタシグマエラー成分と余弦波の振幅データを乗算する。
増幅器９０は、乗算器８０の乗算出力に対し所望の値にゲイン倍することで微調整を行う。加算器６２は、ゲイン倍したデータと正弦波の振幅データとを加算して、デジタル／アナログ変換器３０に出力する。
増幅器９０は、乗算器８０の乗算出力に対し所望の値にゲイン倍することで微調整を行う。加算器６２は、ゲイン倍したデータと正弦波の振幅データとを加算して、デジタル／アナログ変換器３０に出力する。
この本発明の実施例２に係るダイレクトデジタルシンセサイザ２００によれば、実施例１に係るダイレクトデジタルシンセサイザ１００と同様に、エラー成分が補正されるためにスプリアスノイズを低減でき、その低減されたスプリアスノイズは、高い周波数領域にシフトされているので、求める信号から遠ざけられていることになる。
また、本発明のダイレクトデジタルシンセサイザにおける信号生成方法は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおける信号生成方法である。デルタシグマ変調により周波数設定データに基づいて位相データを生成するステップと、位相データに基づいて第１の振幅データを生成するステップと、デルタシグマ変調のエラー成分に基づく補正データにより第１の振幅データを補正するステップとを有する。
また、本発明のダイレクトデジタルシンセサイザにおける信号生成方法は、設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおける信号生成方法である。デルタシグマ変調により周波数設定データに基づいて位相データを生成するステップと、位相データに基づいて第１の振幅データを生成するステップと、デルタシグマ変調のエラー成分に基づく補正データにより第１の振幅データを補正するステップとを有する。
以上のように、本発明によれば、さらなる低スプリアス化を実現し、ノイズ特性を改善することができる。
なお、上述した実施例では、ダイレクトデジタルシンセサイザ１００，２００は、正弦波をデジタル的に生成するものとしたが、正弦波に限られるものでなく、設定可能な周波数を持つ信号をデジタル的に生成するものに適応可能である。
なお、上述した実施例では、ダイレクトデジタルシンセサイザ１００，２００は、正弦波をデジタル的に生成するものとしたが、正弦波に限られるものでなく、設定可能な周波数を持つ信号をデジタル的に生成するものに適応可能である。
本発明は、ダイレクトデジタルシンセサイザやそれを備える無線通信機器などに利用される。
１０，１２ アキュムレータ
２０ 正弦波変換テーブル
２２ 余弦波変換テーブル
３０ デジタル／アナログ変換器
４０ アナログフィルタ
５０ ランダムノイズ生成器
６０，６２，７４，７８ 加算器
７０，７２ デルタシグマ変調器
７６ ループフィルタ
８０ 乗算器
９０ 増幅器
２０ 正弦波変換テーブル
２２ 余弦波変換テーブル
３０ デジタル／アナログ変換器
４０ アナログフィルタ
５０ ランダムノイズ生成器
６０，６２，７４，７８ 加算器
７０，７２ デルタシグマ変調器
７６ ループフィルタ
８０ 乗算器
９０ 増幅器
Claims (12)
- 設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、
周波数設定データに基づいて位相データを生成するデルタシグマ変調器と、
該デルタシグマ変調器により生成された前記位相データに基づいて第１の振幅データを生成する第１の波形変換テーブルと、
前記デルタシグマ変調器のエラー成分に基づく補正データに基づいて前記第１の振幅データを補正する補正部と
を備えることを特徴とするダイレクトデジタルシンセサイザ。 - 補正部は、前記位相データに基づいて第２の振幅データを生成する第２の波形変換テーブルを備え、
前記デルタシグマ変調器のエラー成分及び前記第２の波形変換テーブルの第２の振幅データによる補正データに基づいて前記振幅データを補正することを特徴とする請求項１に記載のダイレクトデジタルシンセサイザ。 - 補正部は、前記デルタシグマ変調器からのエラー成分と前記第２の振幅データとを乗算する乗算器と、該乗算器の乗算結果を前記第１の振幅データと加算する加算器とを備えることを特徴とする請求項２に記載のダイレクトデジタルシンセサイザ。
- 補正部は、前記乗算器の乗算結果を増幅する増幅器を備えることを特徴とする請求項３に記載のダイレクトデジタルシンセサイザ。
- 前記デルタシグマ変調器は、
ループフィルタの出力から前記ループフィルタの入力をマイナス加算して前記エラー成分を生成する加算器を備えることを特徴とする請求項１乃至４のいずれかに記載のダイレクトデジタルシンセサイザ。 - 前記デルタシグマ変換器の前段にアキュムレータを備え、該アキュムレータは、前記周波数設定データを累算して前記デルタシグマ変調器に出力することを特徴とする請求項１乃至５のいずれかに記載のダイレクトデジタルシンセサイザ。
- 前記デルタシグマ変換器の後段に第１及び第２のアキュムレータを備え、該第１のアキュムレータは、前記位相データを累算して前記第１の波形変換テーブル及び前記補正部に出力し、前記第２のアキュムレータは、前記エラー成分を累算して前記補正部に出力することを特徴とする請求項１乃至５のいずれかに記載のダイレクトデジタルシンセサイザ。
- 補正された前記振幅データを前記信号に変換する変換部を備えることを特徴とする請求項１乃至７のいずれかに記載のダイレクトデジタルシンセサイザ。
- 前記変換部は、補正された前記振幅データをアナログ信号に変換するデジタルアナログ変換器と、前記アナログ信号を帯域制限して前記信号を出力するフィルタとを備えることを特徴とする請求項８に記載のダイレクトデジタルシンセサイザ。
- 設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、
周波数設定データを累算するアキュムレータと、
該アキュムレータに接続され、累算された前記周波数設定データをデルタシグマ変調して位相データを生成するデルタシグマ変調器と、
該デルタシグマ変調器に接続され、前記位相データに従い正弦波振幅データを生成する正弦波変換テーブルと、
前記デルタシグマ変調器に接続され、前記位相データに従い余弦波振幅データを生成する余弦波変換テーブルと、
前記余弦波変換テーブル及び前記デルタシグマ変調器に接続され、該デルタシグマ変調器のエラー成分と前記余弦波振幅データとを乗算する乗算器と、
該乗算器に接続され、乗算された結果を前記正弦波振幅データと加算する加算器と
を備えることを特徴とするダイレクトデジタルシンセサイザ。 - 設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおいて、
周波数設定データをデルタシグマ変調するデルタシグマ変調器と、
該デルタシグマ変調器に接続され、デルタシグマ変調された前記周波数設定データを累算して位相データを生成する第１のアキュムレータと、
前記デルタシグマ変調器に接続され、該デルタシグマ変調器のエラー成分を累算する第２のアキュムレータと、
前記第１のアキュムレータに接続され、前記位相データに従い正弦波振幅データを生成する正弦波変換テーブルと、
前記第２のアキュムレータに接続され、前記位相データに従い余弦波振幅データを生成する余弦波変換テーブルと、
該余弦波変換テーブル及び前記第２のアキュムレータに接続され、累積された前記エラー成分と前記余弦波振幅データとを乗算する乗算器と、
該乗算器に接続され、乗算された結果を前記正弦波振幅データと加算する加算器と
を備えることを特徴とするダイレクトデジタルシンセサイザ。 - 設定可能な周波数を有する信号をデジタル的に生成するダイレクトデジタルシンセサイザにおける信号生成方法において、
デルタシグマ変調により周波数設定データに基づいて位相データを生成するステップと、
前記位相データに基づいて第１の振幅データを生成するステップと、
デルタシグマ変調のエラー成分に基づく補正データにより前記第１の振幅データを補正するステップと
を有することを特徴とするダイレクトデジタルシンセサイザにおける信号生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012091140A JP5667596B2 (ja) | 2012-04-12 | 2012-04-12 | ダイレクトデジタルシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012091140A JP5667596B2 (ja) | 2012-04-12 | 2012-04-12 | ダイレクトデジタルシンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013219726A true JP2013219726A (ja) | 2013-10-24 |
| JP5667596B2 JP5667596B2 (ja) | 2015-02-12 |
Family
ID=49591323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012091140A Active JP5667596B2 (ja) | 2012-04-12 | 2012-04-12 | ダイレクトデジタルシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5667596B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141802A (ja) * | 2014-01-28 | 2015-08-03 | 株式会社日立製作所 | 周期信号発生装置 |
| JP2016530797A (ja) * | 2013-11-28 | 2016-09-29 | スマート エナジー インスツルメンツ インコーポレイテッド | デルタシグマ変調を用いた信号の誤り訂正方法及び装置 |
| JPWO2015136929A1 (ja) * | 2014-03-12 | 2017-04-06 | 日本電波工業株式会社 | 周波数信号発生装置 |
| JP2017188786A (ja) * | 2016-04-06 | 2017-10-12 | 有限会社ファインチューン | 数値制御波形発生器及びデジタル同期検波器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333649B1 (en) * | 2000-08-31 | 2001-12-25 | Xilinx, Inc. | Error feed-forward direct digital synthesis |
| JP2005533423A (ja) * | 2002-07-15 | 2005-11-04 | ディーエスピーシー・テクノロジーズ・リミテッド | 量子化誤差を減少させる装置及び方法 |
| US20060020649A1 (en) * | 2004-07-22 | 2006-01-26 | Fa Dai | High-order delta-sigma noise shaping in direct digital frequency synthesis |
| JP2007174226A (ja) * | 2005-12-21 | 2007-07-05 | Yokogawa Electric Corp | Ｄｄｓ回路 |
-
2012
- 2012-04-12 JP JP2012091140A patent/JP5667596B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333649B1 (en) * | 2000-08-31 | 2001-12-25 | Xilinx, Inc. | Error feed-forward direct digital synthesis |
| JP2005533423A (ja) * | 2002-07-15 | 2005-11-04 | ディーエスピーシー・テクノロジーズ・リミテッド | 量子化誤差を減少させる装置及び方法 |
| US20060020649A1 (en) * | 2004-07-22 | 2006-01-26 | Fa Dai | High-order delta-sigma noise shaping in direct digital frequency synthesis |
| JP2007174226A (ja) * | 2005-12-21 | 2007-07-05 | Yokogawa Electric Corp | Ｄｄｓ回路 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6014025438; Ｈｅｇａｚｉ， Ｅ．Ｍ．，ｅｔ ａｌ．: 'Ａ ｎｅｗ ｄｉｒｅｃｔ ｄｉｇｉｔａｌ ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ｍｏｂｉｌｅ ｔｒａｎｓｃｅｉｖｅｒｓ' Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １９９８ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ， １９９８ Ｖｏｌ．３, 19980531, ｐｐ．６４７-６５０ * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016530797A (ja) * | 2013-11-28 | 2016-09-29 | スマート エナジー インスツルメンツ インコーポレイテッド | デルタシグマ変調を用いた信号の誤り訂正方法及び装置 |
| JP2015141802A (ja) * | 2014-01-28 | 2015-08-03 | 株式会社日立製作所 | 周期信号発生装置 |
| JPWO2015136929A1 (ja) * | 2014-03-12 | 2017-04-06 | 日本電波工業株式会社 | 周波数信号発生装置 |
| JP2017188786A (ja) * | 2016-04-06 | 2017-10-12 | 有限会社ファインチューン | 数値制御波形発生器及びデジタル同期検波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5667596B2 (ja) | 2015-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200186156A1 (en) | Adaptive Non-linearity Identification and Compensation Using Orthogonal Functions in a Mixed Signal Circuit | |
| US6993087B2 (en) | Switching mode power amplifier using PWM and PPM for bandpass signals | |
| JP6360386B2 (ja) | スペクトラム拡散クロック生成回路 | |
| US20080122496A1 (en) | Generation of an Oscillation Signal | |
| KR100716737B1 (ko) | 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법 | |
| US7577695B2 (en) | High-order delta-sigma noise shaping in direct digital frequency synthesis | |
| Waheed et al. | Spurious-free time-to-digital conversion in an ADPLL using short dithering sequences | |
| JP5667596B2 (ja) | ダイレクトデジタルシンセサイザ | |
| JP6454596B2 (ja) | 無線機 | |
| CN105721365A (zh) | 噪声整形电路、数字时间转换器、以及噪声整形方法 | |
| Su et al. | A 2.4 GHz wideband open-loop GFSK transmitter with phase quantization noise cancellation | |
| Seong et al. | 17.3 A− 58dBc-Worst-Fractional-Spur and− 234dB-FoM jitter, 5.5 GHz Ring-DCO-Based Fractional-N DPLL Using a Time-Invariant-Probability Modulator, Generating a Nonlinearity-Robust DTC-Control Word | |
| Park et al. | 32.1 A 365fsrms-jitter and-63dBc-Fractional spur 5.3 GHz-ring-DCO-based fractional-N DPLL using a DTC second/third-order nonlinearity cancelation and a probability-density-shaping ΔΣM | |
| Hosseini et al. | Observations concerning the generation of spurious tones in digital delta-sigma modulators followed by a memoryless nonlinearity | |
| JP4155406B2 (ja) | デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザ、及び、無線通信装置 | |
| JP2005295521A (ja) | データ変換装置、データ変換方法、それらを用いた送信回路、通信機器、および電子機器 | |
| US8483856B2 (en) | System and method for correcting phase noise in digital-to-analog converter or analog-to-digital converter | |
| US20080036633A1 (en) | Multiple FM Dither | |
| US20220239544A1 (en) | Digital modulator, communication device, and digital modulator control method | |
| Vo et al. | A novel segmentation scheme for DTC-based ΔΣ fractional-N PLL | |
| JP5910113B2 (ja) | 信号処理装置および増幅装置 | |
| JP4344948B2 (ja) | Ｄｄｓ回路 | |
| CN109150177B (zh) | 一种带加抖机制的小数分频实现方法 | |
| Zhuang et al. | Design of Spur-Free $\Sigma\Delta $ Frequency Tuning Interface for Digitally Controlled Oscillators | |
| Sotiriadis et al. | Single-bit digital frequency synthesis via dithered nyquist-rate sinewave quantization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5667596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |