JP2012004699A

JP2012004699A - ポーラ変調器

Info

Publication number: JP2012004699A
Application number: JP2010135871A
Authority: JP
Inventors: Takanori Takahashi; 貴紀高橋; Tomohiro Tadokoro; 智宏田所; Mitsuhiro Shimozawa; 充弘下沢
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-06-15
Filing date: 2010-06-15
Publication date: 2012-01-05

Abstract

【課題】ダイレクトディジタルシンセサイザを用いてディジタル的位相制御を行うポーラ変調器において電圧制御発信機による回路規模増大、周波数帯域の制限を受けずに、変調サンプリング周波数に起因するエイリアスを抑圧した、ポーラ変調器を得る。
【解決手段】変調波生成部１０において変調波のキャリア周波数、位相、振幅成分を生成し、変調波生成部のサンプリング周波数により発生するエイリアスを抑圧する帯域可変なディジタルＢＰＦを内蔵したＤＤＳ２０においてキャリア信号を位相変調し、同エイリアスを抑圧するディジタルローパスフィルタ(ＬＰＦ)５０及びディジタルアナログ変換器(ＤＡＣ)６０で振幅成分を生成し、それぞれの信号のＤＡＣのサンプリング周波数に起因するエイリアスを除去するＬＰＦ３０及びＬＰＦ７０を介して乗算器４０にて位相成分と振幅成分を合成することで小型で自由度の高いポーラ変調器を実現する。
【選択図】図１

Description

この発明は、ＤＤＳ(ダイレクトディジタルシンセサイザ)とＤＡＣ(ディジタルアナログ変換器)を用いてディジタル変調波の位相成分と振幅成分を生成するポーラ変調器に関する。

従来ＤＤＳを用いたディジタル的に制御されるポーラ変調器の実現方法として特許文献１に示すような、ＶＣＯ変調を用いて変調波の位相成分を含んだキャリア信号を生成し、このキャリア信号に対しＤＡＣで生成した振幅成分を乗算することで実現する構成が知られている。

国際公開第ＷＯ２００６/１１８０５６号明細書

従来の技術を使用したポーラ変調器は、変調波の位相成分を含んだキャリア信号を生成するのにＤＤＳを基準信号源にしたＰＬＬ(位相ロックループ)を構成し、ＶＣＯ(電圧制御発振)変調を行うことで実現している。この構成をとると、変調波の周波数範囲および変調帯域幅がＶＣＯの発振帯域幅とＰＬＬのループ帯域に依存し、マルチバンド・マルチモードのアプリケーションに対応できない可能性がある。

また、複数の帯域に対応するためにＶＣＯ変調をＩＦ(中間周波)として使用した場合、回路規模の増大や、システムの複雑化により干渉による不用波の発生等の問題の原因になる。

さらに、ＶＣＯ変調はＰＬＬのループフィルタの過渡応答の影響で、高速な周波数ホッピングを必要とするアプリケーションには不向きという問題がある。

以上の問題を解決するためにはＶＣＯ変調により位相信号成分を生成せず、ＤＤＳを使用して直接変調波の位相成分を生成するのが有効であるが、この場合、ＤＤＳ自体のサンプリング周波数以外にＤＤＳの出力位相を変化させる“変調サンプリング周波数”が存在する。そのため、一般的にＤＤＳ自体のサンプリング周波数に比べ低い周波数である変調サンプリング周波数によるエイリアスがキャリア周波数の上下に発生するため変調波の上下に変調サンプリング周波数間隔の周期的なスプリアスを発生させてしまう問題がある。

この発明は、ＤＤＳを用いてディジタル的位相制御を行うポーラ変調器において、電圧制御発信機(ＶＣＯ)による回路規模増大や、周波数帯域の制限を受けることなく、変調サンプリング周波数に起因するエイリアスを抑圧した、ポーラ変調器を得ることを目的とする。

この発明は、変調波のキャリア周波数、位相成分および振幅成分を示すディジタル信号を出力する変調波生成部と、前記変調波生成部の変調波のキャリア周波数および位相成分に基づき位相変調させたキャリア信号をディジタル的に生成しアナログ信号に変換して出力するダイレクトディジタルシンセサイザと、前記変調波生成部の振幅成分をディジタルアナログ変換した振幅成分を生成する第１のディジタルアナログ変換器と、前記ダイレクトディジタルシンセサイザの位相変調されたキャリア信号と前記第１のディジタルアナログ変換器の振幅成分を乗算して出力する乗算手段と、前記ダイレクトディジタルシンセサイザ内部の位相変調させたキャリア信号をディジタルアナログ変換する第２のディジタルアナログ変換器の前段に設けられ、変調サンプリング周波数に起因するエイリアスの抑圧を行う、キャリア信号周波数を中心として帯域可変なディジタルバンドパスフィルタと、前記第１のディジタルアナログ変換器の前段または後段に設けられ振幅成分の変調サンプリング周波数に起因するエイリアスの抑圧を行う第１のローパスフィルタを備えたことを特徴とするポーラ変調器である。

この発明ではＤＤＳを用いてディジタル的位相制御を行うポーラ変調器において、電圧制御発信機(ＶＣＯ)による回路規模増大や、周波数帯域の制限を受けることなく、変調サンプリング周波数に起因するエイリアスの影響を抑圧した、ポーラ変調器を提供できる。

この発明の実施の形態１によるポーラ変調器の構成図である。図１のＤＤＳ２０の内部構成の一例を示す図である。図１、図２に示す構成のポーラ変換器の信号出力スペクトラムを示す図である。この発明の目的を説明するために例示されたポーラ変調器の構成図である。図４のＤＤＳ２０ａの内部構成の一例を示す図である。図４、図５に示す構成のポーラ変換器の信号出力スペクトラムを示す図である。ディジタルＬＰＦ５０とディジタルＢＰＦ２５における群遅延を説明するための図である。この発明の実施の形態２によるポーラ変調器の構成図である。この発明の実施の形態２におけるディジタルＬＰＦ５０とディジタルＢＰＦ２５の通過帯域内の群遅延偏差特性の関係を説明するための図である。この発明の実施の形態３によるポーラ変調器の構成図である。

以下、この発明によるポーラ変調器を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。
実施の形態１．
図１はこの発明の実施の形態１によるポーラ変調器の構成図である。図１において、ポーラ変調器１００は、変調波をディジタル極座標情報出力、すなわち変調波のキャリア周波数、位相成分、および振幅成分をディジタル信号で生成する変調波生成部１０と、変調波生成部１０からのキャリア周波数と位相成分を示す信号を受け、これらに従った正弦波等の信号をディジタル方式で生成しアナログ信号に変換して出力するＤＤＳ２０と、ＤＤＳ２０のＤＤＳ自体のサンプリング周波数に起因するエイリアス成分を抑圧するＬＰＦ(ローパスフィルタ)３０と、変調波生成部１０からの振幅成分を示す信号を受け、振幅成分の変調サンプリング周波数に起因するエイリアスを抑圧するディジタルＬＰＦ５０と、ディジタルＬＰＦ５０からのディジタル信号をアナログ信号に変換するＤＡＣ(ディジタルアナログ変換器)６０と、ＤＡＣ６０のＤＡＣ自体のサンプリング周波数に起因するエイリアスを抑圧するＬＰＦ(ローパスフィルタ)７０と、ＤＤＳ２０で生成された位相成分が印加されたキャリア成分すなわち位相変調されたキャリア成分(キャリア信号)とＤＡＣ６０で生成された振幅成分を乗算しポーラ変調を施して出力する乗算器４０により構成される。

図２は図１のＤＤＳ２０の内部構成の一例を示す図である。このＤＤＳ２０は、周波数を示す信号に従い位相加算を実施する位相アキュームレータ２１と、位相成分を示す信号に従い位相オフセットを加算する位相加算器２２と、位相オフセットが加算された位相に従った位相コードを電圧コードに変換する位相電圧変換部２３と、電圧コードをフィルタリングし位相変調のサンプリング周波数に起因するエイリアスを抑圧するディジタルＢＰＦ(バンドパスフィルタ)２５と、ディジタルの電圧コードをアナログ電圧に変換するＤＡＣ(ディジタルアナログ変換器)２４により構成される。

図３は図１、図２に示す構成のポーラ変換器の信号出力スペクトラムを示す。

次に動作について説明する。まず図４、図５に示す、図１、２のポーラ変換器においてディジタルＬＰＦ５０とディジタルＢＰＦ２５が無い場合(ＤＤＳ２０ａとする)のポーラ変換器１０１の動作について説明する。図６は図４、図５に示す構成のポーラ変換器の信号出力スペクトラムを示す。(ａ)(ｂ)(ｃ)はそれぞれＤＡＣ６０、ＤＤＳ２０ａのＤＡＣ２４、乗算器４０の信号出力スペクトラムを示す。変調波生成部１０において周波数と位相成分を示す信号がＤＤＳ２０ａに与えられ、キャリア信号の位相成分が変調された信号を発生する。このとき位相成分が与えられる周波数をＦｍとし、ＤＤＳ２０ａのサンプリング周波数をＦｓとする。生成された信号の出力スペクトラムは図６の(ｂ)に示すような、周波数Ｆｍの間隔でエイリアスが発生する特性を有する。

変調波生成部１０において、振幅成分がＤＡＣ６０に与えられアナログ信号に変換される。生成された信号の出力スペクトラムは図６の(ａ)に示すようなベースバンド帯域に信号スペクトラムが存在し、周波数Ｆｍの間隔でエイリアスが発生する特性を有する。

上述の位相変調されたキャリア成分と振幅成分はサンプリング周波数Ｆｓにより発生するエイリアスを除去するためＬＰＦ３０およびＬＰＦ７０を通して、乗算器４０に入力され乗算される。乗算された結果、図６の(ｃ)に示すような帯域制限された変調波が再生される。

しかし、変調波のサンプリング周波数Ｆｍに起因するエイリアスは残るため、これを除去するためには乗算器４０の後段に狭帯域なＢＰＦを必要とし、ハードウエア規模の増大と共に、動作可能な周波数範囲が制限されるという問題が有る。

図１、図２に示すこの実施の形態による構成では、ＤＤＳ２０で生成された位相成分が変調されているキャリア信号はディジタルＢＰＦ２５を介してＤＡＣ２４から出力される。図３は図１、図２に示す構成のポーラ変換器の信号出力スペクトラムを示す。(ａ)(ｂ)(ｃ)はそれぞれＤＡＣ６０、ＤＤＳ２０のＤＡＣ２４、乗算器４０の信号出力スペクトラムを示す。図３の(ｂ)に示すように周波数Ｆｍに起因するエイリアスが抑圧された信号出力が得られる。

また、変調波生成部１０において生成される振幅成分はディジタルＬＰＦ５０を介してＤＡＣ６０から出力されることで、図３の(ａ)に示すように周波数Ｆｍに起因するエイリアスが抑圧された信号出力が得られる。

周波数Ｆｍに起因するエイリアスを抑圧した上述の位相変調されたキャリア成分と振幅成分は周波数Ｆｓに起因するエイリアスを抑圧するためＬＰＦ３０、およびＬＰＦ７０を通して、乗算器４０に入力され乗算される。乗算された結果、図３の(ｃ)に示すような帯域制限されかつエイリアスが抑圧された変調波が再生されるため、乗算器４０の後段に周波数Ｆｍに起因するエイリアスを除去するＢＰＦが不用になり、回路規模の小型化やキャリア周波数および帯域幅が自由に選択可能になる。

なお、上記例ではディジタルＬＰＦ５０をＤＡＣ６０の前段に設けたが、ＤＡＣ６０の後段にアナログのＬＰＦとして設けてもよい。

実施の形態２．
実施の形態１の構成において、ＤＤＳ２０の遅延、ＬＰＦ３０、ＬＰＦ７０の群遅延、ＤＡＣ６０の遅延や、ディジタルＢＰＦ２５とディジタルＬＰＦ５０の通過の遅延時間の差により、乗算器４０において乗算される振幅成分と位相成分ずれると、振幅成分と位相変調されたキャリア成分が乗算されたときに波形歪みが生じる。図７の(ａ)(ｂ)にそれぞれディジタルＬＰＦ５０、ディジタルＢＰＦ２５における周波数に対する群遅延特性を示す。図７の(ｂ)に示す、ディジタルＢＰＦ２５の中心周波数ｆｓからの離調周波数Δｆ高い周波数領域における中心周波数領域からの群遅延偏差をΔＴｄｕ、離調周波数Δｆ低い周波数領域における中心周波数領域からの群遅延偏差をΔＴｄｌ、図７の(ａ)に示す、ディジタルＬＰＦ５０の周波数Δｆにおける直流領域からの群遅延偏差をΔＴｄとすると、ΔＴｄｈ、ΔＴｄｌおよびΔＴｄのずれが変調帯域内に存在すると、振幅成分の遅延と位相変調されたキャリア成分の遅延のタイミングを合わせても、帯域内の遅延偏差により振幅成分と位相変調されたキャリア成分が乗算されるときに波形歪みが生じる。

図８は上記問題を解決するこの発明の実施の形態２によるポーラ変調器の構成図である。このポーラ変調器１０２は実施の形態１に示すポーラ変調器１００に加え、遅延時間制御部８０および可変遅延回路９０からなる遅延手段を備えている。

乗算器４０に入力される位相変調されたキャリア信号は振幅成分に対し、ＤＤＳ２０のレイテンシ(遅延)や、回路の経路中にある信号処理により遅れた信号となり、遅延時間制御部８０により遅延時間に相当する遅延量Ｎを可変遅延回路９０に与え、振幅成分の出力タイミングを遅らせることにより位相変調されたキャリア信号のタイミングと振幅成分のタイミングを合わせることができる。

なお、図７の説明から、ＤＤＳ２０内部のディジタルＢＰＦ２５と、ディジタルＬＰＦ５０を、変調波の中心周波数からの離調周波数成分に対し、ディジタルＢＰＦ２５の中心周波数ｆｓ領域の群遅延量に対する当該離調周波数領域の群遅延偏差ΔＴｄｕ，ΔＴｄｌ、ディジタルＬＰＦ５０の直流領域の通過遅延量に対する当該離調周波数領域の群遅延偏差ΔＴｄが類似の特性を持ったもので構成するようにしてもよい。

例えば、ディジタルＢＰＦ２５を、ディジタルＬＰＦ５０を図９の(ａ)に示すようなプロトタイプフィルタとし、図９の(ｂ)に示すよう直流領域がｆｓに来るよう周波数変換を行ったものとすることで、通過帯域内の群遅延偏差特性が類似の特性になるため、変調帯域内の群遅延偏差特性のずれによる歪み特性の劣化を抑えることができる。

実施の形態３．
上記実施の形態１、２によるポーラ変調器では、振幅成分は変調波生成部１０のサンプリング周波数Ｆｍで発生するエイリアスをディジタルＬＰＦ５０により抑圧し、変調波生成部１０のサンプリング周波数Ｆｍより高いサンプリング周波数で動作するＤＡＣ６０により信号生成し、ＤＡＣ６０のサンプリング周波数により発生するエイリアスをＬＰＦ７０により抑圧してきた。

図１０はこの発明の実施の形態３によるポーラ変調器の構成図である。図１０に示すポーラ変調器１０３は、振幅成分のエイリアスを抑圧するディジタルＬＰＦ５０を無くし、ＤＡＣ６１のサンプリング周波数を変調波生成部１０のサンプリング周波数Ｆｍとする。ＬＰＦ７１はＤＡＣ６１において発生するエイリアスを抑圧するため、ＬＰＦ３０と比べ非常に狭帯域なフィルタ特性を有する。そのため、帯域内の遅延偏差が大きくなる傾向があるため、ＤＤＳ２０に内蔵されるディジタルＢＰＦ２５の群遅延偏差をＬＰＦ７１の群遅延偏差と一致させるよう調整するための等価器であるイコライザ５１を装備している。なお、ＤＡＣ６１、ＬＰＦ７１の基本構成はＤＡＣ６０、ＬＰＦ７０と同じである。

上記構成により振幅成分を生成する信号処理およびＤＡＣの周波数を低くできるため、回路の小型低消費電力化することができる。

なお、上記例では等価器(イコライザ)を振幅成分のためのＤＡＣ６１の前段に設けたが、これに限定されず、例えば位相成分のためのＤＤＳ２０内のディジタルＢＰＦ２５の前後、または振幅成分のためのＬＰＦ７１の前後、またはディジタルＢＰＦ２５とＬＰＦ７１の双方の前後に設けてもよい。

また、この発明は上記各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含むことは云うまでもない。

１０変調波生成部、２０，２０ａＤＤＳ(ダイレクトディジタルシンセサイザ)、２１位相アキュームレータ、２２位相加算器、２３位相電圧変換部、２４ＤＡＣ(ディジタルアナログ変換器)、２５ディジタルＢＰＦ(ディジタルバンドパスフィルタ)、３０ＬＰＦ(ローパスフィルタ)、４０乗算器、５０ディジタルＬＰＦ(ディジタルローパスフィルタ)、５１イコライザ、６０，６１ＤＡＣ(ディジタルアナログ変換器)、７０，７１ＬＰＦ(ローパスフィルタ)、８０遅延時間制御部、９０可変遅延回路、１００〜１０３ポーラ変調器。

Claims

変調波のキャリア周波数、位相成分および振幅成分を示すディジタル信号を出力する変調波生成部と、
前記変調波生成部の変調波のキャリア周波数および位相成分に基づき位相変調させたキャリア信号をディジタル的に生成しアナログ信号に変換して出力するダイレクトディジタルシンセサイザと、
前記変調波生成部の振幅成分をディジタルアナログ変換した振幅成分を生成する第１のディジタルアナログ変換器と、
前記ダイレクトディジタルシンセサイザの位相変調されたキャリア信号と前記第１のディジタルアナログ変換器の振幅成分を乗算して出力する乗算手段と、
前記ダイレクトディジタルシンセサイザ内部の位相変調させたキャリア信号をディジタルアナログ変換する第２のディジタルアナログ変換器の前段に設けられ、変調サンプリング周波数に起因するエイリアスの抑圧を行う、キャリア信号周波数を中心として帯域可変なディジタルバンドパスフィルタと、
前記第１のディジタルアナログ変換器の前段または後段に設けられ振幅成分の変調サンプリング周波数に起因するエイリアスの抑圧を行う第１のローパスフィルタと、
を備えたことを特徴とするポーラ変調器。
第１のローパスフィルタが第１のディジタルアナログ変換器の前段に設けられたディジタルローパスフィルタからなり、ダイレクトディジタルシンセサイザ内部のディジタルバンドパスフィルタと前記ディジタルローパスフィルタが、変調波の中心周波数からの離調周波数成分に対し、前記ディジタルバンドパスフィルタの中心周波数領域の群遅延量に対する当該離調周波数領域の群遅延偏差と、前記ディジタルローパスフィルタの直流領域の通過遅延量に対する当該離調周波数領域の群遅延偏差が類似の特性を持つことを特徴とする請求項１に記載のポーラ変調器。
第１のローパスフィルタが第１のディジタルアナログ変換器の前段に設けられたディジタルローパスフィルタからなり、ディジタルバンドパスフィルタが、前記ディジタルローパスフィルタのフィルタ特性をプロトタイプとして中心周波数をキャリア信号成分までずらしたフィルタ特性を有することを特徴とする請求項１または２に記載のポーラ変調器。
ダイレクトディジタルシンセサイザと乗算手段の間に挿入された前記ダイレクトディジタルシンセサイザのサンプリング周波数に起因するエイリアスの抑圧を行う第２のローパスフィルタ、および振幅成分のサンプリング周波数と同じサンプリング周波数の第１のディジタルアナログ変換器と乗算手段の間に挿入された前記第１のディジタルアナログ変換器のサンプリング周波数に起因するエイリアスの抑圧を行う第３のローパスフィルタをさらに備え、
第１のディジタルアナログ変換器の前段に第１のローパスフィルタの代わりに、ダイレクトディジタルシンセサイザ内部のディジタルバンドパスフィルタの群遅延偏差と前記第３のローパスフィルタの群遅延偏差を一致させるための等価器を備えたことを特徴とする請求項１に記載のポーラ変調器。
キャリア信号の遅延に合わせて振幅成分を遅延させ乗算手段へ入力されるタイミングを合わせる遅延手段を備えたことを特徴とする請求項１から４のいずれか１項に記載のポーラ変調器。