JP6903977B2 - デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム - Google Patents
デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム Download PDFInfo
- Publication number
- JP6903977B2 JP6903977B2 JP2017055978A JP2017055978A JP6903977B2 JP 6903977 B2 JP6903977 B2 JP 6903977B2 JP 2017055978 A JP2017055978 A JP 2017055978A JP 2017055978 A JP2017055978 A JP 2017055978A JP 6903977 B2 JP6903977 B2 JP 6903977B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- modulator
- oscillation
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmitters (AREA)
Description
特許文献1には、関連する技術として、ΔΣ変調器を備える通信装置において、消費電力を低減する技術が記載されている。
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第1の実施形態による送信機1の構成と処理とについて説明する。
ベースバンド信号生成部101は、生成した直交信号I及びQをポーラ変換器102に出力する。
発振器1031は、ポーラ変換器102から位相信号θを受ける。発振器1031は、受けた位相信号θを制御信号とし、発振周波数fcで発振する。このように発振器1031が発振して生成した信号をRF位相信号rfθと呼ぶ。このRF位相信号rfθは、位相信号θが反映された信号であり、以下の式(3)によって示される信号である。
ΔΣ変調器104は、DSM振幅信号DSMrをミキサ105に出力する。
矩形RF位相信号rfθrと矩形2倍化RF位相信号rfθ2rは、同期しており、矩形RF位相信号rfθrがHighレベルとLowレベルとの間で遷移するタイミングは、矩形2倍化RF位相信号rfθ2rがHighレベルとLowレベルとの間で遷移するタイミングに一致する。
本発明の第1の実施形態によるデジタル変調器10において、ポーラ変換器102は、ベースバンド信号である直交信号I及びQから位相信号θと振幅信号rとを生成する。RF位相信号生成器103は、位相と発振周波数の基準となる発振信号を発生させる発振器1031を備える。RF位相信号生成器103は、位相信号θと、発振器1031が発生させる発振信号とに基づいて、発振器1031が発生させる発振信号との位相差が位相信号θが示す位相に等しい第1位相差θと第1発振周波数fcとを有する第1矩形波と、第1位相差θの2倍の第2位相差2θと第1発振周波数fcの2倍の第2発振周波数2fcとを有する第2矩形波とを生成する。ΔΣ変調器104は、第2矩形波をクロック信号として、振幅信号rをΔΣ変調する。ミキサ105(合成部)は、ΔΣ変調器104の出力信号と、第1矩形波との積を算出する。
本発明の第1の実施形態によるデジタル変調器10は、ΔΣ変調器104の出力信号のSN比を改善するために、単にΔΣ変調器104のクロックレートを高くするものではない。本発明の第1の実施形態によるΔΣ変調器104のSN比は、一般的なΔΣ変調器のSN比に比べてよくなるといえる。すなわち、デジタル変調器10は、ΔΣ変調器を備える通信装置において、SN比の改善を図ることができる。
本発明の第1の実施形態によるデジタル変調器10では、ΔΣ変調器104のクロックレート2fcを、一般的なΔΣ変調器で用いられるクロックレートの2倍としたうえで、ミキサ105の出力するミキサ出力信号MIXoutのデータレートが一般的なミキサで用いられるクロックレートと同様の2fcになるように構成している。そのため、本発明の第1の実施形態によるデジタル変調器10の後段の光モジュールを変更することなく、ΔΣ変調器の出力信号のSN比を改善することができる。
次に、本発明の第2の実施形態による送信機1について説明する。
本発明の第2の実施形態による送信機1は、デジタル変調器10と、光モジュール20と、を備える。
本発明の第2の実施形態によるデジタル変調器10は、ベースバンド信号生成部101と、ポーラ変換器102と、RF位相信号生成部103と、ΔΣ変調器104と、ミキサ105と、を備える。本発明の第2の実施形態によるRF位相信号生成部103は、発振器1031と、ダブラ1032と、比較器1033a、1033bと、可変遅延器1034と、を備える。可変遅延器1034は、発振器1031と比較器1033aとの間に設けられる。可変遅延器1034は、入力信号Delin(t)を所定の遅延量Delだけ時間遅延させた出力信号Delout(t)を生成する。
このようにすれば、本発明の第2の実施形態によるデジタル変調器10では、ΔΣ変調器104のクロックレート2fcを、一般的なΔΣ変調器で用いられるクロックレートの2倍としたうえで、ミキサ105の出力するミキサ出力信号MIXoutのデータレートが一般的なミキサで用いられるクロックレートと同様の2fcになるように構成されている。そのため、本発明の第2の実施形態によるデジタル変調器10の後段の光モジュールを変更することなく、ΔΣ変調器の出力信号のSN比を改善することができる。
また、このようにすれば、本発明の第2の実施形態によるデジタル変調器10は、さらに、ミキサ105が受ける矩形RF位相信号rfθrとDSM振幅信号DSMrの2つの信号を、完全に同期させることができる。
次に、本発明の第3の実施形態による送信機1について説明する。
本発明の第3の実施形態による送信機1は、デジタル変調器10と、光モジュール20と、を備える。
本発明の第3の実施形態によるデジタル変調器10は、本発明の第1の実施形態によるデジタル変調器10が備えるミキサ105がマルチプレクサ106とインバータ107とに置き替わった構成である。
マルチプレクサ106は、矩形RF位相信号rfθrがHighレベルの状態である場合、DSM振幅信号DSMrを光モジュールに出力する。また、マルチプレクサ106は、矩形RF位相信号rfθrがHighレベルの状態である場合、反転DSM振幅信号DSMrbarを光モジュールに出力する。
ここで、矩形RF位相信号rfθrについて、Highレベルを1、Lowレベルを−1とマッピングする。また、DSM振幅信号DSMrについて、Highレベルを1、Lowレベルを−1とマッピングする。すると、マルチプレクサ106の出力信号は、矩形RF位相信号rfθrとDSM振幅信号DSMrとの積に等しくなる。
本発明の第3の実施形態によるデジタル変調器10は、ベースバンド信号生成部101と、ポーラ変換器102と、RF位相信号生成部103と、ΔΣ変調器104と、マルチプレクサ106と、インバータ107と、を備える。マルチプレクサ106は、制御信号に応じて、2つの入力信号のうちのいずれか一方を光モジュールに出力する。その2つの入力信号のうちの1つは、ΔΣ変調器104が出力するDSM振幅信号DSMrである。2つの入力信号のうちのもう1つは、ΔΣ変調器104の出力するDSM振幅信号DSMrをインバータ107が反転させた反転DSM振幅信号DSMrbarである。また、マルチプレクサ106における制御信号としては、矩形RF位相信号rfθrが用いられる。
マルチプレクサ106は、矩形RF位相信号rfθrがHighレベルの状態である場合、DSM振幅信号DSMrを光モジュールに出力する。また、マルチプレクサ106は、矩形RF位相信号rfθrがHighレベルの状態である場合、反転DSM振幅信号DSMrbarを光モジュールに出力する。
このようにすれば、本発明の第3の実施形態によるデジタル変調器10では、ΔΣ変調器104のクロックレート2fcを、一般的なΔΣ変調器で用いられるクロックレートの2倍としたうえで、ミキサ105の出力するミキサ出力信号MIXoutのデータレートが一般的なミキサで用いられるクロックレートと同様の2fcになるように構成されている。そのため、本発明の第3の実施形態によるデジタル変調器10の後段の光モジュールを変更することなく、ΔΣ変調器の出力信号のSN比を改善することができる。
また、このようにすれば、本発明の第3の実施形態によるデジタル変調器10は、マルチプレクサ106及びインバータ107を用いて、ミキサ105と同様の動作を実現することができる。
次に、本発明の第4の実施形態による送信機1について説明する。
本発明の第4の実施形態による送信機1は、デジタル変調器10と、光モジュール20と、を備える。
ΔΣ変調器104は、DSM振幅信号DSMrをミキサ105に出力する。
本発明の第4の実施形態によるデジタル変調器10は、ベースバンド信号生成部101と、ポーラ変換器102と、RF位相信号生成部103と、ΔΣ変調器104と、ミキサ105と、を備える。RF位相信号生成部103は、発振器1031と、比較器1033aと、位相逓倍器1035と、分周器1036と、を備える。位相逓倍器1035は、受けた位相信号θを2倍に逓倍する。発振器1031は、2倍位相信号2θを制御信号とし、位相信号θの場合の2倍の発振周波数2fcで発振する。比較器1033aは、2倍RF位相信号rf2θと、基準値0とを比較する。比較器1033aは、2倍RF位相信号rf2θが基準値0を超える場合に1を分周器1036及びΔΣ変調器104に出力する。また、比較器1033aは、2倍RF位相信号rf2θが基準値0以下である場合に0を分周器1036及びΔΣ変調器104に出力する。ΔΣ変調器104は、2倍矩形RF位相信号rf2θrをクロック信号とし、振幅信号rをΔΣ変調する。分周器1036は、2倍矩形RF位相信号rf2θrの周波数及び位相のそれぞれを2分の1にする。ミキサ105は、ミキサ出力信号MIXoutを図示していない光モジュールに出力する。
このようにすれば、本発明の第4の実施形態によるデジタル変調器10では、ΔΣ変調器104のクロックレート2fcを、一般的なΔΣ変調器で用いられるクロックレートの2倍としたうえで、ミキサ105の出力するミキサ出力信号MIXoutのデータレートが一般的なミキサで用いられるクロックレートと同様の2fcになるように構成されている。そのため、本発明の第4の実施形態によるデジタル変調器10の後段の光モジュールを変更することなく、ΔΣ変調器の出力信号のSN比を改善することができる。
本発明の実施形態による最小構成のデジタル変調器10は、図6に示すように、ポーラ変換器102と、RF位相信号生成器103と、ΔΣ変調器104と、合成部108と、を備える。
ポーラ変換器102は、ベースバンド信号である直交信号I及びQから位相信号θと振幅信号rとを生成する。
RF位相信号生成器103は、位相と発振周波数の基準となる発振信号を発生させる発振器1031を有する。RF位相信号生成器103は、位相信号θと発振器1031が発生させる発振信号とに基づいて、その発振信号との位相差が位相信号θが示す位相に等しい第1位相差θと第1発振周波数fcとを有する第1矩形波と、第1位相差θの2倍の第2位相差2θと第1発振周波数fcの2倍の第2発振周波数2fcとを有する第2矩形波とを生成する。
ΔΣ変調器104は、第2矩形波をクロック信号として、振幅信号rをΔΣ変調する。
合成部108は、ΔΣ変調器104の出力信号と、第1矩形波との積を算出する。
このようにすれば、本発明の実施形態による最小構成のデジタル変調器10では、ΔΣ変調器104のクロックレート2fcを、一般的なΔΣ変調器で用いられるクロックレートの2倍としたうえで、ミキサ105の出力するミキサ出力信号MIXoutのデータレートが一般的なミキサで用いられるクロックレートと同様の2fcになるように構成されている。そのため、本発明の第4の実施形態によるデジタル変調器10の後段の光モジュールを変更することなく、ΔΣ変調器の出力信号のSN比を改善することができる。
本発明の実施形態による通信システム1は、図8に示すように、通信装置2を備える。
通信装置2は、本発明の第1〜第4の実施形態によるデジタル変調器10の何れかを備える装置である。
図9は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図9に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の通信システム1、通信装置2、デジタル変調器10、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
2・・・通信装置
10・・・デジタル変調器
101・・・ベースバンド信号生成部
102・・・ポーラ変換器
103・・・RF位相信号生成部
104・・・ΔΣ変調器
105・・・ミキサ
106・・・マルチプレクサ
107・・・インバータ
108・・・合成部
1031・・・発振器
1031a・・・cos・sin生成器
1031b・・・直交正弦波信号生成器
1031c・・・直交変調器
1032・・・ダブラ
1033a、1033b・・・比較器
1034・・・可変遅延器
1035・・・位相逓倍器
1036・・・分周器
Claims (8)
- ベースバンド信号である直交信号から位相信号と振幅信号とを生成するポーラ変換器と、
位相と発振周波数の基準となる発振信号を発生させる発振器を有するRF位相信号生成器であって、前記位相信号及び前記発振信号に基づいて、前記発振信号との位相差が前記位相信号の示す位相に等しい第1位相差と第1発振周波数とを有する第1矩形波と、前記第1位相差の2倍の第2位相差と前記第1発振周波数の2倍の第2発振周波数とを有する第2矩形波とを生成するRF位相信号生成器と、
前記第2矩形波をクロック信号として、前記振幅信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器の出力信号と、前記第1矩形波との積を算出する合成部と、
を備えるデジタル変調器。 - 前記第1矩形波に係る信号経路及び前記第2矩形波に係る信号経路のうちの遅延量の少ない前記信号経路に信号遅延を生じさせる遅延器、
を備え、
前記遅延器は、
前記合成部へ入力される前記ΔΣ変調器の出力信号のHighレベルとLowレベルとの間の遷移タイミングと前記第1矩形波のHighレベルとLowレベルとの間の遷移タイミングとを同期させる、
請求項1に記載のデジタル変調器。 - 前記合成部は、
前記第1矩形波がHighレベルであるかLowレベルであるかに基づいて、前記ΔΣ変調器の出力信号の正転信号と反転信号のいずれかを選択する、
請求項1または請求項2に記載のデジタル変調器。 - 前記RF位相信号生成器は、
前記位相信号をダブラによって2倍の周波数に変換した信号に基づいて前記第2矩形波を生成する、
請求項1から請求項3の何れか一項に記載のデジタル変調器。 - 前記RF位相信号生成器は、
前記位相信号を位相逓倍器によって2倍の周波数に変換した信号に基づいて前記第2矩形波を生成し、生成した前記第2矩形波を2分周することによって前記第1矩形波を生成する、
請求項1または請求項2に記載のデジタル変調器。 - 請求項1から請求項5のいずれかのデジタル変調器と、
前記デジタル変調器の出力信号に基づいて信号処理を行う光モジュールと、
を備える通信装置。 - 位相と発振周波数の基準となる発振信号を発生させる発振器を備えるデジタル変調器の制御方法であって、
ベースバンド信号である直交信号から位相信号と振幅信号とを生成することと、
前記位相信号及び前記発振信号に基づいて、前記発振信号との位相差が前記位相信号の示す位相に等しい第1位相差と第1発振周波数とを有する第1矩形波と、前記第1位相差の2倍の第2位相差と前記第1発振周波数の2倍の第2発振周波数とを有する第2矩形波とを生成することと、
前記第2矩形波をクロック信号として、前記振幅信号をΔΣ変調することと、
前記ΔΣ変調を行った後の信号と、前記第1矩形波との積を算出することと、
を含むデジタル変調器の制御方法。 - 位相と発振周波数の基準となる発振信号を発生させる発振器を備えるデジタル変調器のコンピュータに、
ベースバンド信号である直交信号から位相信号と振幅信号とを生成することと、
前記位相信号及び前記発振信号に基づいて、前記発振信号との位相差が前記位相信号の示す位相に等しい第1位相差と第1発振周波数とを有する第1矩形波と、前記第1位相差の2倍の第2位相差と前記第1発振周波数の2倍の第2発振周波数とを有する第2矩形波とを生成することと、
前記第2矩形波をクロック信号として、前記振幅信号をΔΣ変調することと、
前記ΔΣ変調を行った後の信号と、前記第1矩形波との積を算出することと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017055978A JP6903977B2 (ja) | 2017-03-22 | 2017-03-22 | デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017055978A JP6903977B2 (ja) | 2017-03-22 | 2017-03-22 | デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018160750A JP2018160750A (ja) | 2018-10-11 |
JP6903977B2 true JP6903977B2 (ja) | 2021-07-14 |
Family
ID=63796896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017055978A Active JP6903977B2 (ja) | 2017-03-22 | 2017-03-22 | デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6903977B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3846005B1 (en) | 2018-08-29 | 2024-10-16 | Alps Alpine Co., Ltd. | Input device, control method, and program |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120288035A1 (en) * | 2011-05-11 | 2012-11-15 | Udo Karthaus | Base-band to radio frequency up-converter |
WO2014103132A1 (ja) * | 2012-12-25 | 2014-07-03 | 日本電気株式会社 | 無線通信装置、無線通信システム、及び、無線通信装置の制御方法 |
JP6090441B2 (ja) * | 2013-05-31 | 2017-03-08 | 日本電気株式会社 | 送信回路 |
US9124250B2 (en) * | 2013-07-30 | 2015-09-01 | Qualcomm Incorporated | Clock doubler including duty cycle correction |
WO2016088317A1 (ja) * | 2014-12-05 | 2016-06-09 | 日本電気株式会社 | デルタシグマ変調器と変調方法および送信装置と送信方法 |
-
2017
- 2017-03-22 JP JP2017055978A patent/JP6903977B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018160750A (ja) | 2018-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105610432B (zh) | 低功率双极型360度时间数字转换器 | |
US7605661B2 (en) | Phase locked loop circuit including digital voltage-controlled oscillator, ring oscillator and selector | |
KR101416320B1 (ko) | 반도체 테스트 장치 | |
US20120278645A1 (en) | Clock synchronization across an interface with an intermittent clock signal | |
JP6903977B2 (ja) | デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム | |
US10249279B1 (en) | D/A converter, electronic musical instrument, information processing device and D/A conversion method | |
JP2016212192A (ja) | Dsdデコーダ、オーディオシステム | |
JP5901975B2 (ja) | 情報記録装置、及び情報記録方法 | |
CN116137535B (zh) | 并串转换电路及并串转换时钟信号的生成方法 | |
JP4344948B2 (ja) | Dds回路 | |
JP2012004699A (ja) | ポーラ変調器 | |
JP2009303212A (ja) | デジタル変調器、デジタル変調方法、デジタル送受信システム、及び試験装置 | |
KR102500860B1 (ko) | 비동기식 샘플링 장치 및 칩 | |
JP5208211B2 (ja) | 試験装置、及び試験方法 | |
JP6733237B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
JP6512640B1 (ja) | 非同期fifo回路 | |
JP2010045443A (ja) | 搬送波生成回路 | |
CN103873409A (zh) | 一种产生π/4-DQPSK调制信号的调制器、信号发生器及方法 | |
JP2891602B2 (ja) | ディジタル・シンセサイザ | |
JP7311287B2 (ja) | 伝送装置および伝送装置の制御方法 | |
KR100656445B1 (ko) | 반도체 메모리 장치의 어드레스 입력 회로 | |
JP2008294492A (ja) | 多相クロック生成回路 | |
JP2011188092A (ja) | クロック乗せ換え回路、及びクロック乗せ換え方法 | |
JP2009239700A (ja) | D/a変換装置 | |
JPH1093350A (ja) | ダイレクト・デジタル・シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6903977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |