JP6733237B2 - 周波数デルタシグマ変調信号出力装置 - Google Patents

Description

本発明は、周波数デルタシグマ変調信号出力装置に関するものである。

基準信号の周波数と被測定信号の周波数との比を示す周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調信号出力装置が知られている。

周波数デルタシグマ変調信号出力装置は、周波数デルタシグマ変調部（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）を有し、そのＦＤＳＭにより、基準信号を用いて被測定信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成し、出力する。

一般に、デルタシグマ変調器の出力にはアイドルトーンと呼ばれる周期的な量子化雑音が発生することが知られている（例えば、非特許文献１、２．６章参照）。アイドルトーンは周波数デルタシグマ変調信号出力装置においてもその測定精度の劣化に直結する雑音である。

また、特許文献１には、周波数デルタシグマ変調信号出力装置において、動作周波数の異なる２つのＦＤＳＭを切り替えて使用することにより、アイドルトーンを抑制する方法が開示されている。

特開２０１１−８９８９６号公報

Richartd Schreier,Gabor C. Temes.;ΔΣ型アナログ／デジタル変換器入門,34〜41頁,2007

しかしながら、特許文献１に記載の装置では、動作周波数の異なる複数のＦＤＳＭを有し、それらを切り替えて使用するため、回路構成および制御が複雑になるという問題がある。

本発明の目的は、簡易な回路構成で、アイドルトーンを抑制することができる周波数デルタシグマ変調信号出力装置を提供することにある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

本発明の周波数デルタシグマ変調信号出力装置は、
周波数が変調する基準信号を生成する基準信号生成部と、
前記基準信号に基づいて、被測定信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数変調部と、を備えることを特徴とする。

これにより、アイドルトーンを抑制することができ、また、回路構成を簡素化することができる。すなわち、周波数が変調する基準信号を用いることにより、アイドルトーンが大きくなる動作点でも、前記動作点に留まる時間が減少し、これによりアイドルトーンの影響を低減することができる。

本発明の周波数デルタシグマ変調信号出力装置では、前記基準信号生成部は、発振器を備え、前記発振器の発振周波数を変調し、前記基準信号を生成することが好ましい。
これにより、容易に基準信号の周波数を変調することができる。

本発明の周波数デルタシグマ変調信号出力装置では、前記発振器は、電圧制御発振器またはデジタル制御発振器であることが好ましい。

発振器として電圧制御発振器を用いることにより、電圧で容易に基準信号の周波数を変調することができる。また、発振器としてデジタル制御発振器を用いることにより、アナログ回路部品を必要とせずに基準信号の周波数を変調することができ、デジタル回路で実現される周波数変調部との相性がよい。

本発明の周波数デルタシグマ変調信号出力装置では、前記基準信号生成部は、所定の波形を用いて前記基準信号を生成することが好ましい。
これにより、容易に基準信号の周波数を変調することができる。

本発明の周波数デルタシグマ変調信号出力装置では、前記所定の波形は、方形波、ノコギリ波、三角波および正弦波のうちの少なくとも１つであることが好ましい。
これにより、容易かつ適切に基準信号の周波数を変調することができる。

本発明の周波数デルタシグマ変調信号出力装置では、複数の波形のうちから前記所定の波形を選択可能であることが好ましい。
これにより、種々の場合に対応することができる。

本発明の周波数デルタシグマ変調信号出力装置では、前記基準信号の周波数は、所定の周期で周期的に変調しており、
複数の周期のうちから前記所定の周期を選択可能であることが好ましい。
これにより、種々の場合に対応することができる。

本発明の周波数デルタシグマ変調信号出力装置では、並列に接続された複数の前記周波数変調部を備えることが好ましい。
これにより、アイドルトーンをさらに低減させることができる。

本発明の周波数デルタシグマ変調信号出力装置では、前記周波数変調部の後段にフィルターを備えることが好ましい。

これにより、周波数デルタシグマ変調信号に含まれるノイズ成分を除去することができる。

本発明の周波数デルタシグマ変調信号出力装置では、前記フィルターは、ローパスフィルターであり、
前記基準信号の周波数は、所定の周期で周期的に変調しており、
前記所定の周期の逆数は、前記フィルターのカットオフ周波数よりも高いことが好ましい。

これにより、基準信号の周波数の変動分がローパスフィルターで平滑化され、前記周波数の変動による悪影響を除去または低減することができる。

本発明の周波数デルタシグマ変調信号出力装置の第１実施形態を示すブロック図である。 図１に示す周波数デルタシグマ変調信号出力装置の基準信号生成部を示すブロック図である。 図１に示す周波数デルタシグマ変調信号出力装置のＦＤＳＭの構成例を示すブロック図である。 図１に示す周波数デルタシグマ変調信号出力装置のＦＤＳＭの構成例を示すブロック図である。 図１に示す周波数デルタシグマ変調信号出力装置の基準信号生成部の信号発生器の出力信号の１例を示す図である。 図１に示す周波数デルタシグマ変調信号出力装置の基準信号生成部の電圧制御発振器の出力信号の１例を示す図である。 本発明の周波数デルタシグマ変調信号出力装置の第２実施形態を示すブロック図である。

以下、本発明の周波数デルタシグマ変調信号出力装置を添付図面に示す好適な実施形態に基づいて詳細に説明する。

＜第１実施形態＞
図１は、本発明の周波数デルタシグマ変調信号出力装置の第１実施形態を示すブロック図である。図２は、図１に示す周波数デルタシグマ変調信号出力装置の基準信号生成部を示すブロック図である。図３および図４は、それぞれ、図１に示す周波数デルタシグマ変調信号出力装置のＦＤＳＭの構成例を示すブロック図である。図５は、図１に示す周波数デルタシグマ変調信号出力装置の基準信号生成部の信号発生器の出力信号の１例を示す図である。図６は、図１に示す周波数デルタシグマ変調信号出力装置の基準信号生成部の電圧制御発振器の出力信号の１例を示す図である。

図１に示す周波数デルタシグマ変調信号出力装置１は、基準信号の周波数と被測定信号の周波数との比を示す周波数デルタシグマ変調信号を生成し、出力する装置である。

図１に示すように、周波数デルタシグマ変調信号出力装置１は、周波数が既知である基準信号を生成する基準信号生成部３と、周波数デルタシグマ変調部（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）（周波数変調部）２と、ローパスフィルター（フィルター）２とを備えている。基準信号生成部３と、ＦＤＳＭ２と、ローパスフィルター４とは、出力側に向ってこの順序で接続されている。

また、基準信号生成部３は、周波数が所定の周期で周期的に変調（変化）する基準信号を生成する機能を有している。

図２に示すように、基準信号生成部３は、信号発生器５と、発振器の１例である電圧制御発振器（ＶＣＯ）６とを備え、所定の波形等を用いて電圧制御発振器６の発振周波数を周期的に変調し、基準信号を生成する。この基準信号は、ＦＤＳＭ２に入力される。発振器として電圧制御発振器６を用いることにより、電圧で容易に基準信号の周波数を変調することができる。

ローパスフィルター４は、ＦＤＳＭ２の後段に配置されている。このローパスフィルター４としては、特に限定されず、例えば、一般的なローパスフィルターや、ラグリードフィルター、ラグフィルター等が挙げられる。

このローパスフィルター４により、所定のカットオフ周波数（遮断周波数）以上の周波数成分が遮断または低減される。これにより、周波数デルタシグマ変調信号に含まれるノイズ成分を除去することができる。

信号発生器５は、電圧制御発振器６の制御電圧を生成し、その制御電圧を電圧制御発振器６に入力する回路である。信号発生器５では、所定の波形の信号を生成し、その信号（波形）を電圧制御発振器６に入力する。これにより、電圧制御発振器６の発振周波数が制御され、電圧制御発振器６では、周波数が周期Ｔで周期的に変調する基準信号が生成される（図６参照）。前記周期Ｔは、特に限定されず、諸条件に応じて適宜設定される。

また、前記信号発生器５が生成する信号の波形（所定の波形）としては、特に限定されず、諸条件に応じて適宜設定されるものであるが、例えば、方形波、ノコギリ波、三角波および正弦波等が挙げられ、これらのうちの１つまたは２つ以上を組み合わせて用いることができる。

正弦波を例に挙げて説明すると、まず、信号発生器５において、図５に示す正弦波の信号を生成し、その信号を電圧制御発振器６に入力する。図５のグラフの縦軸に示される電圧値は、周波数に対応している。電圧制御発振器６は、その正弦波に応じて発振周波数を変えて発振し、図６に示す基準信号を生成し、出力する。

なお、信号発生器５としては、例えば、ファンクションジェネレーター等を用いることができる。

また、周波数デルタシグマ変調信号出力装置１は、信号発生器５において、複数の波形のうちから使用する波形として、任意の波形を選択可能であり、また、複数の周期のうちから使用する周期として、任意の周期を選択可能なように構成されている。

前記選択は、使用者が手動で操作して行うようになっていてもよく、また、周波数デルタシグマ変調信号出力装置１が自動的に行うようになっていてもよく、また、両方が可能なようになっていてもよい。

なお、前記選択の具体例を挙げれば、例えば、測定対象が複数ある場合、各測定対象に応じて前記選択を行う。例えば、被測定信号の周波数を計測する場合、被測定信号の周波数に応じて、より適切な波形や周期を選択する。これにより、被測定信号の周波数をより精度良く計測することができる。
また、例えば、測定において温度特性がある場合、その温度に応じて前記選択を行う。

また、基準信号の周波数は、周期Ｔで周期的に変調するが（図６参照）、その周期Ｔの逆数（１／Ｔ）は、ローパスフィルター４のカットオフ周波数よりも高く設定される。これにより、基準信号の周波数の変動分がローパスフィルター４で平滑化され、前記周波数の変動による悪影響を除去または低減することができる。

ＦＤＳＭ２は、基準信号生成部３で生成された基準信号に基づいて（基準信号を用いて）、被測定信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する機能を有している。

ＦＤＳＭ２としては、例えば、出力信号をビットストリーム形式で出力するＦＤＳＭ（以下、「ビットストリーム構成のＦＤＳＭ（ビットストリーム型ＦＤＳＭ）」とも言う）、出力信号をデータストリーム形式で出力するＦＤＳＭ（以下、「データストリーム構成のＦＤＳＭ（データストリーム型ＦＤＳＭ）」とも言う）等を用いることができる。

ビットストリーム構成のＦＤＳＭを用いる場合は、他の信号処理回路を簡素化することができる。また、データストリーム構成のＦＤＳＭを用いる場合は、周波数変動が大きい場合にも対応することができる。

次に、データストリーム構成のＦＤＳＭ２と、ビットストリーム構成のＦＤＳＭ２とを説明するが、まずは、データストリーム構成のＦＤＳＭ２について説明する。

図３に示すように、データストリーム構成のＦＤＳＭ２は、被測定信号の立ち上がりエッジをカウントしてカウント値を示すカウントデータＤｃを出力するアップカウンター２１と、基準信号の立ち上がりエッジに同期してカウントデータＤｃをラッチして第１データＤ１を出力する第１ラッチ２２と、基準信号の立ち上がりエッジに同期して第１データＤ１をラッチして第２データＤ２を出力する第２ラッチ２３と、第１データＤ１から第２データＤ２を減算して出力データＯＵＴを生成する減算器２４とを備える。なお、第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路等で構成される。

この例のＦＤＳＭ２は、一次の周波数デルタシグマ変調器とも呼ばれ、被測定信号のカウント値を基準信号により２回ラッチしており、基準信号の立ち上がりエッジをトリガとして被測定信号のカウント値を順次保持する。この例では、立ち上がりエッジでラッチ動作を行う場合を想定しているが、立ち下りエッジもしくは立ち上がり立ち下りエッジの両方でラッチ動作を行ってもよい。また減算器２４は保持されている２つのカウント値の差分を演算することで基準信号が１周期推移する間に観測される被測定信号のカウント値の増分を時間経過と共に不感期間無く出力する。被測定信号の周波数をｆｘ、基準信号の周波数をｆｃとしたとき、周波数の比はｆｘ／ｆｃとなる。ＦＤＳＭ２は、周波数の比を示す周波数デルタシグマ変調信号をデジタル信号列として出力するものである。

このデジタル信号列は、データ列・データストリームと呼ばれる。また、後述する１ビットで表されるデジタル信号列は、ビット列・ビットストリームと呼ばれる。

次に、ビットストリーム構成のＦＤＳＭ２について説明する。
図４に示すように、ビットストリーム構成のＦＤＳＭ２は、基準信号の立ち上がりエッジに同期して被測定信号をラッチして第１データｄ１を出力する第１ラッチ２２と、基準信号の立ち上がりエッジに同期して第１データｄ１をラッチして第２データｄ２を出力する第２ラッチ２３と、第１データｄ１と第２データｄ２の排他的論理和を演算して出力データＯＵＴを生成する排他的論理和回路２５とを備える。なお、第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路等で構成される。

このＦＤＳＭ２が前記データストリーム構成のＦＤＳＭ２と相違するのは、前記データストリーム構成のＦＤＳＭ２では、第１ラッチ２２によってカウントデータＤｃを保持し、基準信号が１周期推移する間に観測される被測定信号の立ち上がりエッジをカウントして得たカウントデータＤｃの増分を出力データＯＵＴとして出力するのに対し、このＦＤＳＭ２では、第１ラッチ２２によって被測定信号のＨｉｇｈもしくはＬｏｗの状態を保持し、基準信号が１周期推移する間の反転回数の偶奇を出力データＯＵＴとして出力する点である（反転回数が偶数であれば０、奇数であれば１を出力する）。

ところで、被測定信号の１周期はＨｉｇｈとＬｏｗの反転遷移２回で構成されることから、基準信号に対する被測定信号の変動が、出力データＯＵＴに及ぼす変化の度合いは、前記データストリーム構成のＦＤＳＭ２においてカウント値を保持する場合に比べ２倍となる。従って、ビットストリーム構成のＦＤＳＭ２におけるアイドルトーンの振る舞いは、前記データストリーム構成のＦＤＳＭ２において、２倍の周波数の被測定信号がＦＤＳＭ２に入力された場合の振る舞いと一致する。ビットストリーム構成のＦＤＳＭ２の動作については、上記の性質を考慮し、必要に応じて被測定信号の周波数ｆｘを周波数２ｆｘに置き換えて考えればよい。

次に、周波数デルタシグマ変調信号出力装置１の動作について説明する。
図１に示すように、周波数デルタシグマ変調信号出力装置１のＦＤＳＭ１１には、基準信号生成部３で生成された基準信号と、被測定信号とが入力され、ＦＤＳＭ１１では、前述した所定の処理が行われ、周波数デルタシグマ変調信号が生成される。

この周波数デルタシグマ変調信号は、ローパスフィルターで所定の処理が行われ、出力される。

次に、周波数デルタシグマ変調信号出力装置１において、基準信号の周波数が周期的に変調する効果について説明する。

まず、従来の装置では、ＦＤＳＭにおいて、アイドルトーンが発生する。この場合、動作点（基準信号の周波数と被測定信号の周波数との比）が単純な有理数に近い場合に、大きなアイドルトーンが発生する。例えば、動作点が０．２以上、０．２５以下の範囲において考察すると、動作点が「０．２」、「０．２５」で大きなアイドルトーンが発生し、それ以外でのアイドルトーンは、前記よりも小さい。

そこで、周波数デルタシグマ変調信号出力装置１では、周波数が周期Ｔで周期的に変調する基準信号を用いる。

これにより、動作点は、周期Ｔで周期的に変化する。このため、アイドルトーンが大きくなる動作点に留まる時間が減少し、アイドルトーンの影響を低減することができる。

以上説明したように、周波数デルタシグマ変調信号出力装置１によれば、アイドルトーンを抑制することができる。

また、動作周波数の異なる複数のＦＤＳＭを用いる場合に比べて、回路構成および制御を簡素化することができる。

なお、本実施形態では、発振器として電圧制御発振器を用いたが、本発明では、これに限らず、例えば、デジタル信号で発振周波数を制御するデジタル制御発振器（ＤＣＯ）を用いてもよい。この場合は、例えば、前記方形波、ノコギリ波、三角波および正弦波等の波形に相当する情報として、例えば、所定のテーブルや関数等が記憶された記憶部を設け、必要に応じて、前記記憶部から所定の情報を読み出して使用するように構成すればよい。

発振器としてデジタル制御発振器を用いる場合は、アナログ回路部品を必要とせずに基準信号の周波数を変調することができ、デジタル回路で実現されるＦＤＳＭ２との相性がよい。

＜第２実施形態＞
図７は、本発明の周波数デルタシグマ変調信号出力装置の第２実施形態を示すブロック図である。

以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図７に示すように、第２実施形態の周波数デルタシグマ変調信号出力装置１は、基準信号生成部３と、並列に接続された（並列化された）複数のＦＤＳＭ２と、複数のローパスフィルター４と、加算器（加算部）７とを備えている。ＦＤＳＭ２とローパスフィルター４とは直列に接続され、そのＦＤＳＭ２とローパスフィルター４とを備える複数の直列回路が直列に接続されている。また、加算器７は、各ローパスフィルター４の後段に配置されている。なお、ＦＤＳＭ２の数は、特に限定されず、諸条件に応じて適宜設定される。

また、各ＦＤＳＭ２には、それぞれ、基準信号生成部３から同一（同一の位相）の基準信号が入力され、また、同一（同一の位相）の被測定信号が入力される。

このように、並列に接続された複数のＦＤＳＭ２を設けることにより、アイドルトーンをさらに低減することができる。

また、複数のＦＤＳＭ２に入力される基準信号と被測定信号のうちの少なくとも一方について、複数のＦＤＳＭ２間で位相をずらす位相調整部を設けてもよい。この場合、基準信号と被測定信号のうち、基準信号のみの位相をずらす形態と、被測定信号のみの位相をずらす形態と、基準信号および被測定信号の位相をずらす形態とが挙げられる。この構成により、アイドルトーンをさらに低減することができる。

以上のような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。

以上、本発明の周波数デルタシグマ変調信号出力装置を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。

また、前記実施形態では、基準信号の周波数は、所定の周期で周期的に変調しているが、本発明では、これに限定されず、基準信号の周波数は、例えば、不規則に変調していてもよい。

また、前記実施形態では、信号発生器５において、複数の波形のうちから使用する波形として任意の波形を選択可能であり、また、複数の周期のうちから使用する周期として任意の周期を選択可能に構成されているが、本発明では、これに限定されず、波形と周期のうち、例えば、波形のみが選択可能であってもよく、また、周期のみが選択可能であってもよい。また、波形および周期の両方とも選択できなくてもよい、すなわち、一定の波形および一定の周期にそれぞれ固定されていてもよい。
また、本発明では、ローパスフィルターが省略されていてもよい。

１…周波数デルタシグマ変調信号出力装置、２…ＦＤＳＭ、２１…アップカウンター、２２…第１ラッチ、２３…第２ラッチ、２４…減算器、２５…排他的論理和回路、３…基準信号生成部、４…ローパスフィルター、５…信号発生器、６…電圧制御発振器、７…加算器、ｄ１、Ｄ１…第１データ、ｄ２、Ｄ２…第２データ、Ｄｃ…カウントデータ、ＯＵＴ…出力データ

Claims (9)

1. 周波数が変調する基準信号を生成する基準信号生成部と、
   前記基準信号に基づいて、被測定信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数変調部と、
   前記周波数変調部の後段に配置されているフィルターと、
   を備えていることを特徴とする周波数デルタシグマ変調信号出力装置。
2. 請求項１において、
   前記基準信号生成部は、発振器を備え、前記発振器の発振周波数を変調し、前記基準信
   号を生成する周波数デルタシグマ変調信号出力装置。
3. 請求項２において、
   前記発振器は、電圧制御発振器またはデジタル制御発振器である周波数デルタシグマ変調信号出力装置。
4. 請求項１ないし３のいずれか一項において、
   前記基準信号生成部は、所定の波形を用いて前記基準信号を生成する周波数デルタシグマ変調信号出力装置。
5. 請求項４において、
   前記所定の波形は、方形波、ノコギリ波、三角波および正弦波のうちの少なくとも１つである周波数デルタシグマ変調信号出力装置。
6. 請求項４または５において、
   複数の波形のうちから前記所定の波形を選択可能である周波数デルタシグマ変調信号出力装置。
7. 請求項１ないし６のいずれか一項において、
   前記基準信号の周波数は、所定の周期で周期的に変調しており、
   複数の周期のうちから前記所定の周期を選択可能である周波数デルタシグマ変調信号出力装置。
8. 請求項１ないし７のいずれか一項において、
   並列に接続された複数の前記周波数変調部を備えている周波数デルタシグマ変調信号出力装置。
9. 請求項１ないし８のいずれか一項において、
   前記フィルターは、ローパスフィルターであり、
   前記基準信号の周波数は、所定の周期で周期的に変調しており、
   前記所定の周期の逆数は、前記フィルターのカットオフ周波数よりも高い周波数デルタシグマ変調信号出力装置。

Images