JP7031702B2 - 周波数シンセサイザー - Google Patents

Description

本発明は、周波数シンセサイザーに関するものである。

信号の位相をロックするＰＬＬ(Phase Locked Loop)や、信号の周波数をロックするＦＬＬ(Frequency Locked Loop)を有する周波数シンセサイザーが知られている。

特許文献１には、アイドルトーンと呼ばれる周期的な量子化雑音を抑制するためのＦＬＬの構成が開示されている。特許文献１では、電圧制御発振器から出力されたクロック信号を周波数デルタシグマ変調部（ＦＤＳＭ：Frequency Delta Sigma Modulator）に入力することでデルタシグマ変調信号を得る。このデルタシグマ変調信号は、比較部に入力される。そして、クロック信号の周波数がロックした際のデルタシグマ変調信号に含まれるアイドルトーンと逆位相のアイドルトーンを発生させ、それを前記比較部に入力し、その比較部でデルタシグマ変調信号に含まれるアイドルトーンを打ち消す。

また、特許文献２には、フリーランカウンターおよびアキュムレーターを使用し、前記クロック信号の周波数のロックと共に位相のロックを可能としたＰＬＬの構成が開示されている。

前記特許文献１および２に記載の装置では、クロック信号の周波数や位相のロックに要する時間を低減することができる。

米国特許第６６９０２１５号 米国特許第７５９２８７４号

しかしながら、特許文献１に記載の装置では、クロック信号の周波数のロック時の出力であるそのクロック信号を仮定して前記逆位相のアイドルトーンを発生させるが、その逆位相のアイドルトーンの振幅および周波数成分にゆらぎは含まれない。このため、クロック信号がゆらいだ場合のデルタシグマ変調信号に含まれるアイドルトーンの振幅および周波数成分のゆらぎには対応できず、前記デルタシグマ変調信号に含まれるアイドルトーンを打ち消すことができない。すなわち、２つの独立したアイドルトーンが出力に現れ、結果的に、アイドルトーンが増大するという問題がある。

また、特許文献２に記載の装置では、クロック信号の位相のロックが可能になった点を除いて、前記特許文献１に記載の装置と同様の問題がある。

本発明の目的は、簡易な構成で、発振部から出力される信号の周波数または位相のロックに要する時間を低減することができ、前記ロック時の発振部から出力される信号にゆらぎがある場合でもアイドルトーンを抑制することができ、また、発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる周波数シンセサイザーを提供することにある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

本発明の周波数シンセサイザーは、第１の信号を生成する発振部と、
前記第１の信号と第２の信号とを用い、前記第１の信号と前記第２の信号との周波数比を計測する周波数比計測部と、
前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、
前記比較部の前に配置されたフィルターと、を備え、
前記比較部の比較結果に基づいて、前記発振部の前記第１の信号の周波数を調整することを特徴とする。

これにより、簡易な構成で、発振部から出力される第１の信号の周波数をロックすることができ、また、そのロックに要する時間を低減することができる。

また、逆位相のアイドルトーン（アイドルトーンに起因する量子化雑音）を発生させない構成なので、前記ロック時の第１の信号にゆらぎがある場合でも、従来例のように定常特性を悪化させることは無い。すなわち、前記ロック時の第１の信号にゆらぎがある場合でもアイドルトーンが増大することはない。

また、フィルターにより、発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、比較部により周波数比計測部で計測された周波数比と周波数比の目標値との差が得られるが、フィルターは、比較部の前に配置されているので、フィルターにより周波数比計測部の出力信号からノイズ成分が除去され、ＳＮ比（信号雑音比）が改善された信号が比較部に入力される。この比較部への入力信号のビット幅は、フィルターでの処理により、周波数比計測部の出力信号のビット幅よりも大きくなるので、比較部で比較する際の目標値を表現するビット幅を増大させることができる。このため、比較部に対して周波数比計測部の出力信号を所定倍にするゲイン部を設ける等の工夫をすることなく、調整分解能を高めることができる。

本発明の周波数シンセサイザーは、第１の信号を生成する発振部と、
前記第１の信号と第２の信号とを用い、前記第１の信号と前記第２の信号との周波数比を計測する周波数比計測部と、
前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、
前記比較部の後に配置されたフィルターと、を備え、
前記比較部の比較結果に基づいて、前記発振部の前記第１の信号の周波数を調整することを特徴とする。

これにより、簡易な構成で、発振部から出力される第１の信号の周波数をロックすることができ、また、そのロックに要する時間を低減することができる。

また、逆位相のアイドルトーン（アイドルトーンに起因する量子化雑音）を発生させない構成なので、前記ロック時の第１の信号にゆらぎがある場合でも、従来例のように定常特性を悪化させることは無い。すなわち、前記ロック時の第１の信号にゆらぎがある場合でもアイドルトーンが増大することはない。

また、フィルターにより、発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。そして、フィルターは、比較部の後に配置されているので、比較部で生じる量子化ノイズ成分等を含む発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、比較部により周波数比計測部で計測された周波数比と周波数比の目標値との差が得られるが、量子化誤差が大きいので、演算時の表現ビット数を抑えることができる。

本発明の周波数シンセサイザーでは、前記比較部と前記発振部との間に積分部を有し、
前記比較部の比較結果に基づいて、前記発振部の前記第１の信号の位相を調整することが好ましい。

これにより、簡易な構成で、発振部から出力される第１の信号の位相をロックすることができ、また、そのロックに要する時間を低減することができる。

本発明の周波数シンセサイザーは、第１の信号を生成する発振部と、
前記第１の信号と第２の信号とを用い、前記第１の信号と前記第２の信号との周波数比を計測する周波数比計測部と、
前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、
前記比較部の前に配置されたフィルターと、
前記比較部の比較結果に基づいて、前記発振部の制御量を求める制御量計算部と、を備え、
前記制御量計算部は、前記比較部の比較結果を所定倍して出力する第１回路部と、
前記比較部の比較結果に対し、それぞれ異なる所定の回数積分を行う複数の第２回路部から構成される第２回路部群と、
前記比較部の比較結果に対し、それぞれ異なる所定の回数微分を行う複数の第３回路部から構成される第３回路部群と、のうちから選択される少なくとも２つの異なる回路部を備え、
前記制御量計算部が求めた前記制御量に基づいて、前記発振部の前記第１の信号の周波数と位相との少なくとも一方を調整することを特徴とする。

これにより、簡易な構成で、発振部から出力される第１の信号の周波数と位相との少なくとも一方をロックすることができ、また、そのロックに要する時間を低減することができる。

また、複数種の前記回路部を有しているので、ゲインの調整幅が広がり、安定性、過渡特性、定常特性等を改善することができる。

また、逆位相のアイドルトーン（アイドルトーンに起因する量子化雑音）を発生させない構成なので、前記ロック時の第１の信号にゆらぎがある場合でも、従来例のように定常特性を悪化させることは無い。すなわち、前記ロック時の第１の信号にゆらぎがある場合でもアイドルトーンが増大することはない。

また、フィルターにより、発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、比較部により周波数比計測部で計測された周波数比と周波数比の目標値との差が得られるが、フィルターは、比較部の前に配置されているので、フィルターにより周波数比計測部の出力信号からノイズ成分が除去され、ＳＮ比（信号雑音比）が改善された信号が比較部に入力される。この比較部への入力信号のビット幅は、フィルターでの処理により、周波数比計測部の出力信号のビット幅よりも大きくなるので、比較部で比較する際の目標値を表現するビット幅を増大させることができる。このため、比較部に対して周波数比計測部の出力信号を所定倍にするゲイン部を設ける等の工夫をすることなく、調整分解能を高めることができる。

本発明の周波数シンセサイザーは、第１の信号を生成する発振部と、
前記第１の信号と第２の信号とを用い、前記第１の信号と前記第２の信号との周波数比を計測する周波数比計測部と、
前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、
前記比較部の後に配置されたフィルターと、
前記比較部の比較結果に基づいて、前記発振部の制御量を求める制御量計算部と、を備え、
前記制御量計算部は、前記比較部の比較結果を所定倍して出力する第１回路部と、
前記比較部の比較結果に対し、それぞれ異なる所定の回数積分を行う複数の第２回路部から構成される第２回路部群と、
前記比較部の比較結果に対し、それぞれ異なる所定の回数微分を行う複数の第３回路部から構成される第３回路部群と、のうちから選択される少なくとも２つの異なる回路部を備え、
前記制御量計算部が求めた前記制御量に基づいて、前記発振部の前記第１の信号の周波数と位相との少なくとも一方を調整することを特徴とする。

これにより、簡易な構成で、発振部から出力される第１の信号の周波数と位相との少なくとも一方をロックすることができ、また、そのロックに要する時間を低減することができる。

また、複数種の前記回路部を有しているので、ゲインの調整幅が広がり、安定性、過渡特性、定常特性等を改善することができる。

また、逆位相のアイドルトーン（アイドルトーンに起因する量子化雑音）を発生させない構成なので、前記ロック時の第１の信号にゆらぎがある場合でも、従来例のように定常特性を悪化させることは無い。すなわち、前記ロック時の第１の信号にゆらぎがある場合でもアイドルトーンが増大することはない。

また、フィルターにより、発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。そして、フィルターは、比較部の後に配置されているので、比較部で生じる量子化ノイズ成分等を含む発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、比較部により周波数比計測部で計測された周波数比と周波数比の目標値との差が得られるが、量子化誤差が大きいので、演算時の表現ビット数を抑えることができる。

本発明の周波数シンセサイザーでは、前記フィルターは、前記制御量計算部の後に配置されていることが好ましい。

これにより、フィルターで処理が行われるまでは量子化誤差の大きい状態で演算が行われるが、演算時の表現ビット数を抑えることができるので、制御量計算部の後にフィルターを配置することにより、制御量計算部までの演算回路の規模を小さくすることができる。

また、フィルターは、制御量計算部の後に配置されているので、比較部で生じる量子化ノイズ成分等の発振部の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

本発明の周波数シンセサイザーでは、前記比較部において、符号付２進数表現で信号処理を行うことが好ましい。

これにより、負の値を扱うことができ、これによって、回路の素子の数や大きさを小さくすることができる。

本発明の周波数シンセサイザーでは、前記周波数比計測部は、前記第１の信号と前記第２の信号との一方を用いて他方を周波数デルタシグマ変調する周波数デルタシグマ変調部を有することが好ましい。
これにより、簡易な構成で、高精度の周波数比計測を行うことができる。

本発明の周波数シンセサイザーでは、前記周波数デルタシグマ変調部は、出力信号をビットストリーム形式で出力することが好ましい。
これにより、信号処理回路を簡素化することができる。

本発明の周波数シンセサイザーでは、前記周波数デルタシグマ変調部は、出力信号をデータストリーム形式で出力することが好ましい。

これにより、比較部のダイナミックレンジを広げることができるため、周波数変動が大きい場合にも対応することができる。

本発明の周波数シンセサイザーでは、前記周波数比計測部は、並列に接続された複数の前記周波数デルタシグマ変調部を有することが好ましい。

これにより、アイドルトーンをさらに低減することができる。周波数デルタシグマ変調部の数がｎ個（ｎは、２以上の任意の自然数）の場合、例えば、アイドルトーンを１／ｎ１／２程度に低減することが可能である。

本発明の周波数シンセサイザーでは、前記周波数比計測部は、前記複数の周波数デルタシグマ変調部に入力される前記第１の信号および前記第２の信号の少なくとも一方について、前記複数の周波数デルタシグマ変調部間で位相をずらす位相調整部を有することが好ましい。

これにより、アイドルトーンをさらに低減することができる。周波数デルタシグマ変調部の数がｎ個（ｎは、２以上の任意の自然数）の場合、例えば、アイドルトーンを１／ｎ程度に低減することが可能である。

本発明の周波数シンセサイザーでは、前記発振部は、デジタル信号をアナログ信号に変換するデジタルアナログ変換器と、電圧制御発振器と、を有することが好ましい。

これにより、電圧制御発振器の発振周波数の調整をデジタル化することができ、デジタルアナログ変換器の前段までのデジタル信号処理との整合性が良い。

本発明の周波数シンセサイザーでは、前記発振部は、デジタル制御発振器を有することが好ましい。
これにより、温度変化等の環境変化に対しても安定した出力を得ることができる。

本発明の周波数シンセサイザーの第１実施形態を示すブロック図である。 図１に示す周波数シンセサイザーのＦＤＳＭの構成例を示すブロック図である。 図１に示す周波数シンセサイザーのＦＤＳＭの構成例を示すブロック図である。 本発明の周波数シンセサイザーの第２実施形態を示すブロック図である。 本発明の周波数シンセサイザーの第３実施形態を示すブロック図である。 図５に示す周波数シンセサイザーの比較器を示すブロック図である。 本発明の周波数シンセサイザーの第４実施形態を示すブロック図である。 本発明の周波数シンセサイザーの第５実施形態を示すブロック図である。 図８に示す周波数シンセサイザーの周波数比計測部を示すブロック図である。 出力基準信号Ｆｃｊ及び出力クロック信号Ｆｘｊの一例を示すタイミングチャートである。 出力データＯＵＴｊの一例を示すタイミングチャートである。 出力クロック信号Ｆｘｊの周期の進みを示す説明図である。 ＦＤＳＭを単純に並列化した装置のブロック図である。 図１３に示す装置のタイミングチャートである。 位相調整部の一例を示すブロック図である。 位相調整部の一例を示すブロック図である。 位相調整部の一例を示すブロック図である。 位相調整部の一例を示すブロック図である。 クロック信号Ｆｘの周波数ｆｘが基準信号Ｆｃの周波数ｆｃより高い場合における周波数比計測部の構成例を示すブロック図である。 図１６に示す周波数比計測部のタイミングチャートである。 基準信号Ｆｃの周波数ｆｃがクロック信号Ｆｘの周波数ｆｘより高い場合における周波数比計測部の構成例を示すブロック図である。 出力基準信号Ｆｃｊ及び出力クロック信号Ｆｘｊの一例を示すタイミングチャートである。 ＦＤＳＭ（ｊ）の出力データＯＵＴｊの一例を示すタイミングチャートである。 図１８に示す周波数比計測部のタイミングチャートである。 図１８に示す周波数比計測部から位相調整部を削除した図１３に示す装置のタイミングチャートである。 本発明の周波数シンセサイザーの第６実施形態における周波数比計測部を示すブロック図である。 出力基準信号Ｆｃｊ及び出力クロック信号Ｆｘｊの一例を示すタイミングチャートである。 ＦＤＳＭ（ｊ）の出力データＯＵＴｊの一例を示すタイミングチャートである。 図２３に示す周波数比計測部においてｎ＝４とした場合のタイミングチャートである。 図２３に示す周波数比計測部から位相調整部を削除した装置のタイミングチャートである。 出力基準信号Ｆｃｊ及び出力クロック信号Ｆｘｊの一例を示すタイミングチャートである。 ＦＤＳＭ（ｊ）の出力データＯＵＴｊの一例を示すタイミングチャートである。 図２３に示す周波数比計測部においてｎ＝４とした場合のタイミングチャートである。 図２３に示す周波数比計測部から位相調整部を削除した装置のタイミングチャートである。 本発明の周波数シンセサイザーの第７実施形態を示すブロック図である。 図３２に示す周波数シンセサイザーの制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第８実施形態における制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第９実施形態における制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第１０実施形態における制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第１１実施形態における制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第１２実施形態における制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第１３実施形態における制御量計算部を示すブロック図である。 本発明の周波数シンセサイザーの第１４実施形態を示すブロック図である。 本発明の周波数シンセサイザーの第１５実施形態を示すブロック図である。

以下、本発明の周波数シンセサイザーを添付図面に示す実施形態に基づいて詳細に説明する。

＜第１実施形態＞
図１は、本発明の周波数シンセサイザーの第１実施形態を示すブロック図である。図２は、図１に示す周波数シンセサイザーのＦＤＳＭの構成例を示すブロック図である。図３は、図１に示す周波数シンセサイザーのＦＤＳＭの構成例を示すブロック図である。
図１に示すように、周波数シンセサイザー１は、周波数比計測部（周波数変調部）の一例である周波数デルタシグマ変調部（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）１１と、ループフィルター（フィルター）１２と、比較器（比較部）１３と、ゲインがｋ０に設定されたゲイン部１６と、積分部７１と、ＤＡ変換器（デジタルアナログ変換器）１４と、電圧制御発振器（ＶＣＯ）１５とを有している。ＦＤＳＭ１１と、ループフィルター１２と、比較器１３と、ゲイン部１６と、積分部７１と、ＤＡ変換器１４と、電圧制御発振器１５とは、出力側に向ってこの順序で接続されている。ゲイン部１６のゲインｋ０の値は、特に限定されず、諸条件に応じて適宜設定される。

また、ＤＡ変換器１４と電圧制御発振器１５とで、クロック信号（第１の信号）を生成する発振部が構成される。このような構成により、この周波数シンセサイザー１では、電圧制御発振器１５の発振周波数の調整をデジタル化することができ、ＤＡ変換器１４の前段までのデジタル信号処理との整合性が良い。

また、ループフィルター１２は、比較器１３の前、すなわち、ＦＤＳＭ１１と比較器１３との間に配置されている。ループフィルター１２としては、特に限定されず、例えば、ローパスフィルターやラグ・リードフィルター等を用いることができる。
また、積分部７１は、本実施形態では、加算器７２と、ラッチ７３とで構成され、ゲイン部１６の後段に配置されており、現在のデータと、現在のデータよりも１つ前のラッチ７３にラッチされているデータとを加算器７２で加算するように構成されている。

また、ＦＤＳＭ１１は、電圧制御発振器１５から出力されたクロック信号（第１の信号）と基準信号（第２の信号）との一方を用いて他方を周波数デルタシグマ変調する回路であり、クロック信号と基準信号とを用い、クロック信号と基準信号との周波数比を計測する。本実施形態では、代表的に、基準信号を用いてクロック信号を周波数デルタシグマ変調する場合を例に挙げて説明する。そして、クロック信号を用いて基準信号を周波数デルタシグマ変調する場合については、後述する説明において、基準信号とクロック信号とを入れ替えればよいので、その説明は省略する。

ＦＤＳＭ１１としては、例えば、出力信号をビットストリーム形式で出力するＦＤＳＭ（以下、「ビットストリーム構成のＦＤＳＭ（ビットストリーム型ＦＤＳＭ）」とも言う）、出力信号をデータストリーム形式で出力するＦＤＳＭ（以下、「データストリーム構成のＦＤＳＭ（データストリーム型ＦＤＳＭ）」とも言う）等を用いることができる。

ビットストリーム構成のＦＤＳＭを用いる場合は、信号処理回路を簡素化することができる。また、データストリーム構成のＦＤＳＭを用いる場合は、比較器１３のダイナミックレンジを広げることができるため、周波数変動が大きい場合にも対応することができる。

次に、データストリーム構成のＦＤＳＭ１１と、ビットストリーム構成のＦＤＳＭ１１とを説明するが、まずは、データストリーム構成のＦＤＳＭ１１について説明する。

図２に示すように、データストリーム構成のＦＤＳＭ１１は、クロック信号の立ち上がりエッジをカウントしてカウント値を示すカウントデータＤｃを出力するアップカウンター２１と、基準信号の立ち上がりエッジに同期してカウントデータＤｃをラッチして第１データＤ１を出力する第１ラッチ２２と、基準信号の立ち上がりエッジに同期して第１データＤ１をラッチして第２データＤ２を出力する第２ラッチ２３と、第１データＤ１から第２データＤ２を減算して出力データＯＵＴを生成する減算器２４とを備える。なお、第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路等で構成される。

この例のＦＤＳＭ１１は、一次の周波数デルタシグマ変調器とも呼ばれ、クロック信号のカウント値を出力基準信号により２回ラッチしており、基準信号の立ち上がりエッジをトリガとしてクロック信号のカウント値を順次保持する。この例では、立ち上がりエッジでラッチ動作を行う場合を想定しているが、立ち下りエッジもしくは立ち上がり立下りエッジの両方でラッチ動作を行ってもよい。また減算器２４は保持されている２つのカウント値の差分を演算することで基準信号が１周期推移する間に観測されるクロック信号のカウント値の増分を時間経過と共に不感期間無く出力する。クロック信号の周波数をｆｘ、基準信号の周波数をｆｃとしたとき、周波数比はｆｘ／ｆｃとなる。ＦＤＳＭ１１は、周波数比をデジタル信号列として出力するものである。

このデジタル信号列は、データ列・データストリームと呼ばれる。また、後述する１ビットで表されるデジタル信号列は、ビット列・ビットストリームと呼ばれる。

次に、ビットストリーム構成のＦＤＳＭ１１について説明する。
図３に示すように、ビットストリーム構成のＦＤＳＭ１１は、基準信号の立ち上がりエッジに同期してクロック信号をラッチして第１データｄ１を出力する第１ラッチ２２と、基準信号の立ち上がりエッジに同期して第１データｄ１をラッチして第２データｄ２を出力する第２ラッチ２３と、第１データｄ１と第２データｄ２の排他的論理和を演算して出力データＯＵＴを生成する排他的論理和回路２５とを備える。なお、第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路等で構成される。

このＦＤＳＭ１１が前記データストリーム構成のＦＤＳＭ１１と相違するのは、前記データストリーム構成のＦＤＳＭ１１では、第１ラッチ２２によってカウントデータＤｃを保持し、基準信号が１周期推移する間に観測されるクロック信号の立ち上がりエッジをカウントして得たカウントデータＤｃの増分を出力データＯＵＴとして出力するのに対し、このＦＤＳＭ１１では、第１ラッチ２２によってクロック信号のＨｉｇｈもしくはＬｏｗの状態を保持し、基準信号が１周期推移する間の反転回数の偶奇を出力データＯＵＴとして出力する点である（反転回数が偶数であれば０、奇数であれば１を出力する）。

ところで、クロック信号の１周期はＨｉｇｈとＬｏｗの反転遷移２回で構成されることから、基準信号に対するクロック信号の変動が、出力データＯＵＴに及ぼす変化の度合いは、前記データストリーム構成のＦＤＳＭ１１においてカウント値を保持する場合に比べ２倍となる。従って、ビットストリーム構成のＦＤＳＭ１１におけるアイドルトーンの振る舞いは、前記データストリーム構成のＦＤＳＭ１１において、２倍の周波数のクロック信号がＦＤＳＭ１１に入力された場合の振る舞いと一致する。ビットストリーム構成のＦＤＳＭ１１の動作については、上記の性質を考慮し、必要に応じてクロック信号の周波数ｆｘを周波数２ｆｘに置き換えて考えればよい。

次に、周波数シンセサイザー１の動作について説明する。
図１に示すように、周波数シンセサイザー１のＦＤＳＭ１１には、基準信号（第２の信号）と、電圧制御発振器１５から出力されたクロック信号（第１の信号）とが入力され、ＦＤＳＭ１１では前述した所定の処理が行われる。

ＦＤＳＭ１１から出力された周波数を示す信号は、ループフィルター１２で所定の処理が行われ、比較器１３に入力される。例えば、ループフィルター１２として、ローパスフィルターを用いた場合は、ループフィルター１２で、所定の遮断周波数以上の周波数成分が遮断または低減される。また、比較器１３には、周波数比の目標値を示す信号が入力されており、比較器１３では、前記目標値と、前記ループフィルター１２から出力された信号（厳密には、ゲイン部１３２でｋ倍にされた信号）が示す周波数比とを比較する。

比較器１３の比較結果である目標値とＦＤＳＭ１１から出力された信号が示す周波数比との差（周波数比の偏差）を示す周波数比の差信号は、ゲイン部１６でｋ０倍にされ、積分部７１で積分され、ＤＡ変換器１４でデジタル信号からアナログ信号に変換され、電圧制御発振器１５の制御電圧信号（制御電圧）として、電圧制御発振器１５に入力される。これにより、電圧制御発振器１５の発振周波数、すなわち、電圧制御発振器１５から出力されるクロック信号の周波数が調整され、目標値に収束する（ロックされる）。

以上説明したように、周波数シンセサイザー１によれば、簡易な構成で、電圧制御発振器１５から出力されるクロック信号の周波数をロックすることができる。

また、ＦＤＳＭ１１を用いることにより、簡易な構成で、高精度の周波数比計測を行うことができ、また、前記ロックに要する時間を低減することができる。

また、逆位相のアイドルトーン（アイドルトーンに起因する量子化雑音）を発生させない構成なので、前記ロック時のクロック信号にゆらぎがある場合でも、定常特性を悪化させることは無い。すなわち、前記ロック時のクロック信号にゆらぎがある場合でもアイドルトーンを抑制することができる。

また、フラクショナル型のＰＬＬでは、フラクショナルスプリアスが発生するが、この周波数シンセサイザー１は、前記フラクショナルスプリアスが発生しない構成であり、これにより、高精度の周波数シンセサイザーを実現することができる。

また、処理される信号は、ＤＡ変換器１４の手前までは、デジタル信号であるので、ノイズに対して強く、これにより高い精度が得られる。

また、ループフィルター１２により、電圧制御発振器１５の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、比較器１３によりＦＤＳＭ１１で計測された周波数比と周波数比の目標値との差が得られるが、ループフィルター１２は、比較器１３の前に配置されているので、ループフィルター１２によりＦＤＳＭ１１の出力信号からノイズ成分が除去され、ＳＮ比（信号雑音比）が改善された信号が比較器１３に入力される。この比較器１３への入力信号のビット幅は、ループフィルター１２での処理により、ＦＤＳＭ１１の出力信号のビット幅よりも大きくなるので、比較器１３で比較する際の目標値を表現するビット幅を増大させることができる。このため、比較器１３に対してＦＤＳＭ１１の出力信号を所定倍にするゲイン部を設ける等の工夫をすることなく、調整分解能を高めることができる。

なお、ＤＡ変換器１４および電圧制御発振器１５を、デジタル信号で発振周波数を制御するデジタル制御発振器（ＤＣＯ）に変更してもよい。同様に、以下の各実施形態においても、ＤＡ変換器および電圧制御発振器の組み合わせと、デジタル制御発振器とのいずれを用いてもよい。

また、ＦＤＳＭ１１を、後述する第５実施形態で述べる周波数比計測部５または第６実施形態で述べる周波数比計測部５に変更してもよい。同様に、以下の各実施形態においても、ビットストリーム構成のＦＤＳＭと、データストリーム構成のＦＤＳＭと、第５実施形態で述べる周波数比計測部５と、第６実施形態で述べる周波数比計測部５とのいずれを用いてもよい。

また、ループフィルター１２の他に、さらに、別のループフィルターを他の位置、例えば、比較器１３とゲイン部１６との間、ゲイン部１６とＤＡ変換器１４との間等に設けてもよい。同様に、以下の各実施形態においても、ループフィルター１２の他に、さらに、別のループフィルターを他の位置に設けてもよい。

また、比較器１３において、符号付２進数表現で信号処理を行うように構成されていてもよい。以下の各実施形態においても同様である。

＜第２実施形態＞
図４は、本発明の周波数シンセサイザーの第２実施形態を示すブロック図である。

以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図４に示すように、第２実施形態の周波数シンセサイザー１は、ＦＤＳＭ１１と、ループフィルター１２と、比較器１３と、積分部３１と、ゲイン部１６と、積分部７１と、発振部の一例であり、デジタル信号で発振周波数を制御するデジタル制御発振器（ＤＣＯ）１７とを有している。ＦＤＳＭ１１と、ループフィルター１２と、比較器１３と、積分部３１と、ゲイン部１６と、積分部７１と、デジタル制御発振器１７とは、出力側に向ってこの順序で接続されている。

発振部としてデジタル制御発振器１７を用いることにより、温度変化等の環境変化に対しても安定した出力を得ることができる。

また、積分部３１は、入力される周波数を積分して位相に変換する機能を有している。この積分部３１は、本実施形態では、加算器３２と、ラッチ３３とで構成され、比較器１３と、ゲイン部１６（デジタル制御発振器１７）との間に配置されており、現在のデータと、現在のデータよりも１つ前のラッチ３３にラッチされているデータとを加算器３２で加算するように構成されている。

この積分部３１を設けることにより、周波数シンセサイザーは、ＰＬＬの機能を有することとなる。

これにより、比較器１３の比較結果である目標値とループフィルター１２から出力された信号が示す周波数比との差を示す周波数比の差信号が、積分部３１で位相の差を示す信号に変換され、ゲイン部１６でｋ０倍にされ、積分部７１で積分され、デジタル制御発振器１７のデジタル制御信号として、デジタル制御発振器１７に入力される。これにより、デジタル制御発振器１７の発振周波数、すなわち、デジタル制御発振器１７から出力されるクロック信号の位相および周波数が調整され、位相は所定値に収束し、周波数は目標値に収束する。

以上のような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。

また、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の位相をロックすることができる。

また、処理される信号は、すべてデジタル信号であるので、ノイズに対して強く、これにより高い精度が得られる。

＜第３実施形態＞
図５は、本発明の周波数シンセサイザーの第３実施形態を示すブロック図である。図６は、図５に示す周波数シンセサイザーの比較器を示すブロック図である。

以下、第３実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図５に示すように、第３実施形態の周波数シンセサイザー１は、ＦＤＳＭ１１と、比較器１３と、ループフィルター１２と、ゲイン部１６と、積分部７１と、ＤＡ変換器１４と、電圧制御発振器１５とを有している。ＦＤＳＭ１１と、比較器１３と、ループフィルター１２と、ゲイン部１６と、積分部７１と、ＤＡ変換器１４と、電圧制御発振器１５とは、出力側に向ってこの順序で接続されている。

このように、本実施形態では、ループフィルター１２は、比較器１３の後、すなわち、比較器１３と電圧制御発振器１５との間、より詳細には、比較器１３とゲイン部１６との間に配置されている。

また、図６に示すように、比較器１３は、ゲインがｋに設定されたゲイン部１３２と、減算器１３１とを有している。ゲイン部１３２のゲインｋの値は、特に限定されず、諸条件に応じて適宜設定される。

ＦＤＳＭ１１から出力された信号（ＦＤＳＭ出力）は、ゲイン部１３２でｋ倍にされ、減算器１３１に入力される。したがって、比較器１３では、周波数比の目標値と、ＦＤＳＭ１１から出力され、ゲイン部１３２でｋ倍にされた信号が示す周波数比とが比較される。また、比較器１３では、符号付２進数表現で信号処理を行うように構成されている。

以上のような第３実施形態によっても、ループフィルター１２の位置に起因する効果以外については、前述した第１実施形態と同様の効果を発揮することができる。

また、ループフィルター１２は、比較器１３の後に配置されているので、比較器１３で生じる量子化ノイズ成分等を含む電圧制御発振器１５の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、比較器１３によりＦＤＳＭ１１で計測された周波数比と周波数比の目標値との差が得られるが、量子化誤差が大きいので、演算時の表現ビット数を抑えることができる。

また、符号付２進数表現を採用することにより、負の値を扱うことができ、これにより、回路の素子の数や大きさを小さくすることができる。

＜第４実施形態＞
図７は、本発明の周波数シンセサイザーの第４実施形態を示すブロック図である。

以下、第４実施形態について、前述した第２実施形態および第３実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図７に示すように、第４実施形態の周波数シンセサイザー１は、ＦＤＳＭ１１と、比較器１３と、ループフィルター１２と、積分部３１と、ゲインがｋ０に設定されたゲイン部１６と、積分部７１と、デジタル制御発振器１７とを有している。ＦＤＳＭ１１と、比較器１３と、ループフィルター１２と、積分部３１と、ゲイン部１６と、積分部７１と、デジタル制御発振器１７とは、出力側に向ってこの順序で接続されている。

比較器１３は、前記第３実施形態の比較器１３と同様であり、その比較器１３では、符号付２進数表現で信号処理を行うように構成されている。

以上のような第４実施形態によっても、前述した第２実施形態および第３実施形態と同様の効果を発揮することができる。

＜第５実施形態＞
図８は、本発明の周波数シンセサイザーの第５実施形態を示すブロック図である。図９は、図８に示す周波数シンセサイザーの周波数比計測部を示すブロック図である。

以下、第５実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図８に示すように、第５実施形態の周波数シンセサイザー１は、周波数比計測部５と、ループフィルター１２と、比較器１３と、ゲイン部１６と、積分部７１と、ＤＡ変換器１４と、電圧制御発振器１５とを有している。周波数比計測部５と、ループフィルター１２と、比較器１３と、ゲイン部１６と、積分部７１と、ＤＡ変換器１４と、電圧制御発振器１５とは、出力側に向ってこの順序で接続されている。

図９に示すように、周波数比計測部５は、位相調整部１０と、並列に接続された（並列化された）複数のＦＤＳＭ（Frequency Delta Sigma Modulator）１１と、加算器３０とを有している。位相調整部１０と、各ＦＤＳＭ１１と、加算器３０とは、出力側に向ってこの順序で接続されている。ＦＤＳＭ１１は、データストリーム構成のＦＤＳＭであり、そのＦＤＳＭ１１としては、第１実施形態で述べたものと同様のものを用いることができる。

以下、周波数比計測部５について詳細に説明する。
＜１－１：全体構成＞
図９に第５実施形態における周波数比計測部５のブロック図を示す。この図に示すように、周波数比計測部５は、クロック信号Ｆｘと基準信号Ｆｃとの少なくとも一方の位相を調整して、ｎ（ｎは２以上の自然数）組の出力クロック信号Ｆｘ１～Ｆｘｎ及び出力基準信号Ｆｃ１～Ｆｃｎを出力する位相調整部１０と、並列に接続されたｎ個のＦＤＳＭ（１）～ＦＤＳＭ（ｎ）と、加算器３０とを備える。

ｊ（ｊは１以上ｎ以下の任意の自然数）番目のＦＤＳＭ（ｊ）は、出力基準信号Ｆｃｊを用いて出力クロック信号Ｆｘｊを周波数デルタシグマ変調して出力データＯＵＴｊを生成する。加算器３０は出力データＯＵＴ１～ＯＵＴｎを加算して、周波数デルタシグマ変調信号Ｙを生成する。

ＦＤＳＭ（ｊ）は、出力クロック信号Ｆｘｊの立ち上がりエッジをカウントしてカウント値を示すカウントデータＤｃを出力するアップカウンター２１と、出力基準信号Ｆｃｊの立ち上がりエッジに同期してカウントデータＤｃをラッチして第１データＤ１を出力する第１ラッチ２２と、第１データＤ１を出力基準信号Ｆｃｊの立ち上がりエッジに同期して第１データＤ１をラッチして第２データＤ２を出力する第２ラッチ２３と、第１データＤ１から第２データＤ２を減算して出力データＯＵＴｊを生成する減算器２４とを備える。第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路等で構成される。なお、ＦＤＳＭ（１）～ＦＤＳＭ（ｊ－１）とＦＤＳＭ（ｊ＋１）～ＦＤＳＭ（ｎ）とは、ＦＤＳＭ（ｊ）と同様に構成されている。

この例のＦＤＳＭ（ｊ）は、一次の周波数デルタシグマ変調器とも呼ばれ、出力クロック信号Ｆｘｊのカウント値を出力基準信号Ｆｃｊにより２回ラッチしており、出力基準信号Ｆｃｊの立ち上がりエッジをトリガとして出力クロック信号Ｆｘｊのカウント値を順次保持する。この例では、立ち上がりエッジでラッチ動作を行う場合を想定しているが、立ち下りエッジでラッチ動作を行ってもよい。また減算器２４は保持されている２つのカウント値の差分を演算することで出力基準信号Ｆｃｊが１周期推移する間に観測される出力クロック信号Ｆｘｊのカウント値の増分を時間経過と共に不感期間無く出力する。クロック信号Ｆｘの周波数をｆｘ、基準信号Ｆｃの周波数をｆｃとしたとき、周波数比はｆｘ／ｆｃとなる。ＦＤＳＭ（ｊ）は、周波数比をデジタル信号列として出力するものである。ＦＤＳＭ（ｊ）から出力される出力データＯＵＴｊは量子化誤差を含んでいる。

＜１－２：周波数デルタシグマ変調とアイドルトーンとの関係＞
次に周波数デルタシグマ変調とアイドルトーンとの関係について説明する。クロック信号Ｆｘとして１周期２１μＳの信号（４７．６１９０４７ｋＨｚ）を考える。また基準信号Ｆｃとして１周期６６μＳの信号（１５．１５ｋＨｚ）を考える。これは、クロック信号Ｆｘの周波数ｆｘが基準信号Ｆｃの周波数ｆｃより高い場合に該当する。ｆｘとｆｃの比は、次式で与えられる。
ｆｘ：ｆｃ＝１／２１ｅ－６：１／６６ｅ－６＝２２：７

この場合、クロック信号Ｆｘの２２周期と基準信号Ｆｃの７周期の時間が等しい。つまり、２１μＳ×２２＝６６μＳ×７＝４６２μＳごとに同じデータ列が繰り返される。

このときのＦＤＳＭ（ｊ）の動作について考えてみると出力基準信号Ｆｃｊが１周期進む間に出力クロック信号Ｆｘｊは２２／７周期＝３＋１／７周期だけ進むことになり、カウント値は３又は４だけ増加する。従って減算器２４からは３又は４が時間経過と共に出力される。これらの関係を出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊとの立ち上がりエッジが一致する場合を起点として表すと図１０になる。図１０は出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊの立ち上がりエッジが一致した瞬間から、４６２μＳ後に再び立ち上がりエッジが一致することも表している。一般に、出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊとの立ち上がりエッジが一致しない場合を起点とした場合でも、その位相のずれに対応したパルス列が４６２μＳ周期で繰り返されることに変わりは無いが、ここでは簡単のために出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊの立ち上がりエッジが一致する瞬間を起点とする場合を示している。

実際のＦＤＳＭ（ｊ）の出力データＯＵＴｊのデータ列には図１１の様に「３４３３３３３」の繰り返しパターンが４６２μＳ周期で出現することになる。尚、図９のＦＤＳＭ（ｊ）は動作開始時の第１ラッチ２２及び第２ラッチ２３の出力が不定のため、図１１は最初の４６２μＳの周期が一巡した次の二巡目の繰り返しパターンを示している。この４６２μＳ周期の繰り返しパターンは図１２に示す出力クロック信号Ｆｘｊの周期の進みを考えると理解しやすい。この例の場合、出力基準信号Ｆｃｊが最初の１周期進む間に出力クロック信号Ｆｘｊは３＋１／７周期だけ進むが、出力クロック信号Ｆｘｊの４周期目に注目すると出力クロック信号Ｆｘｊの３周期目の終わりを基準として１／７周期だけ進んでいることを意味している。このような非整数が出るのは出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊとの周波数比もしくは周期比の値が整数関係にないためで、出力クロック信号Ｆｘｊの３周期目の終わりから１／７周期だけ進んだ点が出力基準信号Ｆｃｊの２周期目での出力クロック信号Ｆｘｊの位相の起点となる。そして、出力基準信号Ｆｃｊの２周期目の終わりには出力クロック信号Ｆｘｊは最初から数えて６＋２／７周期だけ進んでいることになる。このように考えると、出力基準信号Ｆｃｊが７周期進むごとに遷移回数の非整数分が０（出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊの立ち上がりエッジが一致しない場合を起点とした場合には、その位相のずれに対応する非整数）に戻ることを意味している。出力クロック信号Ｆｘｊのレベルとは関係なく、このような周期性のある繰り返しパターンが持つ周波数成分に起因する雑音がアイドルトーンである。

アイドルトーンは出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊとの位相関係に基づく量子化誤差によりＦＤＳＭ（ｊ）内部で発生するものである。もしアイドルトーンの発生が無かった場合、ＦＤＳＭ（ｊ）の出力データＯＵＴｊの変化は出力基準信号Ｆｃｊに対する出力クロック信号Ｆｘｊのゆらぎや変動を表すことになるので、出力基準信号Ｆｃｊに対して出力クロック信号Ｆｘｊにゆらぎも変動もない場合の出力データＯＵＴｊは、アイドルトーンの影響を無視した場合、直流とみなすことができる。逆に言えば、出力データＯＵＴｊ変化には出力基準信号Ｆｃｊに対する出力クロック信号Ｆｘｊの変動にアイドルトーンの影響が重畳されて出現する。アイドルトーンはＦＤＳＭ（ｊ）の出力データＯＵＴｊにフィルター処理を施すことにより排除や軽減が可能である。

しかしながら、フィルターの性能は有限であり、出力クロック信号Ｆｘｊの周波数ｆｘや変動が未知である場合は、フィルターの仕様を確定できないという問題もある。更に、フィルターの阻止域にある出力基準信号Ｆｃｊに対する出力クロック信号Ｆｘｊのゆらぎや変動成分の検出も阻止してしまう。よって、ＦＤＳＭを用いた高精度測定においては、アイドルトーン自体の抑圧が重要な課題となる。

次に、ＦＤＳＭを並列接続した場合のアイドルトーンについて検討する。図１３は、４個のＦＤＳＭ（１）～ＦＤＳＭ（４）を単純に並列化し、出力データＯＵＴ１～ＯＵＴ４を加算した例である。この装置は、図９に示す周波数比計測部５から位相調整部１０を削除して、４個のＦＤＳＭ（１）～ＦＤＳＭ（４）にクロック信号Ｆｘと基準信号Ｆｃとを直接供給する。

ここで、クロック信号Ｆｘが図１０に示す出力クロック信号Ｆｘｊであり、基準信号Ｆｃが図１０に示す出力基準信号Ｆｃｊと同じである場合、図１３に示す装置のタイミングチャートは図１４に示すものとなる。図１４と図１１とを比較すると、４個のＦＤＳＭ（１）～ＦＤＳＭ（４）を並列化しても、図１１に示す１個のＦＤＳＭ（ｊ）の「３４３３３３３」の繰り返しパターンが「１２ １６ １２ １２ １２ １２ １２」に変わっただけであることが判る。すなわち、周波数デルタシグマ変調信号Ｙの強度は４倍になるが量子化誤差も４倍になるため、「３４３３３３３」と「１２ １６ １２ １２ １２ １２ １２」のＳＮ比（信号雑音比）は同じと言える。つまり、ＦＤＳＭを単純に並列接続しただけでは出現するアイドルトーンの影響は変わらないことを意味している。その理由は図１４から明らかなように、ＦＤＳＭ（１）～ＦＤＳＭ（４）出力間でアイドルトーンの位相関係が一致しているためである。従って４並列だけでなく５、６、７…ｎ並列としても変わらない。

このようなアイドルトーンの位相はＦＤＳＭに入力される２つの信号の位相関係によって決まることは明らかである。また、ｎ並列ＦＤＳＭ出力間でアイドルトーンの位相関係を分散させるためには、ｎ並列を構成する各シングルＦＤＳＭ出力に現れる繰り返しパターンの相対位置をずらせば良く、そのためには各ＦＤＳＭへ入力する出力クロック信号と出力基準信号との並列入力間での相対位相関係を分散させる必要がある。

＜１－３：位相調整部＞
本実施形態では、位相調整部１０は、出力データＯＵＴ１～ＯＵＴｎのアイドルトーンの位相が全て異なるように、クロック信号Ｆｘと基準信号Ｆｃとの位相を相対的に調整して、ｎ組の出力クロック信号及び出力基準信号（Ｆｘ１，Ｆｃ１）、（Ｆｘ２，Ｆｃ２）、…（Ｆｘｎ，Ｆｃｎ）を生成する。

ここで、位相調整部１０は、図１５Ａに示すように、クロック信号Ｆｘを遅延回路ＤＬｘ１～ＤＬｘｎ－１によって順次遅延して出力クロック信号Ｆｘ１～Ｆｘｎを生成し、基準信号Ｆｃを遅延回路ＤＬｃ１～ＤＬｃｎ－１によって順次遅延して出力基準信号Ｆｃ１～Ｆｃｎを生成する。あるいは、図１５Ｂに示すように、位相調整部１０において、クロック信号Ｆｘを遅延回路ＤＬｘ１～ＤＬｘｎ－１によって順次遅延して出力クロック信号Ｆｘ１～Ｆｘｎを生成し、基準信号Ｆｃについては遅延せずに出力基準信号Ｆｃ１～Ｆｃｎとしてもよい。また、図１５Ｃに示すように、位相調整部１０において、クロック信号Ｆｘについては遅延せずに出力クロック信号Ｆｘ１～Ｆｘｎを生成し、基準信号Ｆｃを遅延回路ＤＬｃ１～ＤＬｃｎ－１によって順次遅延して出力基準信号Ｆｃ１～Ｆｃｎを生成してもよい。さらに、図１５Ｄに示すように、位相調整部１０において、クロック信号Ｆｘ及び基準信号Ｆｃにそれぞれに施す遅延量の増加順が異なるよう配線し入力することで最大の位相差を設けるように位相調整部１０を構成してもよい。各遅延回路としては、特に限定されないが、例えば、インバーター等を用いることができる。

＜１－４：遅延量の決定及び信号への遅延の施し方＞
次に、遅延量の決定及び信号への遅延の施し方について説明する。上述したように、出力クロック信号Ｆｘｊと出力基準信号ＦｃｊとをそれぞれＦＤＳＭ（ｊ）に入力した際の出力データＯＵＴｊはクロック信号Ｆｘの周波数ｆｘと基準信号Ｆｃの周波数ｆｃの比により決まる周期的なデータ列となる。クロック信号Ｆｘに遅延を施した出力クロック信号Ｆｘｊと基準信号ＦｃとをＦＤＳＭ（ｊ）に入力すると、クロック信号Ｆｘに遅延を施さずに入力した場合に比べ、データ列の周期とデータ列に現れる繰り返しパターンは変わらないが、繰り返しパターンの開始位置がずれる。遅延を施す前後での出力の繰り返しパターンの開始位置を比べると、クロック信号Ｆｘに施す遅延量が増えるに従って繰り返しパターンの開始位置がステップ状に変化する。また、クロック信号Ｆｘに施す遅延量がクロック信号ＦｘのＫａ周期（Ｋａは自然数）と等しくなるとき、出力クロック信号Ｆｘｊと基準信号Ｆｃとの相対位相関係は遅延を施す前（クロック信号Ｆｘと基準信号Ｆｃとの相対位相関係）と等しくなる（条件Ａ）。

同様に、クロック信号Ｆｘに遅延を施すことなくＦＤＳＭ（ｊ）に入力し、基準信号Ｆｃに遅延を施した出力基準信号ＦｃｊをＦＤＳＭ（ｊ）に入力する場合でも、基準信号Ｆｃに遅延を施さずに入力した場合に比べ、出力データＯＵＴｊの繰り返しパターンとその周期は変わらないが、繰り返しパターンの開始位置がずれる。遅延を施す前後での出力の繰り返しパターンの開始位置を比べると、基準信号Ｆｃに施す遅延量が増えるに従って繰り返しパターンの開始位置がステップ状に変化する。基準信号Ｆｃに施す遅延量が基準信号ＦｃのＫｂ周期（Ｋｂは自然数）と等しくなるとき、クロック信号Ｆｘと出力基準信号Ｆｃｊとの相対位相関係は遅延を施す前（クロック信号Ｆｘと基準信号Ｆｃとの相対位相関係）と等しくなる（条件Ｂ）。

ここで、条件Ａと条件Ｂのいずれかを満たす遅延量のうち、最小の遅延量τは、クロック信号Ｆｘの１周期と基準信号Ｆｃの１周期のうち短い方の周期に等しく、クロック信号Ｆｘ又は基準信号Ｆｃに施す遅延量をτだけ増加させたときの相対位相関係は遅延を施す前の状態と等しくなる。条件Ａと条件Ｂのいずれかを満たす遅延量になると、出力データＯＵＴｊの繰り返しパターンの開始位置が遅延を施さない場合と一致する。アイドルトーンを分散させるためには、繰り返しパターンの開始位置をずらす必要がある。

そこで、クロック信号Ｆｘと基準信号Ｆｃの周波数のうち高い周波数を持つ方の信号に対し、その信号の１周期に等しい遅延量τをｎ分割するように遅延を施して並列化することで、クロック信号Ｆｘと基準信号Ｆｃとの並列間での相対位相関係を分散させることができ、それにより繰り返しパターンの開始位置がずれることで、ｎ並列のＦＤＳＭ（１）～ＦＤＳＭ（ｎ）の出力データＯＵＴ１～ＯＵＴｎ間でのアイドルトーンの位相関係は分散する。

次に、クロック信号Ｆｘと基準信号Ｆｃとの相対位相関係と、相対位相関係が等しくなる遅延量をＴとしたとき、Ｔをｎ分割するようにクロック信号Ｆｘに遅延を施し並列化しても、クロック信号Ｆｘには遅延を施さずＴをｎ分割するように基準信号Ｆｃに遅延を施し並列化しても、ｎ並列のＦＤＳＭ（１）～ＦＤＳＭ（ｎ）の出力データＯＵＴ１～ＯＵＴｎ間でのアイドルトーンの位相関係を分散させるという効果は同じであることを説明する。

基準信号Ｆｃをδだけ遅延を施した信号をＦＤＳＭ（ｊ）に入力した場合と、基準信号Ｆｃを遅延させずにクロック信号Ｆｘをδだけ先行させた信号をＦＤＳＭ（ｊ）に入力する構成とした場合を比べても、出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊとの相対位相関係は変わらない。このことから、基準信号Ｆｃをδだけ遅延を施した出力基準信号ＦｃｊをＦＤＳＭ（ｊ）に入力する代わりに、基準信号Ｆｃに遅延を施さずにクロック信号Ｆｘをδだけ先行させた出力クロック信号ＦｘｊをＦＤＳＭ（ｊ）に入力すると考えても、出力データＯＵＴｊのデータ列を議論する上では差し支えない。

一方で、出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊとの相対位相関係が等しくなる先行量は遅延量Ｔに等しいので、遅延量もしくは先行量を変数とすると、出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊとの相対位相関係は周期Ｔを持つ、と言える。

ここで、先行量Ｔをｎ分割するように先行させた出力クロック信号Ｆｘ１～ＦｘｎをＦＤＳＭ（１）～ＦＤＳＭ（ｎ）に入力して並列化しても、遅延量Ｔをｎ分割するように遅延を施した出力クロック信号Ｆｘ１～ＦｘｎをＦＤＳＭ（１）～ＦＤＳＭ（ｎ）に入力して並列化しても、相対位相関係が等しくなる周期Ｔ内で出力クロック信号と出力基準信号の相対位相関係を分散させていることに変わりはない。

このことから、「Ｔをｎ分割するように基準信号Ｆｃに遅延を施す」→「Ｔをｎ分割するようにクロック信号Ｆｘを先行させる」→「Ｔをｎ分割するようにクロック信号Ｆｘに遅延を施す」のどれを考えても相対位相関係を分散させていることに変わりないことが解る。このことはクロック信号Ｆｘと基準信号Ｆｃを置き換えても成立する。

以上より、Ｔをｎ分割するようにクロック信号Ｆｘに遅延を施し並列化しても、クロック信号Ｆｘには遅延を施さずＴをｎ分割するように基準信号Ｆｃに遅延を施し並列化しても、ｎ並列のＦＤＳＭ（１）～ＦＤＳＭ（ｎ）の出力データＯＵＴ１～ＯＵＴｎ間でのアイドルトーンの位相関係を分散させるという効果は同じであると言える。

ここで、出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊとの相対位相関係が等しくなる遅延量Ｔとして、クロック信号ＦｘのＫａ周期（Ｋａは自然数）、又は基準信号ＦｃのＫｂ周期（Ｋｂは自然数）のいずれかと等しくなるように選ぶことができるが、大きな遅延量（Ｋａが２以上又はＫｂが２以上）を設定する際はアイドルトーンの位相関係の分散に偏りが生じる場合があるので注意が必要となる。なお、アイドルトーンの位相関係の分散に偏りが生じない一般的な条件については後述する。

Ｔより小さい周期性を考慮しなくともよいよう、出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊとの相対位相関係が等しくなる遅延量のうち最小のものをＴに選べば都合がよい。すなわち、クロック信号Ｆｘの周波数ｆｘと基準信号Ｆｃの周波数ｆｃのうち周波数が高い方の１周期と等しくなるよう遅延量Ｔを決め、これをｎ分割するように遅延を施し並列化すればよい。図１７の例のように周波数ｆｘが周波数ｆｃより高い場合、その遅延量はクロック信号Ｆｘの１周期をｎ分割するように設定し、クロック信号Ｆｘ又は基準信号Ｆｃに遅延を施して並列化することで、出力データＯＵＴ１～ＯＵＴｎ間でのアイドルトーンの相対位相関係は分散し、出力データＯＵＴ１～ＯＵＴｎの合算値においては相殺効果を利用することができる。遅延信号同士の位相差は最小の位相差として最大値を確保できる均等遅延が好適であり、このときに最大の分散効果を得る。

＜１－４－１：クロック信号Ｆｘの周波数ｆｘが基準信号Ｆｃの周波数ｆｃより高い場合＞
図１０に示す出力クロック信号Ｆｘｊと出力基準信号Ｆｃｊにおいて、これらの相対位相関係が等しくなる最小の遅延量は「ｆｘ＞ｆｃ」よりクロック信号Ｆｘの１周期に等しい２１μＳである。ｎ＝４とした場合、周波数比計測部５は図１６のように構成することができる。ここで、遅延回路ＤＬｘ１～ＤＬｘ３の遅延量は２１／４μＳとなる。図１６に示す周波数比計測部５のタイミングチャートを図１７に示す。同図に示すように出力データＯＵＴ１～ＯＵＴ４のパターンは分散されるので、周波数デルタシグマ変調信号Ｙは、アイドルトーンが分散されたものとなる。

＜１－４－２：基準信号Ｆｃの周波数ｆｃがクロック信号Ｆｘの周波数ｆｘより高い場合＞
次に、基準信号Ｆｃの周波数ｆｃがクロック信号Ｆｘの周波数ｆｘより高い場合について説明する。ｎ＝４とした場合、周波数比計測部５は図１８のように構成することができる。

ＦＤＳＭ（ｊ）（ｊはｎ以下の自然数）の動作は、図１０の例に対して周波数関係を入れ替え、クロック信号Ｆｘとして１周期６６μＳの信号（１５．１５ｋＨｚ）を、基準信号Ｆｃとして１周期２１μＳの信号（４７．６１９０４７ｋＨｚ）を考える。クロック信号Ｆｘと基準信号Ｆｃとの周波数比［ｆｘ：ｆｃ］は、次式で与えられる。

ｆｘ：ｆｃ＝１／６６ｅ－６：１／２１ｅ－６＝７：２２
となることから、クロック信号Ｆｘの７周期と基準信号Ｆｃの２２周期の時間が等しく、６６μＳ×７＝２１μＳ×２２＝４６２μＳごとに同じデータ列が繰り返されることがわかる。ＦＤＳＭ（ｊ）の動作としては、図１９に示すように、出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊの立ち上がりエッジが一致した瞬間を起点とすると、出力基準信号Ｆｃｊが１周期進む間に出力クロック信号Ｆｘｊは７／２２周期だけ進むことになり、カウントデータＤｃは０又は１だけ増加する。

この場合、ＦＤＳＭ（ｊ）の出力データＯＵＴｊには、図２０に示すように、４６２μＳ周期のデータ列「０１００１００１００１００１００１００１００」が出現する。尚、図２０のＦＤＳＭ（ｊ）も動作開始時の第１ラッチ２２及び第２ラッチ２３の出力が不定のため、最初の４６２μＳのデータ列が一巡した次の二巡目のデータ列を示している。

クロック信号Ｆｘより周波数の高い基準信号Ｆｃの１周期は２１μＳであるので、図１８に示す遅延回路ＤＬｃ１～ＤＬｃ３の遅延量は２１／４μＳとなる。図１８に示す周波数比計測部５のタイミングチャートを図２１に示す。同図に示すように出力データＯＵＴ１～ＯＵＴ４のパターンは分散されるので、周波数デルタシグマ変調信号Ｙは、アイドルトーンが分散されたものとなる。これに対して、図１８に示す周波数比計測部５から位相調整部１０を削除した図１３に示す装置のタイミングチャートは図２２に示すものとなる。この場合は、アイドルトーンが分散されずＳＮ比を改善することは困難である。但し、周波数比計測部５としてＦＤＳＭを単独で用いた場合に比べれば、アイドルトーンが低減され、ＳＮ比が改善される。

第５実施形態の周波数比計測部５は、ＦＤＳＭ（１）～ＦＤＳＭ（ｎ）は、データストリーム形式の出力データＯＵＴ１～ＯＵＴｎを生成する。また、上述したように位相調整部１０は、クロック信号Ｆｘの１周期と基準信号Ｆｃの１周期とのうち短い周期をＴｘとすると、クロック信号Ｆｘと基準信号Ｆｃとのうち一方を、Ｔｘ／ｎだけ順次遅延して出力クロック信号Ｆｘ１～Ｆｘｎと出力基準信号Ｆｃ１～Ｆｃｎとを生成する。

ここで、アイドルトーンの周期は、クロック信号Ｆｘの１周期と基準信号Ｆｃの１周期とに応じて定まるが、Ｔｘを下回ることはない。一方、出力データＯＵＴ１～ＯＵＴｎの各々に重畳するアイドルトーンの位相は、ＦＤＳＭ（１）～ＦＤＳＭ（ｎ）に供給されるｎ組の出力クロック信号及び出力基準信号（Ｆｘ１，Ｆｃ１）、（Ｆｘ２，Ｆｃ２）、…（Ｆｘｎ，Ｆｃｎ）の位相によって定まる。上述したようにクロック信号Ｆｘと基準信号Ｆｃとのうちの一方を、Ｔｘ／ｎだけ順次遅延すれば、出力データＯＵＴ１～ＯＵＴｎの各々に重畳するアイドルトーンの位相をＴｘ／ｎずつずらすことができ、出力データＯＵＴ１～ＯＵＴｎの各々に重畳するアイドルトーンの位相を分散させることができる。

また、図１５Ａ～図１５Ｄを参照して説明したように、遅延の施し方には各種の態様がある。アイドルトーンの位相はＦＤＳＭに供給される出力クロック信号及び出力基準信号の位相によって定まるので、出力データＯＵＴ１～ＯＵＴｎに重畳するアイドルトーンの位相をＴｘ／ｎずつずらすようにクロック信号Ｆｘと基準信号Ｆｃとの位相を相対的に調整して、ｎ組の出力クロック信号及び出力基準信号（Ｆｘ１，Ｆｃ１）、（Ｆｘ２，Ｆｃ２）、…（Ｆｘｎ，Ｆｃｎ）を生成すればよい。

具体的には、ｉ（ｉはｎ－１以下の任意の自然数）番目のＦＤＳＭ（ｉ）に供給する出力クロック信号Ｆｘｉと出力基準信号Ｆｃｉとの位相差をＰｉとしたとき、位相調整部１０は、Ｔｘ／ｎ＝Ｐｉ＋１－Ｐｉとなるように、クロック信号Ｆｘと基準信号Ｆｃとの位相を相対的に調整して、ｎ組の出力クロック信号及び出力基準信号（Ｆｘ１，Ｆｃ１）、（Ｆｘ２，Ｆｃ２）、…（Ｆｘｎ，Ｆｃｎ）を生成すればよい。

また、第５実施形態の周波数比計測部５では、クロック信号Ｆｘと基準信号Ｆｃとを入れ替えても、カウントする信号とカウントされる信号が逆転するだけで、ｎ並列のＦＤＳＭ（１）～ＦＤＳＭ（ｎ）それぞれに対応するアイドルトーンの位相を分散させるという効果は損なわれないため、構成を変更する必要は無い（例えば、周波数計測装置における通常のカウント構成をレシプロカル構成で使うとき等）。

次に、周波数シンセサイザー１の動作について説明する。
図８に示すように、周波数シンセサイザー１の周波数比計測部５には、基準信号と、デジタル制御発振器１７から出力されたクロック信号とが入力され、周波数比計測部５では前述した所定の処理が行われる。

周波数比計測部５から出力された周波数比を示す信号は、ループフィルター１２で所定の処理が行われ、比較器１３に入力される。例えば、ループフィルター１２として、ローパスフィルターを用いた場合は、ループフィルター１２で、所定の遮断周波数以上の周波数成分が遮断または低減される。また、比較器１３には、周波数比の目標値を示す信号が入力されており、比較器１３では、前記目標値と、前記ループフィルター１２から出力された信号が示す周波数比とを比較する。

比較器１３の比較結果である目標値とループフィルター１２から出力された信号が示す周波数比との差を示す周波数比の差信号は、ゲイン部１６でｋ０倍にされ、積分部７１で積分され、デジタル制御発振器１７のデジタル制御信号として、デジタル制御発振器１７に入力される。これにより、デジタル制御発振器１７の発振周波数、すなわち、デジタル制御発振器１７から出力されるクロック信号の周波数が調整され、目標値に収束する。

以上のような第５実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。

また、この周波数シンセサイザー１では、アイドルトーンをさらに低減させることができる。

すなわち、クロック信号と基準信号とのいずれの位相もずらさない場合でも、信号のゆらぎ等の影響で、例えば、アイドルトーンを１／ｎ１／２程度に低減することが可能である。

また、クロック信号と基準信号との少なくとも一方の位相をずらす場合は、例えば、アイドルトーンを１／ｎ程度に低減することが可能である。
なお、第５実施形態は、各実施時形態に適用することができる。

＜第６実施形態＞
図２３は、本発明の周波数シンセサイザーの第６実施形態における周波数比計測部を示すブロック図である。

以下、第６実施形態について、前述した第５実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図２３に示すように、第６実施形態の周波数シンセサイザー１では、周波数比計測部５の各ＦＤＳＭ１１は、ビットストリーム構成のＦＤＳＭであり、そのＦＤＳＭ１１としては、第１実施形態で述べたものと同様のものを用いることができる。

以下、周波数比計測部５について詳細に説明する。
＜２－１：全体構成＞
図２３に第６実施形態における周波数比計測部５のブロック図を示す。周波数比計測部５は、ＦＤＳＭ（１）～ＦＤＳＭ（ｊ）の詳細な構成を除いて、図９に示す第５実施形態における周波数比計測部５と同様に構成されている。

ＦＤＳＭ（ｊ）は、出力基準信号Ｆｃｊの立ち上がりエッジに同期して出力クロック信号Ｆｘｊをラッチして第１データｄ１を出力する第１ラッチ２２と、出力基準信号Ｆｃｊの立ち上がりエッジに同期して第１データｄ１をラッチして第２データｄ２を出力する第２ラッチ２３と、第１データｄ１と第２データｄ２の排他的論理和を演算して出力データＯＵＴｊを生成する排他的論理和回路２５とを備える。第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路で構成される。なお、ＦＤＳＭ（１）～ＦＤＳＭ（ｊ－１）とＦＤＳＭ（ｊ＋１）～ＦＤＳＭ（ｎ）とは、ＦＤＳＭ（ｊ）と同様に構成されている。

第６実施形態のＦＤＳＭ（ｊ）が図９に示す第５実施形態のＦＤＳＭ（ｊ）と相違するのは、第５実施形態では、第１ラッチ２２によってカウントデータＤｃを保持し、出力基準信号Ｆｃｊが１周期推移する間に観測される出力クロック信号Ｆｘｊの立ち上がりエッジをカウントして得たカウントデータＤｃの増分を出力データＯＵＴｊとして出力するのに対し、第６実施形態では、第１ラッチ２２によって出力クロック信号ＦｘｊのＨｉｇｈもしくはＬｏｗの状態を保持し、出力基準信号Ｆｃｊが１周期推移する間の反転回数の偶奇を出力データＯＵＴｊとして出力する点である（反転回数が偶数であれば０、奇数であれば１を出力する）。

ところで、出力クロック信号Ｆｘｊの１周期はＨｉｇｈとＬｏｗの反転遷移２回で構成されることから、出力基準信号Ｆｃｊに対する出力クロック信号Ｆｘｊの変動が、出力データＯＵＴｊに及ぼす変化の度合いは、図９のカウント値を保持する場合に比べ２倍となる。従って、ビットストリーム構成のＦＤＳＭ（ｊ）におけるアイドルトーンの振る舞いは、図９のＦＤＳＭ（ｊ）において、２倍の周波数の出力クロック信号ＦｘｊがＦＤＳＭ（ｊ）に入力された場合の振る舞いと一致する。第６実施形態におけるＦＤＳＭ（ｊ）の動作については、上記の性質を考慮し、必要に応じてクロック信号Ｆｘの周波数ｆｘを周波数２ｆｘに置き換えて考えればよい。

＜２－２：周波数２ｆｘが周波数ｆｃより高い場合＞
次に、周波数２ｆｘ（クロック信号Ｆｘに対応）が基準信号Ｆｃの周波数ｆｃより高い場合を説明する。クロック信号Ｆｘとして１周期２１μＳの信号（４７．６１９０４７ｋＨｚ）を考える。また基準信号Ｆｃとして１周期６６μＳの信号（１５．１５ｋＨｚ）を考える。クロック信号Ｆｘの１周期はＨｉｇｈとＬｏｗの反転遷移２回で構成されるので、以下では周波数ｆｘの２倍の値を扱う。これは、クロック信号Ｆｘの２倍の周波数２ｆｘが基準信号Ｆｃの周波数ｆｃより高い場合に該当し、周波数比２ｆｘ：ｆｃは、次式で与えられる。

２ｆｘ：ｆｃ＝２／２１ｅ－６：１／６６ｅ－６＝４４：７
この場合、クロック信号Ｆｘが４４回反転遷移する時間と基準信号Ｆｃの７周期の時間が等しい。つまり、２１／２μＳ×４４＝６６μＳ×７＝４６２μＳごとに同じデータ列が繰り返される。

このときのＦＤＳＭ（ｊ）の動作について考えてみると出力基準信号Ｆｃｊが１周期進む間に出力クロック信号Ｆｘｊは４４／７＝６＋２／７回だけ反転遷移することになる。これらの関係を出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊの立ち上がりエッジが一致する場合を起点として表すと図２４になる。

実際のＦＤＳＭ（ｊ）の出力データＯＵＴｊのデータ列には図２５に示すように「０１００１００」のビット列が４６２μＳ周期で出現することになる。尚、図２３のＦＤＳＭ（ｊ）は動作開始時の第１ラッチ２２及び第２ラッチ２３の出力が不定のため、図２５は最初の４６２μＳの周期が一巡した次の二巡目の繰り返しパターンを示している。

「２ｆｘ＞ｆｃ」であり、ビットストリーム対応のＦＤＳＭ（ｊ）の振る舞いは、図９に示すデータストリーム対応のＦＤＳＭ（ｊ）においてクロック信号Ｆｘの２倍の周波数の信号がＦＤＳＭ（ｊ）に入力された場合の振る舞いと一致することから、クロック信号Ｆｘの半周期を基準としてこれを分割するように遅延を施せばよい。

ｎ＝４とした場合、図１６に示す構成を適用すればよい。ここで、遅延回路ＤＬｘ１～ＤＬｘ３の遅延時間は、クロック信号Ｆｘの半周期を４等分した時間（２１／８μＳ）とすればよい。この場合、タイミングチャートは図２６に示すものとなり、出力データＯＵＴ１～ＯＵＴ４の繰り返しパターンの開始位置がずれるため、アイドルトーンが分散される。

仮に、クロック信号Ｆｘに遅延を施さず、図１３に示すように、単に４個のＦＤＳＭ（１）～ＦＤＳＭ（４）を並列化したとすると、そのタイミングチャートは図２７に示すものとなる。この場合は、出力データＯＵＴ１～ＯＵＴ４の繰り返しパターンの開始位置が一致するため、周波数デルタシグマ変調信号ＹのＳＮ比を改善することは困難である。但し、周波数比計測部５としてＦＤＳＭを単独で用いた場合に比べれば、アイドルトーンが低減され、ＳＮ比が改善される。

＜２－３：周波数ｆｃが周波数２ｆｘより高い場合＞
次に、基準信号Ｆｃの周波数ｆｃがクロック信号Ｆｘの２倍の周波数２ｆｘより高い場合について説明する。

ＦＤＳＭ（ｊ）（ｊはｎ以下の自然数）の動作は、図２４の例に対して周波数関係を入れ替え、クロック信号Ｆｘとして１周期６６μＳの信号（１５．１５ｋＨｚ）を、基準信号Ｆｃとして１周期２１μＳの信号（４７．６１９０４７ｋＨｚ）を考える。クロック信号Ｆｘの１周期はＨｉｇｈとＬｏｗの反転遷移２回で構成されるので、以下では周波数ｆｘの２倍の値を扱う。これは、基準信号Ｆｃの周波数ｆｃがクロック信号Ｆｘの２倍の周波数２ｆｘより高い場合に該当し、周波数比２ｆｘ：ｆｃは、次式で与えられる。
２ｆｘ：ｆｃ＝２／６６ｅ－６：１／２１ｅ－６＝７：１１

このことから、クロック信号Ｆｘの７周期と基準信号Ｆｃの１１周期の時間が等しく、６６／２μＳ×７＝２１μＳ×１１＝２３１μＳごとに同じデータ列が繰り返されることになる。ＦＤＳＭ（ｊ）の動作としては、図２８に示すように、出力基準信号Ｆｃｊと出力クロック信号Ｆｘｊの立ち上がりエッジが一致した瞬間を起点とすると、出力基準信号Ｆｃｊが１周期進む間に出力クロック信号Ｆｘｊは７／２２周期だけ進むことになり、７／２２×２＝７／１１回だけ反転遷移することになる。

この場合、ＦＤＳＭ（ｊ）の出力データＯＵＴｊには、図２９に示すように、２３１μＳ周期のビット列「０１１０１１０１１０１」が出現する。尚、図２３のＦＤＳＭ（ｊ）は動作開始時の第１ラッチ２２及び第２ラッチ２３の出力が不定のため、図２９は最初のビット列が一巡した次の二巡目のビット列を示している。

ｎ＝４とした場合、図１８に示す構成を適用すればよい。ここで、遅延回路ＤＬｃ１～ＤＬｃ３の遅延時間は、基準信号Ｆｃの１周期を４等分した時間（２１／４μＳ）とすればよい。この場合、タイミングチャートは図３０に示すものとなり、出力データＯＵＴ１～ＯＵＴ４の繰り返しパターンの開始位置がずれるため、アイドルトーンが分散される。

仮に、クロック信号Ｆｘに遅延を施さず、図１３に示すように、単に４個のＦＤＳＭ（１）～ＦＤＳＭ（４）を並列化したとすると、そのタイミングチャートは図３１に示すものとなる。この場合は、出力データＯＵＴ１～ＯＵＴ４の繰り返しパターンの開始位置が一致するため、周波数デルタシグマ変調信号ＹのＳＮ比を改善することは困難である。但し、周波数比計測部５としてＦＤＳＭを単独で用いた場合に比べれば、アイドルトーンが低減され、ＳＮ比が改善される。

第６実施形態の周波数比計測部５において、ＦＤＳＭ（１）～ＦＤＳＭ（ｎ）は、ビットストリーム形式の出力データＯＵＴ１～ＯＵＴｎを生成する。また、上述したように位相調整部１０は、クロック信号Ｆｘの半周期と基準信号Ｆｃの１周期とのうち短い周期をＴｘとすると、クロック信号Ｆｘと基準信号Ｆｃとのうち一方を、Ｔｘ／ｎだけ順次遅延して出力クロック信号Ｆｘ１～Ｆｘｎと出力基準信号Ｆｃ１～Ｆｃｎを生成する。

第６実施形態の周波数比計測部５も、第５実施形態の周波数比計測部５と同様に、位相調整部１０は、出力データＯＵＴ１～ＯＵＴｎに重畳するアイドルトーンの位相をＴｘ／ｎずつずらすようにクロック信号Ｆｘと基準信号Ｆｃとの位相を相対的に調整して、ｎ組の出力クロック信号及び出力基準信号（Ｆｘ１，Ｆｃ１）、（Ｆｘ２，Ｆｃ２）、…（Ｆｘｎ，Ｆｃｎ）を生成すればよい。

具体的には、ｉ（ｉはｎ－１以下の任意の自然数）番目のＦＤＳＭ（ｉ）に供給する出力クロック信号Ｆｘｉと出力基準信号Ｆｃｉとの位相差をＰｉとしたとき、位相調整部１０は、Ｔｘ／ｎ＝Ｐｉ＋１－Ｐｉとなるように、クロック信号Ｆｘと基準信号Ｆｃとの位相を相対的に調整して、ｎ組の出力クロック信号及び出力基準信号（Ｆｘ１，Ｆｃ１）、（Ｆｘ２，Ｆｃ２）、…（Ｆｘｎ，Ｆｃｎ）を生成すればよい。

以上のような第６実施形態によっても、前述した第５実施形態と同様の効果を発揮することができる。
なお、第６実施形態は、各実施時形態に適用することができる。

＜第７実施形態＞
図３２は、本発明の周波数シンセサイザーの第７実施形態を示すブロック図である。図３３は、図３２に示す周波数シンセサイザーの制御量計算部を示すブロック図である。

以下、第７実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３２に示すように、第７実施形態の周波数シンセサイザー１は、ＦＤＳＭ１１と、ループフィルター１２と、比較器１３と、制御量計算部６と、発振部の一例であり、デジタル信号で発振周波数を制御するデジタル制御発振器（ＤＣＯ）１７とを有している。ＦＤＳＭ１１と、ループフィルター１２と、比較器１３と、制御量計算部６と、デジタル制御発振器１７とは、出力側に向ってこの順序で接続されている。

発振部としてデジタル制御発振器１７を用いることにより、温度変化等の環境変化に対しても安定した出力を得ることができる。

制御量計算部６は、比較器１３の比較結果に基づいて、デジタル制御発振器１７の制御量を求める機能を有している。以下、制御量計算部６について説明する。

制御量計算部６としては、種々の形態が可能であり、本実施形態では、制御量計算部６の一般形について説明し、具体的な各構成例は、後述する第２～第７実施形態において説明する。

図３３に示すように、制御量計算部６は、ゲインがｋ０に設定されたゲイン部１６と、ラッチ６３および加算器６２で構成されたｎ個（図示の構成では、ｎは２以上の自然数）の積分部６１と、ゲインがｋ１に設定されたゲイン部１６と、ゲインがｋ２に設定されたゲイン部１６と、・・・、ゲインがｋｎに設定されたゲイン部１６と、ラッチ６６および減算器６５で構成されたｍ個（図示の構成では、ｍは２以上の自然数）の微分部６４と、ゲインがｋ－１に設定されたゲイン部１６と、・・・、ゲインがｋ－ｍ＋１に設定されたゲイン部１６と、ゲインがｋ－ｍに設定されたゲイン部１６と、加算器６７と、積分部７１とを有している。各ゲイン部１６のゲインの値は、それぞれ、特に限定されず、諸条件に応じて適宜設定される。

また、積分部７１は、本実施形態では、加算器７２と、ラッチ７３とで構成され、加算器６７の後段に配置されており、現在のデータと、現在のデータよりも１つ前のラッチ７３にラッチされているデータとを加算器７２で加算するように構成されている。

本実施形態では、制御量計算部６の理解を容易にするため、前記の構成を例に挙げて説明するが、以下に述べるように、制御量計算部６は、必ずしもそのすべての構成を有している必要はない。また、前記「・・・」の部分は、その説明を省略する。

まず、ゲインがｋ０のゲイン部１６により、比較器１３の比較結果を所定倍して出力する第１回路部６０が構成される。

また、積分部６１およびゲインがｋ１のゲイン部１６により、比較器１３の比較結果に対し、積分を１回行って所定倍して出力する第２回路部６８が構成される。

また、直列に接続された２つの積分部６１およびゲインがｋ２のゲイン部１６により、比較器１３の比較結果に対し、積分を２回行って所定倍して出力する第２回路部６８が構成される。

また、直列に接続されたｎ個の積分部６１およびゲインがｋｎのゲイン部１６により、比較器１３の比較結果に対し、積分をｎ回行って所定倍して出力する第２回路部６８が構成される。

そして、前記積分を行う回数の異なる複数（複数種）の第２回路部６８により、第２回路部群が構成される。

また、微分部６４およびゲインがｋ－１のゲイン部１６により、比較器１３の比較結果に対し、微分を１回行って所定倍して出力する第３回路部６９が構成される。

また、直列に接続された（ｍ－１）個の微分部６４およびゲインがｋ－ｍ＋１のゲイン部１６により、比較器１３の比較結果に対し、微分を（ｍ－１）回行って所定倍して出力する第３回路部６９が構成される。

また、直列に接続されたｍ個の微分部６４およびゲインがｋ－ｍのゲイン部１６により、比較器１３の比較結果に対し、微分をｍ回行って所定倍して出力する第３回路部６９が構成される。

そして、前記微分を行う回数の異なる複数（複数種）の第３回路部６９により、第３回路部群が構成される。

このような制御量計算部６を設けることにより、例えば、周波数に対するＰＤ制御、周波数に対するＰＩ制御、周波数に対するＰＩＤ制御、位相に対するＰＤ制御、位相に対するＰＩ制御、位相に対するＰＩＤ制御、位相に対するＰＩＤＤ２制御等の種々のフィードバック制御を行うことができる。なお、前記「Ｐ」は比例、前記「Ｉ」は積分、前記「Ｄ」は微分、前記「Ｄ２」は２階微分である。

ここで、制御量計算部６は、必ずしも、前記第１回路部６０、前記第２回路部群の異なる複数の第２回路部６８および前第３回路部群の異なる複数の第３回路部６９のすべてを備えている必要はない。

すなわち、制御量計算部６は、前記第１回路部６０、前記第２回路部群の異なる複数の第２回路部６８および前第３回路部群の異なる複数の第３回路部６９のうちから選択される少なくとも２つの異なる回路部を備えていればよい。したがって、制御量計算部６は、例えば、第２回路部群のうちの異なる複数の回路部、加算器６７および積分部７１で構成されていてもよく、また、第３回路部群のうちの異なる複数の回路部、加算器６７および積分部７１で構成されていてもよい。

次に、周波数シンセサイザー１の動作について説明する。
図３２に示すように、比較器１３までは、第１実施形態と同様である。比較器１３の比較結果である目標値とＦＤＳＭ１１から出力された信号が示す周波数比との差を示す周波数比の差信号（比較器１３の出力信号）は、制御量計算部６に入力される。

制御量計算部６では、周波数比の差信号に基づいて、デジタル制御発振器１７の制御量を求める。なお、前記制御量の演算方法は、制御量計算部６の構成により異なり、ここでは、その説明は省略する。

制御量計算部６から出力された前記制御量を示す信号は、デジタル制御発振器１７のデジタル制御信号として、デジタル制御発振器１７に入力される。

これにより、デジタル制御発振器１７の発振周波数、すなわち、デジタル制御発振器１７から出力されるクロック信号の周波数が調整され、目標値に収束する（ロックされる）。または、デジタル制御発振器１７から出力されるクロック信号の位相および周波数が調整され、位相は所定値に収束し、周波数は目標値に収束する。

以上のような第７実施形態によれば、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数と位相との少なくとも一方をロックすることができ、また、前述した第１実施形態と同様の効果を発揮することができる。

また、処理される信号は、すべてデジタル信号であるので、ノイズに対して強く、これにより高い精度が得られる。

また、制御量計算部６は複数種の回路部を有しているので、ゲインの調整幅が広がり、安定性、過渡特性、定常特性等を改善することができる。

＜第８実施形態＞
図３４は、本発明の周波数シンセサイザーの第８実施形態における制御量計算部を示すブロック図である。

以下、第８実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３４に示すように、第８実施形態の周波数シンセサイザー１では、周波数に対するＰＤ制御を行って調整を行うように構成されている。

制御量計算部６は、ゲインがｋ０のゲイン部１６１と、ラッチ６６および減算器６５で構成された微分部６４と、ゲインがｋ－１のゲイン部１６２と、加算器６７と、積分部７１とを有している。

ゲイン部１６１により、第１回路部６０が構成され、この第１回路部６０から出力された信号を用いて、周波数に対してＰ制御が行われる。

また、微分部６４およびゲイン部１６２により、第３回路部６９１が構成され、この第３回路部６９１から出力された信号を用いて、周波数に対してＤ制御が行われる。

第１回路部６０から出力された信号と、第３回路部６９１から出力された信号とは、加算器６７で加算され、積分部７１で積分され、制御量計算部６から出力される。

以上のような第８実施形態によっても、前述した第７実施形態と同様の効果を発揮することができる。

この第８実施形態では、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数をロックすることができる。

また、過渡応答特性を改善することができ、Ｐ制御に比べ、前記ロックに要する時間を低減することができる。

＜第９実施形態＞
図３５は、本発明の周波数シンセサイザーの第９実施形態における制御量計算部を示すブロック図である。

以下、第９実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３５に示すように、第９実施形態の周波数シンセサイザー１では、周波数に対するＰＩＤ制御を行って調整を行うように構成されている。

制御量計算部６は、ゲインがｋ０のゲイン部１６１と、ラッチ６３および加算器６２で構成された積分部６１と、ゲインがｋ１のゲイン部１６３と、ラッチ６３および減算器６５で構成された微分部６４と、ゲインがｋ－１のゲイン部１６２と、加算器６７と、積分部７１とを有している。

ゲイン部１６１により、第１回路部６０が構成され、この第１回路部６０から出力された信号を用いて、周波数に対してＰ制御が行われる。

また、積分部６１およびゲイン部１６３により、第２回路部６８１が構成され、この第２回路部６８１から出力された信号を用いて、周波数に対してＩ制御が行われる。

また、微分部６４およびゲイン部１６２により、第３回路部６９１が構成され、この第３回路部６９１から出力された信号を用いて、周波数に対してＤ制御が行われる。

第１回路部６０から出力された信号と、第２回路部６８１から出力された信号と、第３回路部６９１から出力された信号とは、加算器６７で加算され、積分部７１で積分され、制御量計算部６から出力される。

以上のような第９実施形態によっても、前述した第７実施形態と同様の効果を発揮することができる。

この第９実施形態では、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数および位相をロックすることができる。

また、過渡応答特性を改善することができ、前記ロックに要する時間を低減することができ、また、目標値との定常偏差をゼロにすることができる。

＜第１０実施形態＞
図３６は、本発明の周波数シンセサイザーの第１０実施形態における制御量計算部を示すブロック図である。

以下、第１０実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３６に示すように、第１０実施形態の周波数シンセサイザー１では、位相に対するＰＤ制御を行って調整を行うように構成されている。

制御量計算部６は、ゲインがｋ０のゲイン部１６１と、ラッチ６３および加算器６２で構成された積分部６１と、ゲインがｋ１のゲイン部１６３と、加算器６７と、積分部７１とを有している。

ゲイン部１６１により、第１回路部６０が構成され、この第１回路部６０から出力された信号を用いて、位相に対してＤ制御が行われる。

また、積分部６１およびゲイン部１６３により、第２回路部６８１が構成され、この第２回路部６８１から出力された信号を用いて、位相に対してＰ制御が行われる。

第１回路部６０から出力された信号と、第２回路部６８１から出力された信号とは、加算器６７で加算され、積分部７１で積分され、制御量計算部６から出力される。

以上のような第１０実施形態によっても、前述した第７実施形態と同様の効果を発揮することができる。

この第１０実施形態では、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数および位相をロックすることができる。

また、過渡応答特性を改善することができ、Ｐ制御に比べ、前記ロックに要する時間を低減することができる。

＜第１１実施形態＞
図３７は、本発明の周波数シンセサイザーの第１１実施形態における制御量計算部を示すブロック図である。

以下、第１１実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３７に示すように、第１１実施形態の周波数シンセサイザー１では、位相に対するＰＩ制御を行って調整を行うように構成されている。

制御量計算部６は、ラッチ６３および加算器６２で構成された積分部６１を２つと、ゲインがｋ１のゲイン部１６３と、ゲインがｋ２のゲイン部１６４と、加算器６７と、積分部７１とを有している。

積分部６１およびゲイン部１６３により、第２回路部６８１が構成され、この第２回路部６８１から出力された信号を用いて、位相に対してＰ制御が行われる。

また、直列に接続された２つの積分部６１およびゲイン部１６４により、第２回路部６８２が構成され、この第２回路部６８２から出力された信号を用いて、位相に対してＩ制御が行われる。

第２回路部６８１から出力された信号と、第２回路部６８２から出力された信号とは、加算器６７で加算され、積分部７１で積分され、制御量計算部６から出力される。

以上のような第１１実施形態によっても、前述した第７実施形態と同様の効果を発揮することができる。

この第１１実施形態では、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数および位相をロックすることができる。
また、目標値との定常偏差をゼロにすることができる。

＜第１２実施形態＞
図３８は、本発明の周波数シンセサイザーの第１２実施形態における制御量計算部を示すブロック図である。

以下、第１２実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３８に示すように、第１２実施形態の周波数シンセサイザー１では、位相に対するＰＩＤ制御を行って調整を行うように構成されている。

制御量計算部６は、ゲインがｋ０のゲイン部１６１と、ラッチ６３および加算器６２で構成された積分部６１を２つと、ゲインがｋ１のゲイン部１６３と、ゲインがｋ２のゲイン部１６４と、加算器６７と、積分部７１とを有している。

ゲイン部１６１により、第１回路部６０が構成され、この第１回路部６０から出力された信号を用いて、位相に対してＤ制御が行われる。

また、積分部６１およびゲイン部１６３により、第２回路部６８１が構成され、この第２回路部６８１から出力された信号を用いて、位相に対してＰ制御が行われる。

また、直列に接続された２つの積分部６１およびゲイン部１６４により、第２回路部６８２が構成され、この第２回路部６８２から出力された信号を用いて、位相に対してＩ制御が行われる。

第１回路部６０から出力された信号と、第２回路部６８１から出力された信号と、第２回路部６８２から出力された信号とは、加算器６７で加算され、積分部７１で積分され、制御量計算部６から出力される。

以上のような第１２実施形態によっても、前述した第７実施形態と同様の効果を発揮することができる。

この第１２実施形態では、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数および位相をロックすることができる。

また、過渡応答特性を改善することができ、Ｐ制御やＰＩ制御に比べ、前記ロックに要する時間を低減することができ、また、目標値との定常偏差をゼロにすることができる。

＜第１３実施形態＞
図３９は、本発明の周波数シンセサイザーの第１３実施形態における制御量計算部を示すブロック図である。

以下、第１３実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図３９に示すように、第１３実施形態の周波数シンセサイザー１では、位相に対するＰＩＤＤ２（ＰＩＤＤ）制御を行って調整を行うように構成されている。

制御量計算部６は、ゲインがｋ０のゲイン部１６１と、ラッチ６３および加算器６２で構成された積分部６１を２つと、ゲインがｋ１のゲイン部１６３と、ゲインがｋ２のゲイン部１６４と、ラッチ６６および減算器６５で構成された微分部６４と、ゲインがｋ－１のゲイン部１６２と、加算器６７と、積分部７１とを有している。

ゲイン部１６１により、第１回路部６０が構成され、この第１回路部６０から出力された信号を用いて、位相に対してＤ制御が行われる。

また、積分部６１およびゲイン部１６３により、第２回路部６８１が構成され、この第２回路部６８１から出力された信号を用いて、位相に対してＰ制御が行われる。

また、直列に接続された２つの積分部６１およびゲイン部１６４により、第２回路部６８２が構成され、この第２回路部６８２から出力された信号を用いて、位相に対してＩ制御が行われる。

また、微分部６４およびゲイン部１６２により、第３回路部６９１が構成され、この第３回路部６９１から出力された信号を用いて、位相に対してＤ２制御（２階微分制御）が行われる。

以上のような第１３実施形態によっても、前述した第７実施形態と同様の効果を発揮することができる。

この第１３実施形態では、簡易な構成で、デジタル制御発振器１７から出力されるクロック信号の周波数および位相をロックすることができる。

また、過渡応答特性を改善することができ、Ｐ制御やＰＩ制御に比べ、前記ロックに要する時間を低減することができ、また、目標値との定常偏差をゼロにすることができる。

また、ゲインの調整幅が広がり、特に系のむだ時間が無視できない場合でも、速応性があり、外乱に対して強い。

＜第１４実施形態＞
図４０は、本発明の周波数シンセサイザーの第１４実施形態を示すブロック図である。

以下、第１４実施形態について、前述した第３実施形態および第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図４０に示すように、第１４実施形態の周波数シンセサイザー１は、ＦＤＳＭ１１と、比較器１３と、ループフィルター１２と、制御量計算部６と、デジタル制御発振器１７とを有している。ＦＤＳＭ１１と、比較器１３と、ループフィルター１２と、制御量計算部６と、デジタル制御発振器１７とは、出力側に向ってこの順序で接続されている。

このように、本実施形態では、ループフィルター１２は、比較器１３の後、すなわち、比較器１３とデジタル制御発振器１７との間、より詳細には、比較器１３と制御量計算部６との間に配置さている。

また、比較器１３は、第３実施形態と同様に、ゲイン部１３２および減算器１３１を有し（図６参照）、符号付２進数表現で信号処理を行うように構成されている。

また、制御量計算部６は、第７実施形態で述べた通りである。この制御量計算部６としては、例えば、前記第８～第１３実施形態の制御量計算部６等を用いることができ、それぞれ、前記第８～第１３実施形態で述べた効果と同様の効果を得ることができる。

以上のような第１４実施形態によっても、ループフィルター１２の位置に起因する効果以外については、前述した第７実施形態と同様の効果を発揮することができる。

また、ループフィルター１２の位置に起因する効果については、前述した第３実施形態と同様の効果を発揮することができる。

＜第１５実施形態＞
図４１は、本発明の周波数シンセサイザーの第１５実施形態を示すブロック図である。

以下、第１５実施形態について、前述した第３実施形態および第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図４１に示すように、第１５実施形態の周波数シンセサイザー１は、ＦＤＳＭ１１と、比較器１３と、制御量計算部６と、ループフィルター１２と、デジタル制御発振器１７とを有している。ＦＤＳＭ１１と、比較器１３と、制御量計算部６と、ループフィルター１２と、デジタル制御発振器１７とは、出力側に向ってこの順序で接続されている。

このように、本実施形態では、ループフィルター１２は、制御量計算部６の後、すなわち、制御量計算部６とデジタル制御発振器１７との間に配置されている。

また、比較器１３は、第３実施形態と同様に、ゲイン部１３２および減算器１３１を有し（図６参照）、符号付２進数表現で信号処理を行うように構成されている。

また、制御量計算部６は、第７実施形態で述べた通りである。この制御量計算部６としては、例えば、前記第８～第１３実施形態の制御量計算部６等を用いることができ、それぞれ、前記第８～第１３実施形態で述べた効果と同様の効果を得ることができる。

以上のような第１５実施形態によっても、ループフィルター１２の位置に起因する効果以外については、前述した第７実施形態と同様の効果を発揮することができる。

また、ループフィルター１２は、制御量計算部６の後に配置されているので、比較器１３で生じる量子化ノイズ成分等のデジタル制御発振器１７の位相雑音を増加させる周波数成分を効果的に減衰させることができる。

また、ループフィルター１２で処理が行われるまでは量子化誤差の大きい状態で演算が行われるが、演算時の表現ビット数を抑えることができるので、制御量計算部６の後にループフィルター１２を配置することにより、制御量計算部６までの演算回路の規模を小さくすることができる。

また、符号付２進数表現を採用することにより、負の値を扱うことができ、これにより、回路の素子の数や大きさを小さくすることができる。

以上、本発明の周波数シンセサイザーを、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。

また、本発明は、前記各実施形態および各変形例のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。

また、前記実施形態では、周波数デルタシグマ変調部の構成例を２つ挙げたが、本発明では、周波数デルタシグマ変調部の構成は、これに限定されず、他の構成であってもよい。

また、前記実施形態では、周波数デルタシグマ変調部を用いて周波数比計測部を構成しているが、本発明では、これに限定されず、例えば、他の構成の周波数変調部を用いて周波数比計測部を構成してもよい。

また、前記実施形態では、分周器が設けられていないが、本発明では、これに限定されず、１つまたは複数の分周器が設けられていてもよい。

１…周波数シンセサイザー、５…周波数比計測部、６…制御量計算部、６０…第１回路部、６１…積分部、６２…加算器、６３…ラッチ、６４…微分部、６５…減算器、６６…ラッチ、６７…加算器、６８、６８１、６８２…第２回路部、６９、６９１…第３回路部、７１…積分部、７２…加算器、７３…ラッチ、１１…ＦＤＳＭ、１２…ループフィルター、１３…比較器、１３１…減算器、１３２…ゲイン部、１４…ＤＡ変換器、１５…電圧制御発振器、１６、１６１～１６４…ゲイン部、１７…デジタル制御発振器、２１…アップカウンター、２２…第１ラッチ、２３…第２ラッチ、２４…減算器、２５…排他的論理和回路、３１…積分部、３２…加算器、３３…ラッチ、１０…位相調整部、３０…加算器、Ｆｘ…クロック信号、Ｆｘ１～Ｆｘｎ…出力クロック信号、Ｆｃ…基準信号、Ｆｃ１～Ｆｃｎ…出力基準信号、ＯＵＴ１～ＯＵＴｎ…出力データ、Ｙ…周波数デルタシグマ変調信号、ＤＬｘ１～ＤＬｘｎ－１…遅延回路、ＤＬｃ１～ＤＬｃｎ－１…遅延回路、Ｄ１、ｄ１…第１データ、Ｄ２、ｄ２…第２データ

Claims (9)

1. 第１の信号を生成する発振部と、
   前記第１の信号と前記第１の信号とは異なる第２の信号とを用い、前記第１の信号と前記第２の信号との周波数比を計測する周波数比計測部と、
   前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、
   信号の出力側に向っての順序において、前記比較部の前に配置されたフィルタと、
   前記比較部の比較結果に基づいて、前記発振部の制御量を求める制御量計算部と、を備え、
   前記周波数比計測部は、互いに並列接続されている複数の周波数デルタシグマ変調部を含み、
   前記制御量計算部は、前記比較部の比較結果を所定倍して出力する第１回路部と、前記比較部の比較結果に対してそれぞれ異なる所定の回数積分を行う複数の第２回路部から構成される第２回路部群から選択される回路部と、前記比較部の比較結果に対してそれぞれ異なる所定の回数微分を行う複数の第３回路部から構成される第３回路部群から選択される回路部と、を備え、
   前記制御量計算部が求めた前記制御量に基づいて、前記発振部の前記第１の信号の周波数と位相との少なくとも一方を調整することを特徴とする周波数シンセサイザー。
2. 第１の信号を生成する発振部と、
   前記第１の信号と第２の信号とを用い、前記第１の信号と前記第２の信号との周波数比を計測する周波数比計測部と、
   前記周波数比計測部により計測された周波数比と周波数比の目標値とを比較する比較部と、
   信号の出力側に向っての順序において、前記比較部の後に配置されたフィルタと、
   前記比較部の比較結果に基づいて、前記発振部の制御量を求める制御量計算部と、を備え、
   前記周波数比計測部は、互いに並列接続されている複数の周波数デルタシグマ変調部を含み、
   前記制御量計算部は、前記比較部の比較結果を所定倍して出力する第１回路部と、
   前記比較部の比較結果に対し、それぞれ異なる所定の回数積分を行う複数の第２回路部から構成される第２回路部群から選択される少なくとも２つの異なる回路部と、
   前記比較部の比較結果に対し、それぞれ異なる所定の回数微分を行う複数の第３回路部から構成される第３回路部群から選択される少なくとも２つの異なる回路部と、を備え、
   前記制御量計算部が求めた前記制御量に基づいて、前記発振部の前記第１の信号の周波数と位相との少なくとも一方を調整することを特徴とする周波数シンセサイザー。
3. 前記比較部において、符号付２進数表現で信号処理を行う請求項１または２に記載の周波数シンセサイザー。
4. 前記周波数デルタシグマ変調部は、前記第１の信号と前記第２の信号との一方を用いて他方を周波数デルタシグマ変調する請求項１ないし３のいずれか１項に記載の周波数シンセサイザー。
5. 前記周波数デルタシグマ変調部は、出力信号をビットストリーム形式で出力する請求項４に記載の周波数シンセサイザー。
6. 前記周波数デルタシグマ変調部は、出力信号をデータストリーム形式で出力する請求項４に記載の周波数シンセサイザー。
7. 前記周波数比計測部は、前記複数の周波数デルタシグマ変調部に入力される前記第１の信号および前記第２の信号の少なくとも一方について、前記複数の周波数デルタシグマ変調部間で位相をずらす位相調整部を有する請求項６に記載の周波数シンセサイザー。
8. 前記発振部は、デジタル信号をアナログ信号に変換するデジタルアナログ変換器と、電圧制御発振器と、を有する請求項１ないし７のいずれか１項に記載の周波数シンセサイザー。
9. 前記発振部は、デジタル制御発振器を有する請求項１ないし７のいずれか１項に記載の周波数シンセサイザー。

Images