JP2013255003A - Δς変調システム及びデジタル信号処理装置 - Google Patents
Δς変調システム及びデジタル信号処理装置 Download PDFInfo
- Publication number
- JP2013255003A JP2013255003A JP2012127718A JP2012127718A JP2013255003A JP 2013255003 A JP2013255003 A JP 2013255003A JP 2012127718 A JP2012127718 A JP 2012127718A JP 2012127718 A JP2012127718 A JP 2012127718A JP 2013255003 A JP2013255003 A JP 2013255003A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulator
- pwm
- quantized
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】ΔΣ変調システムのコストを抑制する。
【解決手段】ΔΣ変調システムは、量子化信号をi[bit](iは1以上の整数)のデジタル信号として出力するΔΣ変調器25と、前記ΔΣ変調器25から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号を出力するPWM制御部45と、前記PWM制御部から出力されたPWM信号が入力されるローパスフィルタ55と、を備えている。
【選択図】図1
【解決手段】ΔΣ変調システムは、量子化信号をi[bit](iは1以上の整数)のデジタル信号として出力するΔΣ変調器25と、前記ΔΣ変調器25から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号を出力するPWM制御部45と、前記PWM制御部から出力されたPWM信号が入力されるローパスフィルタ55と、を備えている。
【選択図】図1
Description
本発明は、ΔΣ変調器を有するΔΣ変調システム及びデジタル信号処理装置に関するものである。
ΔΣ変調器は、例えば、非特許文献1に記載されているように、ループフィルタと、量子化器とを備えて構成される。
和保 孝雄、安田 明 監訳(原著者 Richard Schreier, Gabor C. Temes)ΔΣ型アナログ/デジタル変換器入門(Understanding Delta-Sigma Data Converters)、丸善株式会社、2007,pp1−17
ΔΣ変調器から出力されたデジタル信号をアナログ信号に変換するためデジタル−アナログ変換器(DAC)が用いられることがある。
ここで、ΔΣ変調器に入力される信号として、搬送帯域伝送信号を想定した場合、ΔΣ変調はオーバサンプリングを用いた処理であるため、DACには、非常に高速なサンプリングレートが要求される。
例えば、LTE(Long Term Evolution)及びIEEE 802.11a規格のように、帯域幅が20MHzもあるような広帯域の変調波に対してΔΣ変調を行うシステムにおいて、高いSNR(例えば、60dB)を確保しようとすると、オーバサンプリング比が128程度必要となる。したがって、帯域幅が20MHzであれば、2.56GHz(20MHz×128)という非常に高速なサンプリングレートが必要とされる。
このように非常に高速なサンプリングレートを有するDACは、高価であり、システムのコスト高を招く。
そこで、本発明は、高価なDACの使用を避けつつも、ΔΣ変調器から出力されたデジタル信号の変換を行えるようにすることを目的とする。
(1)本発明は、量子化信号をi[bit](iは1以上の整数)のデジタル信号として出力するΔΣ変調器と、前記ΔΣ変調器から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号を出力するPWM制御部と、前記PWM制御部から出力されたPWM信号が入力されるローパスフィルタと、を備えていることを特徴とするΔΣ変調システムである。
上記本発明によれば、ΔΣ変調器から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号が生成され、そのPWM信号は、ローパスフィルタを通過することで、量子化信号の大きさに応じた振幅を有するアナログ信号が生成される。したがって、DACを設けなくても、ΔΣ変調器から出力されたデジタル信号をアナログ信号に変換することができる。
上記本発明によれば、ΔΣ変調器から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号が生成され、そのPWM信号は、ローパスフィルタを通過することで、量子化信号の大きさに応じた振幅を有するアナログ信号が生成される。したがって、DACを設けなくても、ΔΣ変調器から出力されたデジタル信号をアナログ信号に変換することができる。
(2)前記iは、2以上の整数であるのが好ましい。ΔΣ変調器が2[bit]以上の量子化信号を出力することで、量子化雑音を低減することができる。ΔΣ変調器が2[bit]以上の量子化信号を出力する場合には、複数bitの量子化信号をアナログ信号に変換する必要が生じるが、本発明では、その変換が、PWM制御部及びローパスフィルタによって簡易に行うことができる。
(3)前記PWM制御部が出力する前記PWM信号は、前記PWM信号のHighレベルのランレングスが、1つの量子化信号に対応するPWM信号の長さ以下になるように、量子化信号がとり得るすべての値それぞれに対応するPWM信号は、すべて、Lowレベルの信号を含んでいるのが好ましい。
この場合、PWM信号のランレングスが長くなるのを防止することができる。
この場合、PWM信号のランレングスが長くなるのを防止することができる。
(4)他の観点からみた本発明は、量子化信号をi[bit](iは1以上の整数)のデジタル信号として出力するΔΣ変調器と、前記ΔΣ変調器から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号を出力するPWM制御部と、を備えていることを特徴とするデジタル信号処理装置である。
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
[1.システム構成]
図1は、実施形態に係るΔΣ変調システムを示している。このシステム1は、ΔΣ変調器25を備えたデジタル信号処理部(デジタル信号処理装置)21と、ローパスフィルタ55と、アナログフィルタ32と、を有している。
図1は、実施形態に係るΔΣ変調システムを示している。このシステム1は、ΔΣ変調器25を備えたデジタル信号処理部(デジタル信号処理装置)21と、ローパスフィルタ55と、アナログフィルタ32と、を有している。
デジタル信号処理部21は、帯域伝送方式の変調信号、例えば、RF(Radio Frequency)信号を表現する1bitデジタル信号(後述のPWM信号)を出力する。RF信号は、無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのRF信号、テレビ/ラジオなどの放送サービスのためのRF信号である。
デジタル信号処理部21から出力された1bitデジタル信号(PWM信号)は、ローパスフィルタ(CR回路など)55に与えられる。ローパスフィルタ55は、PWM信号のデューティ比が示す振幅情報を復元し、ΔΣ変調器25の量子化信号をアナログ信号として出力する。
ローパスフィルタ4から出力された信号は、RF信号の信号帯域外へノイズシェイピングされた量子化雑音(ノイズ成分)を除去するアナログフィルタ(バンドパスフィルタ又はローパスフィルタ)32に与えられる。
ローパスフィルタ4から出力された信号は、ΔΣ変調によってノイズシェイピングされた量子化雑音が除去されておりアナログRF信号となる。
ローパスフィルタ4から出力された信号は、ΔΣ変調によってノイズシェイピングされた量子化雑音が除去されておりアナログRF信号となる。
アナログフィルタ32として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、RF信号の周波数によって、適宜決定される。
なお、ΔΣ変調器25が、図1に示すように、バンドパス型ΔΣ変調器である場合には、アナログフィルタ32としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調器である場合には、アナログフィルタ32としてローパスフィルタが用いられる。
なお、ΔΣ変調器25が、図1に示すように、バンドパス型ΔΣ変調器である場合には、アナログフィルタ32としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調器である場合には、アナログフィルタ32としてローパスフィルタが用いられる。
システム1のうち、デジタル信号処理部21及びローパスフィルタ55は、量子化信号を生成して送信する送信機とみなすことができる。この場合、アナログフィルタ32を有する装置は、RF信号の受信機となる。また、システム1全体を、RF信号を送信する送信機であるとみなしてもよい。
デジタル信号処理部21は、RF信号によって送信される情報であるベースバンド信号(IQ信号)を出力するベースバンド部23と、デジタル直交変調などの処理を行う処理部24と、ΔΣ変調器25と、PWM制御部45と、制御部35と、を備えている。
ベースバンド部23は、IQベースバンド信号(I信号、Q信号それぞれ)をデジタルデータとして出力する。
処理部24は、IQベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部24からは、多ビットのデジタルデータ(離散値)によって表現されたデジタル信号形式の信号が出力される。
なお、処理部24における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
処理部24は、IQベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部24からは、多ビットのデジタルデータ(離散値)によって表現されたデジタル信号形式の信号が出力される。
なお、処理部24における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
処理部24は、直交変調のほか、DPD(Digital Pre-distortion)、CFR(Crest Factor Reduction)、DUC(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部24からは、上述のような各種のデジタル信号処理によって生成されたRF信号が出力される。
処理部24から出力されたデジタルRF信号は、ΔΣ変調器25に与えられる。本実施形態のΔΣ変調器25は、バンドパス型ΔΣ変調器として構成されている。なお、ΔΣ変調器25は、ローパス型であってもよいが、高周波のRF信号を扱う場合には、バンドパス型が有利である。
ΔΣ変調器25は、入力信号であるRF信号に対して、ΔΣ変調を行ってi[bit](iは1以上の整数、好ましくは、2以上の整数)の量子化信号を出力する。
i=1の場合、ΔΣ変調器25は、2値の量子化信号を出力するが、iが1よりも大きくなると、ΔΣ変調器25は、2値よりも多い多値の量子化信号を出力することになる。
量子化雑音は、量子化のステップ幅を小さくすれば低減することができため、量子化信号は、ステップ幅が小さくなるように、2値よりも、多値であるほうが、量子化雑音が低減される。
i=1の場合、ΔΣ変調器25は、2値の量子化信号を出力するが、iが1よりも大きくなると、ΔΣ変調器25は、2値よりも多い多値の量子化信号を出力することになる。
量子化雑音は、量子化のステップ幅を小さくすれば低減することができため、量子化信号は、ステップ幅が小さくなるように、2値よりも、多値であるほうが、量子化雑音が低減される。
制御部35は、周波数の制御などの制御機能を有しており、デジタル信号処理部21における各部、及びアナログフィルタ32を制御する。
[2.ΔΣ変調]
図2に示すように、ΔΣ変調器25は、ループフィルタ27と、量子化器28と、を備えている。
図2に示すΔΣ変調器25は、入力(本実施形態では、RF信号)Uが、ループフィルタ27に与えられる。ループフィルタ27の出力Yは、量子化器28に与えられる。量子化器28の出力(量子化信号)Vは、ループフィルタ27への他の入力として与えられる。
図2に示すように、ΔΣ変調器25は、ループフィルタ27と、量子化器28と、を備えている。
図2に示すΔΣ変調器25は、入力(本実施形態では、RF信号)Uが、ループフィルタ27に与えられる。ループフィルタ27の出力Yは、量子化器28に与えられる。量子化器28の出力(量子化信号)Vは、ループフィルタ27への他の入力として与えられる。
本実施形態の量子化器28は、i[bit]量子化器として構成されており、ループフィルタの出力Yを、例えば、n値=2iで量子化する。なお、nは、2のべき乗の値に限られるものではなく、2以上の任意の整数をとることができる。nの値を大きくするほど、量子化器28によって生じる量子化雑音を低減することができる。
量子化bit数を多くすると、ΔΣ変調器25のサンプリング周波数fsを下げても、量子化雑音を抑制することができる。したがって、量子化bit数を多くすることで、ΔΣ変調器25は比較的低速で動作する回路として構成できる。
さて、ΔΣ変調器25の特性は、信号伝達関数(STF;Signal Transfer Function)及び雑音伝達関数(NTF;Noise Transfer Function)によって表すことができる。
つまり、ΔΣ変調器25の入力をUとし、ΔΣ変調器25の出力をVとし、量子化雑音をEとしたときに、ΔΣ変調器25の特性を、z領域において表すと、次のとおりである。
つまり、ΔΣ変調器25の入力をUとし、ΔΣ変調器25の出力をVとし、量子化雑音をEとしたときに、ΔΣ変調器25の特性を、z領域において表すと、次のとおりである。
したがって、所望のNTFとSTFとが与えられると、ループフィルタ27の伝達関数を得ることができる。
図3は、1次ローパス型ΔΣ変調器125の線形z領域モデルのブロック図を示している。符号127がループフィルタの部分を示し、符号128が量子化器を示している。このΔΣ変調器125への入力をU(z)とし、出力をV(z)とし、量子化雑音をE(z)としたときに、ΔΣ変調器125の特性を、z領域において表すと、次のとおりである。
V(z)=U(z)+(1−z−1)E(z)
V(z)=U(z)+(1−z−1)E(z)
つまり、図3に示す1次ローパス型ΔΣ変調器125において、信号伝達関数STF(z)=1であり、雑音伝達関数NTF(z)=1−z−1である。
非特許文献1によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
上記変換式に従って、ローパス型ΔΣ変調器125のz領域モデルにおけるzを、z’=−z2に置き換えることでバンドパス型ΔΣ変調器が得られる。
上記変換式を用いると、n次のローパス型ΔΣ変調器(nは1以上の整数)を、2n次のバンドパス型Σ変調器に変換できる。
本発明者は、ローパス型ΔΣ変調器から、所望の周波数f0(θ=θ0)を、中心周波数f0として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式(3)に示す通りである。
ここで、
θ0=2π×(f0/fs) fsはΔΣ変調器のサンプリング周波数
ここで、
θ0=2π×(f0/fs) fsはΔΣ変調器のサンプリング周波数
式(2)の変換式では、特定の周波数θ0=π/2に関するものであったが、式(3)の変換式では、任意の周波数(θ0)に一般化されている。
図4は、図3に示す1次ローパス型ΔΣ変調器125を、式(3)の変換式で変換して得られた2次バンドパス型ΔΣ変調器25を示している。
なお、図3から図4への変換では、表記の便宜上、式(3)において、a=cosθ0とおいた下記の変換式を用いた。
なお、図3から図4への変換では、表記の便宜上、式(3)において、a=cosθ0とおいた下記の変換式を用いた。
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器(例えば、非特許文献1記載のCIFB構造、CRFF構造、CIFF構造など)に対しても適用できる。
ΔΣ変調器25は、前述の式(3)に基づいて、zの値が変換可能となっている。つまり、ΔΣ変調器25は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
制御部35は、ΔΣ変調器25に入力される信号の中心周波数(上述の搬送周波数f0)に応じて、前述の式(3)に基づいてΔΣ変調器25のzを変換することにより、任意の周波数の信号に対して、バンドパスΔΣ変調が行える。
このように、RF信号の搬送周波数f0に応じて、上記変換式(3)におけるcosθ0(係数a)を変更することで、サンプリング周波数fsを変更することなく、任意の周波数f0に対応したバンドパスΔΣ変調が行える。cosθ0を変更すると、式(1)に示すNTFの係数が変更されたことになるが、式の次数は維持される。このため、RF信号の搬送波周波数f0に応じて、バンドパス型ΔΣ変調器25の構成を変化させても、式の複雑度(次数)は変化せず、したがって、バンドパス型ΔΣ変調器25における信号処理負荷も変化しない。
このように、RF信号の搬送周波数f0に応じて、上記変換式(3)におけるcosθ0(係数a)を変更することで、サンプリング周波数fsを変更することなく、任意の周波数f0に対応したバンドパスΔΣ変調が行える。cosθ0を変更すると、式(1)に示すNTFの係数が変更されたことになるが、式の次数は維持される。このため、RF信号の搬送波周波数f0に応じて、バンドパス型ΔΣ変調器25の構成を変化させても、式の複雑度(次数)は変化せず、したがって、バンドパス型ΔΣ変調器25における信号処理負荷も変化しない。
このように本実施形態では、搬送波周波数f0を変化させても、バンドパス型ΔΣ変調器25における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器25における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数fsに依存するが、搬送波周波数f0を変化させても信号帯域幅が変化するわけではないためサンプリング周波数fsを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数f0の変化に対応するには、サンプリング周波数fsを変更する必要があり、この点において、バンドパス型が有利である。
また、式(3)を利用すると、ΔΣ変調器25を任意の周波数(f0)に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器25は、ローパス型とバンドパス型とに切り替え可能となっている。
また、制御部35は、処理部24を制御することによって、処理部24から出力されるRF信号の周波数を任意の周波数に変更してΔΣ変調器25に与えることができる。
さらに、制御部35は、変更されたRF信号の周波数を通過させるようにアナログフィルタ32の中心周波数が変更されるように、アナログフィルタ32を制御する。
[3.PWM]
量子化器28から出力されたi[bit]のデジタル信号(量子化信号)は、PWM制御部45によって、1[bit]のPWM信号に変換される。
たとえば、量子化器28の量子化bit数が3[bit]の場合、量子化器28からは、8(=2i=23)値の量子化信号を出力することができる。
量子化器28から出力されたi[bit]のデジタル信号(量子化信号)は、PWM制御部45によって、1[bit]のPWM信号に変換される。
たとえば、量子化器28の量子化bit数が3[bit]の場合、量子化器28からは、8(=2i=23)値の量子化信号を出力することができる。
PWM制御部45は、8値量子化信号に対して、パルス幅変調を行ってPWM信号を生成する。すなわち、PWM制御部45は、8値量子化信号の大きさに応じたパルス幅を持つパルスをPWM信号として生成する。
図5は、0〜7の大きさをとる8値量子化信号において、量子化信号がとり得る大きさ(0〜7)それぞれに対応したPWM信号を示している。
図5に示すように、量子化信号の大きさが0であればパルスは生成されず(パルス幅が0)、量子化信号の大きさが1であれば、パルス幅が1のパルスがPWM信号として生成される。量子化信号の大きさが2〜7である場合にも、同様に、量子化信号の大きさ2〜7に応じたパルス幅のパルスがPWM信号として生成される。
したがって、PWM信号において、パルス幅は、0〜7の大きさを持ち、デューティ比は、量子化信号の大きさに対応したものとなる。
図5に示すように、量子化信号の大きさが0であればパルスは生成されず(パルス幅が0)、量子化信号の大きさが1であれば、パルス幅が1のパルスがPWM信号として生成される。量子化信号の大きさが2〜7である場合にも、同様に、量子化信号の大きさ2〜7に応じたパルス幅のパルスがPWM信号として生成される。
したがって、PWM信号において、パルス幅は、0〜7の大きさを持ち、デューティ比は、量子化信号の大きさに対応したものとなる。
図5のようなPWM信号を生成するため、PWM制御部45のサンプリング周波数は、fs×(2i−1)=fs×7となる(fsは、ΔΣ変調器25のサンプリング周波数)。つまり、PWM制御部45は、ΔΣ変調器25のサンプリング周波数の(2i−1)倍以上のサンプリング周波数で動作すればよい。
デジタル信号処理部21は、ΔΣ変調器25のi[bit]量子化信号を、そのままデジタル信号処理部21の出力信号として出力するのではなく、量子化信号から変換された1bitのPWM信号をデジタル信号処理部21の出力信号として出力する。
このため、複数bitの量子化信号を出力されるようにΔΣ変調器25を構成して、量子化雑音を抑制しても、デジタル信号処理部21からは、複数bitの信号が出力されるわけではなく、1bitの信号が出力されるだけであるので、信号の取り扱いが容易になる。
このため、複数bitの量子化信号を出力されるようにΔΣ変調器25を構成して、量子化雑音を抑制しても、デジタル信号処理部21からは、複数bitの信号が出力されるわけではなく、1bitの信号が出力されるだけであるので、信号の取り扱いが容易になる。
以上のようにして生成されたPWM信号は、ローパスフィルタ55に与えられ、ローパスフィルタ55は、量子化信号の大きさ(振幅情報)が復元されたアナログ信号(復元信号)を出力する(図5参照)。
PWM制御部45及びLPF55は、DACのように機能するため、高価なDACを設けなくても、ΔΣ変調器25から出力された量子化信号を、アナログ信号にすることができる。
PWM制御部45及びLPF55は、DACのように機能するため、高価なDACを設けなくても、ΔΣ変調器25から出力された量子化信号を、アナログ信号にすることができる。
図6,7は、PWM制御部45によって生成されるPWM信号の変形例を示している。図6,7に示すPWM信号を生成するPWM制御部45には、図5に示すPWM信号を生成するためのサンプリング周波数fs×(2i−1)よりも大きい、fs×(2i)のサンプリング周波数が与えられる。
PWM変調のサンプリング周波数が、fs×8(i=3)である場合、PWM信号のパルス幅は0から8までの大きさをとることができる。ただし、図6に示すPWM信号は、図5に示すPWM信号と同様に、8値量子化信号の大きさ(0〜7)に応じたパルス幅をとる。
図6に示すPWM信号では、一つの量子化信号に対応した時間帯(1/fs)の最初のサンプリング周期(1/(fs×2i))が、0出力(Lowレベル信号)に設定されている。この0出力は、量子化信号がとり得るすべての値(0〜)それぞれに対応するPWM信号すべてに含まれている。
したがって、パルス幅が最大となるPWM信号(7の大きさの量子化信号に対応するPWM信号)が連続して発生しても、図7に示すように、PWM信号のHighレベルのランレングスは、1つの量子化信号に対応するPWM信号の長さ(1/fs)以下になり、ランレングスを、一つの量子化信号に対応した時間帯(1/fs)毎で切ることができる。
なお、0出力は、一つの量子化信号に対応した時間帯(1/fs)における任意の位置に設定することができる。
なお、0出力は、一つの量子化信号に対応した時間帯(1/fs)における任意の位置に設定することができる。
[4.付記]
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
1 ΔΣ変調システム
21 デジタル信号処理部(デジタル信号処理装置)
25 バンドパス型ΔΣ変調器
45 PWM制御部
55 ローパスフィルタ
21 デジタル信号処理部(デジタル信号処理装置)
25 バンドパス型ΔΣ変調器
45 PWM制御部
55 ローパスフィルタ
Claims (4)
- 量子化信号をi[bit](iは1以上の整数)のデジタル信号として出力するΔΣ変調器と、
前記ΔΣ変調器から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号を出力するPWM制御部と、
前記PWM制御部から出力されたPWM信号が入力されるローパスフィルタと、
を備えていることを特徴とするΔΣ変調システム。 - 前記iは、2以上の整数である
請求項1記載のΔΣ変調システム。 - 前記PWM制御部が出力する前記PWM信号は、前記PWM信号のHighレベルのランレングスが、1つの量子化信号に対応するPWM信号の長さ以下になるように、量子化信号がとり得るすべての値それぞれに対応するPWM信号は、すべて、Lowレベルの信号を含んでいる
請求項1又は2記載のΔΣ変調システム。 - 量子化信号をi[bit](iは1以上の整数)のデジタル信号として出力するΔΣ変調器と、
前記ΔΣ変調器から出力されたi[bit]のデジタル信号が示す量子化信号の大きさに応じたデューティ比のPWM信号を出力するPWM制御部と、
を備えていることを特徴とするデジタル信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127718A JP2013255003A (ja) | 2012-06-05 | 2012-06-05 | Δς変調システム及びデジタル信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127718A JP2013255003A (ja) | 2012-06-05 | 2012-06-05 | Δς変調システム及びデジタル信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013255003A true JP2013255003A (ja) | 2013-12-19 |
Family
ID=49952208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127718A Pending JP2013255003A (ja) | 2012-06-05 | 2012-06-05 | Δς変調システム及びデジタル信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013255003A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016050046A1 (zh) * | 2014-09-29 | 2016-04-07 | 中兴通讯股份有限公司 | 一种实现编码调制的方法及发射机 |
JP2017098950A (ja) * | 2015-11-13 | 2017-06-01 | セイコーエプソン株式会社 | 周波数シンセサイザー |
CN110945783A (zh) * | 2017-08-04 | 2020-03-31 | 三菱电机株式会社 | 失真减轻量化器电路、减轻失真噪声的方法和数字发送机 |
-
2012
- 2012-06-05 JP JP2012127718A patent/JP2013255003A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016050046A1 (zh) * | 2014-09-29 | 2016-04-07 | 中兴通讯股份有限公司 | 一种实现编码调制的方法及发射机 |
US10142050B2 (en) | 2014-09-29 | 2018-11-27 | Xi'an Zhongxing New Software Co., Ltd | Encoding modulation method and transmitter |
JP2017098950A (ja) * | 2015-11-13 | 2017-06-01 | セイコーエプソン株式会社 | 周波数シンセサイザー |
JP2020174410A (ja) * | 2015-11-13 | 2020-10-22 | セイコーエプソン株式会社 | 周波数シンセサイザー |
JP7031702B2 (ja) | 2015-11-13 | 2022-03-08 | セイコーエプソン株式会社 | 周波数シンセサイザー |
CN110945783A (zh) * | 2017-08-04 | 2020-03-31 | 三菱电机株式会社 | 失真减轻量化器电路、减轻失真噪声的方法和数字发送机 |
JP2020520566A (ja) * | 2017-08-04 | 2020-07-09 | 三菱電機株式会社 | 歪み軽減量子化器回路、歪み雑音を軽減する方法及びデジタル送信機 |
CN110945783B (zh) * | 2017-08-04 | 2023-08-11 | 三菱电机株式会社 | 失真减轻量化器电路、减轻失真噪声的方法和数字发送机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8165549B2 (en) | Method for notch filtering a digital signal, and corresponding electronic device | |
US7224302B2 (en) | Integrated PM/FM modulator using direct digital frequency synthesis and method therefor | |
EP1488525B1 (en) | A system and method for adaptive sigma-delta modulation | |
US6842129B1 (en) | Delta-sigma analog-to-digital converter | |
CN104115406B (zh) | 连续时间的mashς‑δ模数转换 | |
KR20130116901A (ko) | 직교 변조 시스템을 이용하는 무선 오디오 장비 | |
Ebrahimi et al. | Time-interleaved delta-sigma modulator for wideband digital GHz transmitters design and SDR applications | |
EP3103198B1 (en) | Transmitter and method of transmitting | |
EP3158648B1 (en) | Signal amplification and transmission based on complex delta sigma modulator | |
JP5919712B2 (ja) | 送信機、通信システム、及び無線基地局装置 | |
WO2013183550A1 (ja) | 信号変換装置及び送信機 | |
US9071303B2 (en) | Level de-multiplexed delta sigma modulator based transmitter | |
JP2013255003A (ja) | Δς変調システム及びデジタル信号処理装置 | |
US20110007836A1 (en) | Sample rate conversion in delta-sigma modulators | |
JP6064485B2 (ja) | 信号処理装置及び無線機 | |
JP5935519B2 (ja) | Δς変調システム | |
US9264063B2 (en) | Method for designing band pass delta-sigma modulator, band pass delta-sigma modulator, signal processing device, and radio transceiver | |
Ralph et al. | Using high pass sigma-delta modulation for Class-S power amplifiers | |
TWI395413B (zh) | 帶通三角積分調變器 | |
WO2013183534A1 (ja) | 無線送信機、及び信号処理装置 | |
JP2014014045A (ja) | 信号変換装置、及びこれを用いた送信機 | |
JP5418709B2 (ja) | 信号変換装置及び送信機 | |
JP2014014066A (ja) | 信号変換装置、信号出力装置、及び送信機 | |
Sirmayanti et al. | Joint odd-even quantisation in cartesian delta-sigma (ΔΣ) upconverters | |
US10848176B1 (en) | Digital delta-sigma modulator with non-recursive computation of residues |