CN104115406B - 连续时间的mashς‑δ模数转换 - Google Patents

连续时间的mashς‑δ模数转换 Download PDF

Info

Publication number
CN104115406B
CN104115406B CN201280069591.7A CN201280069591A CN104115406B CN 104115406 B CN104115406 B CN 104115406B CN 201280069591 A CN201280069591 A CN 201280069591A CN 104115406 B CN104115406 B CN 104115406B
Authority
CN
China
Prior art keywords
signal
stage
quantized
output end
feedback signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280069591.7A
Other languages
English (en)
Other versions
CN104115406A (zh
Inventor
基莫·库利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN104115406A publication Critical patent/CN104115406A/zh
Application granted granted Critical
Publication of CN104115406B publication Critical patent/CN104115406B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/394—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different orders of the loop filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种连续时间的MASHΣ‑ΔADC包括具有1.5位的第一调制器和具有1位的第二调制器，所述第一调制器和所述第二调制器分别还接收来自另一调制器的反馈。在第二调制器处以较高的频率采样，在将第二调制器的输出与第一调制器的输出求和之前，执行抽取。

Description

连续时间的MASHΣ-Δ模数转换
技术领域
本公开涉及一种模数转换器、包括该模数转换器的无线通信装置、和一种模数转换的方法。
背景技术
提供多级噪声整形(称为MASH)的模数转换器当使用离散时间的开关电容器电路实现时，通过采用级联的ΔΣ调制器，是有效的和可缩放的。该模数转换器对于要求既支持窄带标准(例如，全球移动通信系统(GSM))又支持宽带标准(例如，第三代合作伙伴计划长期演进(3GPP LTE)，也称为LTE)的蜂窝接收器是非常有用的，且具有小的电路焊垫和高的能量效率。
通过使用连续时间电路，而不使用离散时间开关电容器电路，模拟基带滤波可以在蜂窝接收器中和测量接收器中被减轻，可以不需要单独的模拟基带滤波器块。然而，在数字域中，单独的噪声消除滤波器要求采用MASH方案，这样的噪声消除滤波器的使用需要匹配模拟域传递功能和数字域传递功能。该匹配难以在无需校正制程变化和温度漂移的情况下保持连续时间电路。
因此，需要改善的模数转换器和模数转换的方法。
发明内容
根据第一方面，提供了一种模数转换器ADC，包括：
第一连续时间CT的ΔΣ调制器，所述第一连续时间CT的ΔΣ调制器包括：第一模拟级，所述第一模拟级被布置成根据输入信号、第一反馈信号和第二反馈信号生成第一误差信号；第一量化器，所述第一量化器被布置成，通过以第一采样速率将所述第一误差信号量化成至少三级，来生成第一量化信号；和第一数模转换器DAC，所述第一数模转换器DAC被布置成从所述第一量化信号生成所述第一反馈信号；
第二一阶CTΔΣ调制器，该第二一阶CTΔΣ调制器包括：第二模拟级，所述第二模拟级被布置成根据所述第一误差信号、所述第一反馈信号和所述第二反馈信号生成第二误差信号；第二量化器，所述第二量化器被布置成，通过以第二采样速率将所述第二误差信号量化成两级，来生成第二量化信号；和第二DAC，所述第二DAC被布置成从所述第二量化信号生成所述第二反馈信号；和
输出级，所述输出级被布置成，通过将所述第一量化信号和所述第二量化信号求和，生成输出信号。
根据第二方面，提供了一种模数转换的方法，包括：
在第一连续时间CT中，ΔΣ调制器：根据输入信号、第一模拟反馈信号和第二模拟反馈信号生成第一误差信号，通过以第一采样速率将所述第一误差信号量化成至少三级，来生成第一量化信号，和从所述第一量化信号生成所述第一模拟反馈信号；
在第二一阶CTΔΣ调制器中：根据所述第一误差信号、所述第一模拟反馈信号和所述第二模拟反馈信号生成第二误差信号，通过以第二采样速率将所述第二误差信号量化成两级，来生成第二量化信号，和从所述第二量化信号生成所述第二模拟反馈信号；以及
通过将所述第一量化信号和所述第二量化信号求和来生成输出信号。
因此，ADC可包括，级联的两个CTΔΣ-调制器，其中，第一CTΔΣ-调制器或主CTΔΣ-调制器采用多位量化，第二CTΔΣ-调制器或者级联的CTΔΣ-调制器是具有1位量化的一阶调制器。通过第一CTΔΣ-调制器所生成的多位第一量化信号可以与通过第二CTΔΣ-调制器所生成的1位第二量化信号求和，以形成ADC输出信号和用于第一CTΔΣ-调制器的第一反馈信号。第一CTΔΣ-调制器可以是任何阶，即，一阶或者更高阶。在第一量化器量化成三级的实施方式中，第一量化器可以是1.5位量化器。第二CTΔΣ-调制器可以连续地跟踪第一调制器的量化误差。这些特征使ADC具有低的复杂度，尤其是因为数字噪声消除滤波器可以是不需要的且因为模拟传递功能和数字传递功能的匹配可以不需要。ADC还可具有对于生成第一反馈信号的第一DAC的减轻的线性要求，因为从第二CTΔΣ-调制器到第一CTΔΣ-调制器的误差反馈回路由于两级(即，1位量化)的使用而可以固有地是线性的。尽管在第一量化器中具有三级量化，第二量化器的1位量化可以减轻用于在第一多位DAC中动态元件匹配技术的要求以补偿非线性，可以消除匹配动态元件的需求。
第二采样速率可以高于第一采样速率，输出级可包括抽取滤波器，该抽取滤波器用于在将第一量化信号和第二量化信号求和之前，转换第二量化信号的第二采样速率至等于第一采样速率。同样，该方法可包括第二采样速率高于第一采样速率，并且在将第一量化信号和第二量化信号求和之前，转换第二量化信号的第二采样速率至等于第一采样速率。采用高于第一采样速率的第二采样速率，可以改善通过ADC的噪声整形。例如，第二采样速率可以是第一采样速率的整数倍，使得具有低的复杂性。该特征在ADC的离散时间的开关电容器实现中是不可能的，因为在第一调制器输入端执行采样。相对于第二CTΔΣ-调制器的反馈回路中的延迟，该特征可以减小第一CTΔΣ-调制器的反馈回路中的过度延迟的影响。此外，通过宽的转换带宽可以提供改善的能量效率，这是因为第二CTΔΣ-调制器可以比简单的1位第二CTΔΣ-调制器在更慢的采样速率下操作。
第二采样速率可选自多个不同的速率，所述多个不同的速率中的至少一个速率高于所述第一采样速率，且所述输出级可包括抽取滤波器，所述抽取滤波器用于在将所述第一量化信号和所述第二量化信号求和之前，将所述第二量化信号的高于所述第一采样速率的所述第二采样速率转换成等于所述第一采样速率。同样地，该方法可包括从多个不同的速率选择第二采样速率，所述多个不同的速率中的至少一个速率高于所述第一采样速率，并且在将所述第一量化信号和所述第二量化信号求和之前，将所述第二量化信号的高于所述第一采样速率的所述第二采样速率转换成等于所述第一采样速率。再一次，采用高于第一采样速率的第二采样速率，可以改善通过ADC的噪声整形，例如，为了低的复杂性，第二采样速率可以是第一采样速率的整数倍。通过可选自多个不同的速率的第二采样速率，ADC的动态范围可以被缩放(例如，以数十分贝)而不改变ADC的信号传递函数，由此通过减轻接收器增益预算平衡而简化接收器设计。这样的特征便于再次利用现有的CTΔΣ-调制器设计。例如，用于在宽带码分多址(WDCMDA)系统中使用而设计的ADC转换器可以被用作用于在LTE系统中使用的ADC的第一CTΔΣ-调制器的基础。
输出级可以被布置成缩放所述第一量化信号和所述第二量化信号中的至少一个。同样，该方法可包括，缩放所述第一量化信号和所述第二量化信号中的至少一个。这提供了匹配第一CTΔΣ-调制器和第二CTΔΣ-调制器的数字域的简单方式。
第一CTΔΣ调制器可具有可选自多个不同的值的阶。同样，该方法可包括从多个不同的值选择第一CTΔΣ调制器的阶。例如，可选的阶可以是一阶、二阶、三阶和四阶中的一个。该特征使低阶能够用于最大节能，当要求额外的滤波时，使用高阶。还能够使ADC用在多个模式中，例如，GSM模式、WCDMA模式和LTE模式。
第一模拟级可包括：第一差分级，所述第一差分级被布置成：通过从所述输入信号减去所述第一反馈信号和所述第二反馈信号，生成第一差分信号；和第一滤波器，所述第一滤波器被布置成：通过对所述第一差分信号进行滤波，生成所述第一误差信号。同样，该方法可包括通过从所述输入信号减去所述第一反馈信号和第二反馈信号，生成第一差分信号；和通过所述第一差分信号进行滤波，生成所述第一误差信号。因此，第一差分信号可以跟踪第一CTΔΣ-调制器和第二CTΔΣ-调制器两者的量化误差。
在一个实施方式中，第一滤波器可包括：第一积分器，所述第一积分器被联接到所述第一差分级的输出端，以接收所述第一差分信号；减法级，所述减法级被联接到所述第一积分器的输出端，以接收第一中间信号，且被布置成通过从所述第一中间信号减去所述第一反馈信号和第二反馈信号，生成第二中间信号；和第二积分器，所述第二积分器被联接到所述减法级的输出端且被布置成从所述第二中间信号生成所述第一误差信号。在该布置中，第二CTΔΣ-调制器是二阶的，且提供了在复杂性和滤波之间的多方面的折中。同样，该方法可包括通过对第一差分信号求积分，生成第一中间信号；通过从第一中间信号减去第一反馈信号和第二反馈信号，生成第二中间信号；以及通过对第二中间信号求积分，生成第一误差信号。
在该实施方式中，第一模拟级可以被布置成缩放所述输入信号、所述第一反馈信号、所述第二反馈信号和所述第一中间信号中的至少一个。同样，该方法可包括缩放所述输入信号、所述第一反馈信号、所述第二反馈信号和所述第一中间信号中的至少一个。这可以便于匹配ADC中的信号，例如，使第一反馈信号和第二反馈信号的比例匹配第一量化信号和第二量化信号的比例。
在另一实施方式中，第一滤波器可包括：第一积分器，所述第一积分器被联接到所述第一差分级的输出端以接收所述第一差分信号；第二积分器，所述第二积分器被联接到所述第一积分器的输出端以接收第一中间信号；和第一求和级，所述第一求和级具有联接到所述第一积分器的输出端的第一输入端、联接到所述第二积分器的输出端的第二输入端和用于发送所述第一误差信号的输出端。同样，该方法可包括通过对第一差分信号求积分生成第一中间信号，对第一中间信号求积分，且通过将第一中间信号和所积分的第一中间信号求和，生成第一误差信号。因此，第一CTΔΣ-调制器可以设置有一个或多个前馈路径，其可以改善噪声整形和线性。
在该实施方式中，第一模拟级可以被布置成缩放所述输入信号、所述第一反馈信号、所述第二反馈信号和所述第一中间信号中的至少一个。同样，该方法可包括缩放所述输入信号、所述第一反馈信号、所述第二反馈信号和所述第一中间信号中的至少一个。这可以便于匹配ADC中的信号，例如，使第一反馈信号和第二反馈信号的比例匹配第一量化信号和第二量化信号的比例。
在另一实施方式中，所述第一滤波器包括：第一积分器，所述第一积分器被联接到所述第一差分级的输出端，以接收所述第一差分信号；第二求和级，所述第二求和级具有第一输入端和第二输入端，所述第一输入端被联接到所述第一积分器的输出端以接收第一中间信号，所述第二输入端被联接到所述第二模拟级的输出端以接收所述第二误差信号；第二积分器，所述第二积分器被联接到所述第二求和级的输出端以接收第二中间信号，和第一求和级，所述第一求和级具有联接到所述第一积分器的输出端的第一输入端、联接到所述第二积分器的输出端的第二输入端和用于发送所述第一误差信号的输出端。
同样，该方法可包括：通过对第一差分信号求积分而生成第一中间信号，通过将第一中间信号和第二误差信号求和而生成第二中间信号，对第二中间信号求积分，和通过将第一中间信号和所积分的第二中间信号求和而生成第一误差信号。通过该方式，通过提供从第二CTΔΣ-调制器到第一模拟级的反馈路径，在ADC的频率响应中可以提供陷波，这可以优化可以信噪比(尤其是对于较高的带宽)而不改变输入信号电平的最大允许范围。
在该实施方式中，所述第一模拟级可以被布置成缩放所述输入信号、所述第一反馈信号、所述第二反馈信号、所述第一中间信号和所述第二误差信号中的至少一个。同样，该方法可包括缩放所述输入信号、所述第一反馈信号、所述第二反馈信号、所述第一中间信号和所述第二误差信号中的至少一个。这便于第一CTΔΣ-调制器和第二CTΔΣ-调制器的模拟域的匹配。
第二模拟级可包括：第二差分级，所述第二差分级被布置成通过从所述第一误差信号减去所述第一反馈信号和第二反馈信号，来生成第二差分信号；和第二滤波器，所述第二滤波器被布置成通过对所述第二差分信号求积分，生成所述第二误差信号。同样，该方法可包括：通过从第一误差信号减去第一反馈信号和第二反馈信号，生成第二差分信号；通过对第二差分信号求积分，生成第二误差信号。通过该方式，第二CTΔΣ-调制器可以跟踪第一CTΔΣ-调制器的量化误差。
还提供了包括ADC的无线通信装置。
附图说明
参考附图，现将仅通过实施例描述优选的实施方式，其中：
图1是ADC的框图；
图2是示出图1的ADC的第一实施方式的更多细节的框图；
图3是示出图1的ADC的第二实施方式的更多细节的框图；
图4是示出图1的ADC的第三实施方式的更多细节的框图；
图5是利用不同的采样速率的ADC的数字输出信号的频谱的曲线图；和
图6是包括ADC的无线通信装置的框图。
具体实施方式
参考图1，ADC500包括：第一CTΔΣ-调制器100、第二CTΔΣ-调制器200、和输出级300。第一CTΔΣ-调制器100包括：在回路中联接的第一模拟级130、第一量化级120和第一DAC110。用于接收作为模拟信号的输入信号Vin的ADC500的第一输入端102被联接到第一模拟级130的第一输入端。第一模拟级130的第二输入端101接收第一反馈信号F1，该第一反馈信号F1在第一CTΔΣ-调制器100的内部生成，第一模拟级130的第三输入端通过第一CTΔΣ-调制器100的第二输入端106接收来自第二CTΔΣ-调制器200的第二反馈信号F2。通过第一差分级132和第一滤波器150(下文将更详细地描述)，第一模拟级130生成第一误差信号E1，该第一误差信号E1在第一模拟级130的输出端103处被发送。
第一模拟级130的输出端103被联接到第一量化器120的第一输入端122。第一量化器120的第二输入端接收第一时钟信号CL1。响应于第一时钟信号CL1，第一量化器120以第一采样速率采样和量化第一误差信号E1，该第一采样速率是第一时钟信号CL1的频率，第一量化器120的输出端128被联接到第一CTΔΣ-调制器100的第一输出端104，用于将第一误差信号E1的量化的样本发送到输出级300。为了量化第一误差信号E1，第一量化器120采用至少两个阈值级，因此，第一误差信号E1的量化的样本可具有至少三个值中的任一个值，也称为量化级。三级量化对应于1.5位量化。可替选地，例如，用于量化的三个阈值级的使用导致具有四个量化级的第一误差信号E1，其对应于2位量化。通过该方式，第一量化器120将第一误差信号E1从模拟域转换成数字域。
第一量化器120的输出端128也被联接到第一DAC110的输入端112，第一DAC110将量化的第一误差信号E1从数字域转换到模拟域作为第一反馈信号F1。第一DAC110的输出端118被联接到第一模拟级130的第二输入端101，用于将第一反馈信号F1发送到第一模拟级130。
第一模拟级130的输出端103被联接到第一CTΔΣ-调制器100的第二输出端108，用于将第一误差信号E1发送到第二CTΔΣ-调制器200。第一DAC110的输出端118也被联接到第一CTΔΣ-调制器100的第三输出端107，用于将第一反馈信号F1发送到第二CTΔΣ-调制器200。
第二CTΔΣ-调制器200包括在回路中联接的第二模拟级230、第二量化级220和第二DAC210。第二CTΔΣ-调制器200的第一输入端208被联接到第一CTΔΣ-调制器100的第二输出端108，用于接收第一误差信号E1；且被联接到第二模拟级230的第一输入端，用于将第一误差信号E1发送到第二模拟级230。第二CTΔΣ-调制器200的第二输入端207被联接到第一CTΔΣ-调制器100的第三输出端107，用于接收第一反馈信号F1；且被联接到第二模拟级230的第二输入端，用于将第一反馈信号F1发送到第二模拟级230。第二模拟级230的第三输入端接收第二反馈信号F2，该第二反馈信号F2在第二CTΔΣ-调制器200的内部生成。第二模拟级230(下文将更详细地描述)生成第二误差信号E2，该第二误差信号E2在第二模拟级230的输出端203处被发送。
第二模拟级230的输出端203被联接到第二量化器220的第一输入端222。第二量化器220的第二输入端接收第二时钟信号CL2。响应于第二时钟信号CL2，第二量化器220以第二采样速率采样和量化第二误差信号E2，该第二采样速率是第二时钟信号CL2的频率，第二量化器220的输出端228被联接到第二CTΔΣ-调制器200的第一输出端204，用于将第二误差信号E2的量化的样本发送到输出级300。为了量化第二误差信号E2，第二量化器220仅采用一个阈值级，因此，第二误差信号E2的量化的样本可具有仅两个值中的任一个，也称为量化级。两级量化对应于1位量化。通过该方式，第一量化器120将第二误差信号E2从模拟域转换成数字域。
第一时钟信号CL1的频率和第二时钟信号CL2的频率可以相等，在该情况下，第一采样速率和第二采样速率相等，或者第二时钟信号CL2的频率可高于第一时钟信号CL1的频率，在该情况下，第二采样速率高于第一采样速率。通常，第二采样速率可以是第一采样速率的K倍，也就是说，CL2＝K.CL1，其中，K是不小于1的常数。便利地，K可以是整数，且尤其是2的幂。
第二量化器220的输出端228被联接到第二DAC210的输入端212，该第二DAC210将所量化的第二误差信号E2从数字域转换到模拟域作为第二反馈信号F2。第二DAC210的输出端218被联接到第二模拟级230的第三输入端，用于将第二反馈信号F2发送到第二模拟级230；且被联接到第二CTΔΣ-调制器200的第二输出端206，用于将第二反馈信号F2发送到第一CTΔΣ-调制器100。第二CTΔΣ-调制器200的第二输出端206被联接到第一CTΔΣ-调制器100的第二输入端106。
输出级300包括：第一输入端302，该第一输入端302被联接到第一CTΔΣ-调制器100的第一输出端104，用于接收所量化的第一误差信号E1(可替选地称为第一量化信号Q1)；和第二输入端304，该第二输入端304被联接到第二CTΔΣ-调制器200的第一输出端204，用于接收所量化的第二误差信号E2(可替选地称为第二量化信号Q2)。输出级300在数字域中将第一量化信号Q1与第二量化信号Q2求和，然后在ADC500的输出端308处发送该求和值作为数字输出信号Dout，该数字输出信号Dout是多位字。
参考图2，ADC500的第一实施方式包括在图1中所示出的各个元件，这些元件不再描述；下文仅描述另外的细节。第一模拟级130包括具有第一非反相输入端134的第一差分级132，该第一非反相输入端134通过具有缩放因子a的第一缩放级191被联接到ADC500的第一输入端102。第一差分级132还包括：第二反相输入端135，该第二反相输入端135通过具有缩放因子b/M的第二缩放级192被联接到第一CTΔΣ-调制器100的第二输入端106，用于接收第二反馈信号F2；和第三反相输入端136，该第三反相输入端136通过具有缩放因子b的第三缩放级193被联接到第一DAC110的输出端118，用于接收第一反馈信号F1。第一差分级132通过从输入信号Vin减去第一反馈信号F1和第二反馈信号F2生成第一差分信号D1，且将第一差分信号D1在第一差分级132的输出端138处发送。
第一差分级132的输出端138被联接到第一积分器140的输入端142。第一积分器140通过对第一差分信号D1求积分生成第一中间信号I1。第一中间信号I1在第一积分器140的输出端148处被发送，第一积分器140的输出端148通过具有缩放因子c的第四缩放级194被联接到减法级152的第一非反相输入端154。减法级152的第二反相输入端155通过具有缩放因子d/M的第五缩放级195被联接到第一CTΔΣ-调制器100的第二输入端106，用于接收第二反馈信号F2，并且第三反相输入端156通过具有缩放因子d的第六缩放级196被联接到第一DAC110的输出端118，用于接收第一反馈信号F1。减法级152通过从第一中间信号I1减去第一反馈信号F1和第二反馈信号F2，生成第二中间信号I2，且在减法级152的输出端158处发送第二中间信号I2。
减法级152的输出端158被联接到第二积分器160的输入端162。第二积分器160通过对第二中间信号I2求积分而生成第一误差信号E1。第一误差信号E1在第二积分器160的输出端168处被发送，第二积分器160的输出端168通过第一模拟级130的输出端103被联接到第一量化器120的输入端122。第一积分器140和第二积分器160与减法级152一起形成第一滤波器150。
继续参考图2，第二模拟级230包括具有第一反相输入端234的第二差分级232，第一反相输入端234通过具有缩放因子e的第七缩放级291被联接到第二CTΔΣ-调制器200的第二输入端207，用于接收第一反馈信号F1。第二差分级232还包括：第二反相输入端235，该第二反相输入端235通过具有缩放因子f/M的第八缩放级292被联接到第二DAC210的输出端218，用于接收第二反馈信号F2，和第三非反相输入端236，该第三非反相输入端236通过具有缩放因子e的第九缩放级293被联接到第二CTΔΣ-调制器200的第一输入端208，用于接收第一误差信号E1。第二差分级232通过从第一误差信号E1减去第一反馈信号F1和第二反馈信号F2，生成第二差分信号D2，且在第二差分级232的输出端238处发送第二差分信号D2。第一CTΔΣ-调制器100的量化误差是在第一误差信号E1和第一反馈信号F1之间的差值。事实上，该量化误差被用作第二CTΔΣ-调制器200的输入信号。
第二差分级232的输出端238被联接到第二滤波器260的输入端262。第二滤波器260通过对第二差分信号D2求积分，生成第二误差信号E2。第二误差信号E2在第二滤波器260的输出端268处被发送，第二滤波器260的输出端268通过第二模拟级230的输出端203被联接到第二量化器220的输入端222。
输出级300包括输出求和级310，该输出求和级310具有：第一输入端314，该第一输入端314被联接到输出级300的第一输入端302，用于接收第一量化信号Q1；和第二输入端316，该第二输入端316通过具有缩放因子1/M的第十缩放级320被联接到输出级300的第二输入端304，用于接收第二量化信号Q2。输出求和级310通过将第一量化信号Q1和第二量化信号Q2求和，生成输出信号Dout，且在输出求和级310的输出端318处发送输出信号Dout，该输出求和级310的输出端318被联接到ADC500的输出端308。
在数字域中，在输出级300中，来自第二CTΔΣ-调制器200的第二量化信号Q2通过第十缩放级320以因子M缩小，且与来自第一CTΔΣ-调制器100的第一量化信号Q1求和。第一量化信号Q1还可以可选地通过另一未示出的缩放级来缩放。类似地，在模拟域中，第二反馈信号F2通过第二缩放级192、第五缩放级195和第八缩放级292以因子M缩小，且在第一差分级132、第二差分级232和减法级152中与第一反馈信号F1求和。因此，仅第二缩放级192、第五缩放级195、第八缩放级292和第十缩放级320的因子M需要被匹配以匹配模拟域和数字域。因此，不需要匹配s域模拟传递函数和z域数字传递函数。在数字域中、尤其是在第十缩放级320中因子M的实现值可包括提供校正以便匹配在模拟域中、尤其在第二缩放级192、第五缩放级195和第八缩放级292中因子M的实现值。此外，可以包括校正第二反馈信号F2，第二反馈信号F2从第二DAC210的输出端218被反馈回第二缩放级192、第五缩放级195和第八缩放级292。
参考图3，ADC500的第二实施方式包括在图1中示出的各个元件，这些元件不再描述。此外，在图3中所示出的第二CTΔΣ-调制器200和输出级300与参考图2所描述的第二CTΔΣ-调制器200和输出级300相同，因此这些内容也不再描述。仅图3中所示的实施方式的第一模拟级130与图2中所示的第一模拟级130不同，下文描述这一点。
如参考图2所描述，图3的第一模拟级130包括：第一差分级132和第一缩放级191、第二缩放级192和第三缩放级193，用于生成第一差分信号D1；和用于生成第一中间信号I1的第一积分器140。第一积分器140的输出端148通过具有缩放因子c的第四缩放级194被联接到第二积分器160的输入端162。第一求和级180具有第一非反相输入端184和第二非反相输入端186，第一非反相输入端184被联接到第二积分器的输出端168，且第二非反相输入端186通过具有缩放因子g的第七缩放级197被联接到第一积分器140的输出端148。可选地，第一求和级180可具有另一非反相输入端，该另一非反相输入端通过另一缩放级被联接到ADC500的第一输入端102。第一求和级180通过将第一中间信号I1和通过第二积分器160所提供的积分的第一中间信号I1求和，生成第一误差信号E1，且在第一求和级180的输出端188处发送第一误差信号E1，第一求和级180的输出端188通过第一模拟级130的输出端103被联接到第一量化器120的输入端122。在图3中所示出的第一CTΔΣ-调制器100是二阶的且具有前馈结构。通过使用用于第一CTΔΣ-调制器100的前馈结构，省掉了通过图2的减法级152从第一中间信号I1减去第一反馈信号F1和第二反馈信号F2的减法。与通过图2的第一CTΔΣ-调制器100所采用的反馈结构相比，前馈结构提供了更有效的噪声整形，第一误差信号E1、第一量化信号Q1和第一反馈信号F1主要是独立于信号的量化噪声，这导致较低的失真。此外，相对于在图2中所示的具有反馈结构的第一CTΔΣ-调制器100中的信号摆动，从第二CTΔΣ-调制器200将第二反馈信号F2反馈到具有前馈结构的第一CTΔΣ-调制器100减小了在第一CTΔΣ-调制器100中的信号摆动。因此，在图3中示出的ADC500可以容纳具有较宽振幅范围的输入信号Vin。
通过级联具有二阶的第一CTΔΣ-调制器100和具有一阶的第二CTΔΣ-调制器200，参考图2和图3所描述的ADC500的实施方式都提供了三阶噪声传递函数。为了最大化用于较高带宽的信噪比，通过将第二积分器的输出端168联接到第一差分级132的另一输入端或者联接到在图2和图3的实施方式中的第一差分级132和第一积分器140之间联接的另一求和级，陷波可以被添加到该传递函数。
在图4中所示的ADC500的第三实施方式中，提供了替选的反馈路径。参考图4，第二求和级170被联接在第四缩放级194和第二积分器160之间，用于将第二误差信号E2添加到第一中间信号I2。更具体地，第四缩放级194的输出端被联接到第二求和级170的第一非反相输入端174。通过第二模拟级230的输出端203，第二滤波器260的输出端268借助具有缩放因子h的第十二缩放级198被联接到第二求和级170的第二非反相输入端175。第二求和级170通过将第一中间信号I1和第二误差信号E2求和，生成第二中间信号I2，且第二求和级170的输出端178被联接到第二积分器160的输入端162，用于发送第二中间信号I2。该替选的反馈布置没有减小ADC500可以容纳的最大信号振幅。
在所有其他的方面中，除了用虚线示出的被联接在输出级300的第二输入端304和第十缩放级320之间的可选的抽取滤波器330不同之外，在图4中所示的ADC500的第三实施方式的结构与参考图3在上文描述的ADC500的第二实施方式的结构相同。当第二采样速率高于第一采样速率时，所描述的ADC500的任一实施方式可以采用可选的抽取滤波器330，以便在通过输出求和级310将第一量化信号Q1和第二量化信号Q2求和之前，将第二量化信号Q2的采样速率减小以等于第一采样速率。在一些实施方式中，第一量化信号Q1还可以在被联接在输出级300的输入端304和输出求和级310之间的另一抽取滤波器中进行抽取，然而，在通过输出求和级310将第一量化信号Q1和第二量化信号Q2求和之前，使第一量化信号Q1和第二量化信号Q2的采样速率相等。
因为第一CTΔΣ-调制器100的量化误差源自模拟输入信号Vin，所以，例如与使用开关电容器以离散时间操作的级联ΔΣ-调制器相比，通过级联的第二CTΔΣ-调制器200可以提取更多的信息，该第一CTΔΣ-调制器100的量化误差在通过第七缩放级291和第九缩放级293缩放之后被发送到第二CTΔΣ-调制器200且可以表示成E1-F1或者e(E1-F1)。因此，第二采样速率高于第一采样速率是有利的，例如，整数倍数K，尤其是K可以是2的幂。如果第二采样速率是第一样本的二倍，即，K＝2，则对于相同的信号带宽，ADC500的信噪比可以增大9dB。抽取滤波器330的抽取率相应地也等于K。
此外，第二时钟信号CL2的频率可以是变化的，因此第二采样速率可以是变化的。例如，通过在抽取滤波器330中提供一组值K＝1，2，4…和相应的一组抽取率，第二采样速率可以选自多个不同的速率。1位一阶的第二CTΔΣ-调制器200的第二采样速率的增大不产生严重的电流消耗损失且不需要严格的精度要求。类似地，抽取滤波器330易于实施，这是因为其处理的第二量化信号Q2具有1位的深度。
参考图5，针对K＝1，其中，第一采样速率和第二采样速率相等，针对K＝2，其中，第二采样速率是第一采样速率的二倍，针对K＝4，其中，第二采样速率是第一采样速率的四倍，示出了在图4中所示的ADC500的数字输出信号Dout的频谱。在该实施例中，对于各个K的值，第一采样速率是624MHz且在频率响应中的陷波被放置以提供20MHz的带宽。随着第二采样速率的增大，在宽带噪声上的减小是明显的。例如，采用20MHz的带宽，信噪失真比从K＝1时的67.5dB增大到K＝2时的76.8dB然后增大到K＝4时的86.7dB，同时在整个调制器中的信号振幅明显减小。频谱的高频形状间接地示出了，第二CTΔΣ-调制器200的第二采样速率的增大，减小了第一CTΔΣ-调制器100的过度回路延迟的效应。
ADC500可以设置有多个模式的可编程结构启动操作，该模式根据操作环境来选择。例如，在第一模式中，第一CTΔΣ-调制器100可以是一阶的，用于当需要最大节能时使用；在第二模式中，第一CTΔΣ-调制器100可以是二阶的，ADC500在其频率响应中可以提供陷波；在第三模式中，利用两个前馈级，第一CTΔΣ-调制器100可以是三阶的，以及ADC500在其频率响应中可以提供陷波；以及在第四模式中，利用三个前馈级，在ADC500的频率响应中启动两个陷波，一个在第一CTΔΣ-调制器100中，一个穿过第一CTΔΣ-调制器100和第二CTΔΣ-调制器200两者，则第一CTΔΣ-调制器100可以是四阶的。对于各个模式，第一CTΔΣ-调制器100可以利用1.5位的量化，第二CTΔΣ-调制器200可以是一阶的且利用1位量化。例如，当ADC500要求在符合不同的标准(例如，GSM、LTE和WCDMA)的不同移动通信系统中操作时，这样的模式可以是有利的。此外，第一采样速率和第二采样速率可以是可编程的，如果频率激频(spur)发生在不希望的频率处，则使这些采样速率能够变化。例如，为了与具有10MHz的基带的带宽的LTE一起使用，ADC500可以利用624MHz的第一采样速率和第二采样速率在第二模式或第三模式中操作，或者可以利用468MHz的第一采样速率和第二采样速率在第四模式中操作；同时为了作为辅助发射器的测量接收器进行操作，利用624MHz的第一采样速率和第二采样速率在第二模式中的操作可以是足够的，其中，通过ADC500所提供的低通滤波可以是在接收链中所提供的唯一的基带滤波。根据操作环境，通过因子K增大第二采样速率可以提供用于减小噪声和增大接收灵敏度的另外的范围。
参考图6，无线通信装置600包括天线610，天线610被联接到低噪声放大器(LNA)620的输入端。LNA620的输出端被联接到下变频混频器630的第一输入端。振荡器640被联接到下变频混频器630的第二输入端且发送本地振荡器信号，用于将在天线610处所接收的射频信号下变频。降频混频器630的输出端被联接到ADC500的输入端102，用于将作为输入信号Vin的下变频信号发送到ADC500。ADC500的输出端308被联接到基带处理器(BB)650的输入端，用于将ADC500的数字输出信号Dout解调。BB650的输出端被联接到数模转换器(DAC)660的输入端，数模转换器(DAC)660将通过BB650所生成的数字信号转换至模拟域。DAC660的输出端被联接到上变频混频器670的第一输入端。振荡器640也被联接到上变频混频器670的第二输入端，该上变频混频器670用于上变频从DAC660发送的模拟信号。上变频混频器670的输出端被联接到用于放大所上变频的信号的功率放大器(PA)680的输入端，以及PA680的输出端被联接到用于传输所放大的信号的天线610。
已经描述了这样的实施方式，其中，单一DAC的输出端被联接到一个以上的缩放级。例如，在图2的实施方式中，第一DAC110的输出端118被联接到第三缩放级193和第六缩放级196，以及第二DAC210的输出端218被联接到第二缩放级192和第八缩放级292。在该情况中，第一DAC110和第二DAC210中的一个或者每一个可以被实施成单一的DAC电压电路，用于通过多个电阻器将第一反馈信号F1和/或第二反馈信号F2作为电压发送到多个缩放级。可替选地，第一DAC110和第二DAC210中的一个或者每一个可以被实施成多个DAC电流电路，各个DAC电流电路将第一反馈信号或者第二反馈信号作为电流发送到不同的一个缩放级。
其他变型和变动对于技术人员将是明显的。这样的变型和变动可涉及已知的和可以代替本文描述的特征或者除本文描述的特征之外的等同特征和其他特征。在独立的实施方式的上下文中所描述的特征可以组合提供在单一的实施方式中。相反，在单一实施方式的上下文中描述的特征也可以单独地提供或者以任一合适的子组合的形式提供。
应该注意，术语“包括”不排除其他的元件或步骤，术语“一个”或“一”不排除多个，单一的特征可以实现在权利要求书中提到的多个特征的功能，在权利要求书中的附图标记不应该理解成限制权利要求书的范围。还应该注意，附图不一定是按比例绘制的；反之，重点通常放在说明本发明的原理。

Claims (16)

1.一种模数转换器ADC(500)，包括：
第一连续时间CT的ΔΣ调制器(100)，所述第一连续时间CT的ΔΣ调制器包括：第一模拟级(130)，所述第一模拟级被布置成根据输入信号、第一反馈信号和第二反馈信号生成第一误差信号；第一量化器(120)，所述第一量化器被布置成，通过以第一采样速率将所述第一误差信号量化成至少三级，来生成第一量化信号；和第一数模转换器DAC(110)，所述第一数模转换器DAC被布置成从所述第一量化信号生成所述第一反馈信号；
第二一阶CTΔΣ调制器(200)，所述第二一阶CTΔΣ调制器包括：第二模拟级(230)，所述第二模拟级被布置成根据所述第一误差信号、所述第一反馈信号和所述第二反馈信号生成第二误差信号；第二量化器(220)，所述第二量化器被布置成，通过以第二采样速率将所述第二误差信号量化成两级，来生成第二量化信号；和第二DAC(210)，所述第二DAC被布置成从所述第二量化信号生成所述第二反馈信号；和
输出级(300)，所述输出级被布置成，通过将所述第一量化信号和所述第二量化信号求和，生成输出信号。
2.根据权利要求1所述的ADC(500)，其中，所述第二采样速率高于所述第一采样速率，且所述输出级(300)包括抽取滤波器(330)，所述抽取滤波器用于在将所述第一量化信号和所述第二量化信号求和之前，将所述第二量化信号的所述第二采样速率转换成等于所述第一采样速率。
3.根据权利要求1所述的ADC(500)，其中，所述第二采样速率能够选自多个不同的速率，所述多个不同的速率中的至少一个速率高于所述第一采样速率，且所述输出级(300)包括抽取滤波器(330)，所述抽取滤波器用于在将所述第一量化信号和所述第二量化信号求和之前，将所述第二量化信号的高于所述第一采样速率的所述第二采样速率转换成等于所述第一采样速率。
4.根据权利要求1至3中任一项所述的ADC(500)，其中，所述输出级(300)被布置成缩放所述第一量化信号和所述第二量化信号中的至少一个。
5.根据权利要求1所述的ADC(500)，其中，所述第一连续时间CT的ΔΣ调制器(100)具有选自多个不同的值的阶。
6.根据权利要求1所述的ADC(500)，其中，所述第一模拟级(130)包括：第一差分级(132)，所述第一差分级被布置成：通过从所述输入信号减去所述第一反馈信号和所述第二反馈信号，生成第一差分信号；和第一滤波器(150)，所述第一滤波器被布置成：通过对所述第一差分信号进行滤波，生成所述第一误差信号。
7.根据权利要求6所述的ADC(500)，其中，所述第一滤波器(150)包括：第一积分器(140)，所述第一积分器被联接到所述第一差分级(132)的输出端(138)，以接收所述第一差分信号；减法级(152)，所述减法级被联接到所述第一积分器(140)的输出端(148)，以接收第一中间信号，且所述减法级被布置成通过从所述第一中间信号减去所述第一反馈信号和所述第二反馈信号，生成第二中间信号；和第二积分器(160)，所述第二积分器被联接到所述减法级(152)的输出端(158)且被布置成从所述第二中间信号生成所述第一误差信号。
8.根据权利要求7所述的ADC(500)，其中，所述第一模拟级(130)被布置成缩放所述输入信号、所述第一反馈信号、所述第二反馈信号和所述第一中间信号中的至少一个。
9.根据权利要求6所述的ADC(500)，其中，所述第一滤波器(150)包括：第一积分器(140)，所述第一积分器被联接到所述第一差分级(132)的输出端(138)以接收所述第一差分信号；第二积分器(160)，所述第二积分器被联接到所述第一积分器(140)的输出端(148)以接收第一中间信号；和第一求和级(180)，所述第一求和级具有联接到所述第一积分器(140)的输出端(148)的第一输入端(186)、联接到所述第二积分器(160)的输出端(168)的第二输入端(184)、和用于发送所述第一误差信号的输出端(188)。
10.根据权利要求9所述的ADC(500)，其中，所述第一模拟级(130)被布置成缩放所述输入信号、所述第一反馈信号、所述第二反馈信号和所述第一中间信号中的至少一个。
11.根据权利要求6所述的ADC(500)，其中，所述第一滤波器(150)包括：第一积分器(140)，所述第一积分器被联接到所述第一差分级(132)的输出端(138)，以接收所述第一差分信号；第二求和级(170)，所述第二求和级具有第一输入端(174)和第二输入端(175)，所述第一输入端被联接到所述第一积分器(140)的输出端(148)以接收第一中间信号，所述第二输入端被联接到所述第二模拟级(230)的输出端(203)以接收所述第二误差信号；第二积分器(160)，所述第二积分器被联接到所述第二求和级(170)的输出端(178)以接收第二中间信号；和第一求和级(180)，所述第一求和级具有联接到所述第一积分器(140)的输出端(148)的第一输入端(186)、联接到所述第二积分器(160)的输出端(168)的第二输入端(184)和用于发送所述第一误差信号的输出端(188)。
12.根据权利要求11所述的ADC(500)，其中，所述第一模拟级(130)被布置成缩放所述输入信号、所述第一反馈信号、所述第二反馈信号、所述第一中间信号和所述第二误差信号中的至少一个。
13.根据权利要求5至12中任一项所述的ADC(500)，其中，所述输出级(300)被布置成缩放所述第一量化信号和所述第二量化信号中的至少一个。
14.根据权利要求1所述的ADC(500)，其中，所述第二模拟级(230)包括：第二差分级(232)，所述第二差分级被布置成通过从所述第一误差信号减去所述第一反馈信号和所述第二反馈信号，来生成第二差分信号；和第二滤波器(260)，所述第二滤波器被布置成通过对所述第二差分信号求积分，生成所述第二误差信号。
15.一种包括根据权利要求1至14中任一项所述的ADC(500)的无线通信装置(600)。
16.一种模数转换的方法，包括：
在第一连续时间CT中，ΔΣ调制器(100)：
根据输入信号、第一模拟反馈信号和第二模拟反馈信号生成第一误差信号，
通过以第一采样速率将所述第一误差信号量化成至少三级，来生成第一量化信号，和
从所述第一量化信号生成所述第一模拟反馈信号；
在第二一阶CTΔΣ调制器(200)中：
根据所述第一误差信号、所述第一模拟反馈信号和所述第二模拟反馈信号生成第二误差信号，
通过以第二采样速率将所述第二误差信号量化成两级，来生成第二量化信号，和
从所述第二量化信号生成所述第二模拟反馈信号；以及
通过将所述第一量化信号和所述第二量化信号求和来生成输出信号。
CN201280069591.7A 2011-12-29 2012-12-20 连续时间的mashς‑δ模数转换 Expired - Fee Related CN104115406B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP11196128.0 2011-12-29
EP11196128.0A EP2611035B1 (en) 2011-12-29 2011-12-29 Continuous-time MASH sigma-delta analogue to digital conversion
US201261597302P 2012-02-10 2012-02-10
US61/597,302 2012-02-10
PCT/EP2012/076342 WO2013098181A1 (en) 2011-12-29 2012-12-20 Continuous -time mash sigma -delta analogue to digital conversion

Publications (2)

Publication Number Publication Date
CN104115406A CN104115406A (zh) 2014-10-22
CN104115406B true CN104115406B (zh) 2017-05-24

Family

ID=45418530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280069591.7A Expired - Fee Related CN104115406B (zh) 2011-12-29 2012-12-20 连续时间的mashς‑δ模数转换

Country Status (4)

Country Link
US (1) US9094040B2 (zh)
EP (1) EP2611035B1 (zh)
CN (1) CN104115406B (zh)
WO (1) WO2013098181A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397691B2 (en) * 2013-06-12 2016-07-19 The Regents Of The University Of California Mostly-digital open-loop ring oscillator delta-sigma ADC and methods for conversion
US9246509B1 (en) * 2014-09-02 2016-01-26 Stmicroelectronics International N.V. Methods and apparatus for offline mismatch removal in sigma delta analog-to-digital converters
US9722626B2 (en) * 2015-01-05 2017-08-01 General Electric Company Method and system using computational sigma-delta modulators
US9577663B1 (en) * 2015-10-02 2017-02-21 Infineon Technologies Austria Ag Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
WO2017084067A1 (zh) * 2015-11-19 2017-05-26 上海萌芯电子科技有限公司 X-0级联式噪声整形结构的连续时间δ-∑调制器
US10141948B2 (en) * 2016-06-06 2018-11-27 Mediatek Inc. Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
US9641190B1 (en) 2016-09-16 2017-05-02 Nxp Usa, Inc. Continuous-time cascaded sigma-delta analog-to-digital converter
US10541707B2 (en) * 2017-07-24 2020-01-21 University College Cork, Nui, Cork Apparatus for reducing wandering spurs in a fractional-N frequency synthesizer
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
US11394391B2 (en) * 2018-10-02 2022-07-19 Zeljko Ignjatovic Analog-to-digital converters employing continuous-time chaotic internal circuits to maximize resolution-bandwidth product—CT TurboADC
US10931299B1 (en) * 2020-03-31 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with VCO-based and pipelined quantizers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936811A2 (en) * 2006-12-22 2008-06-25 Infineon Technologies AG Sigma-delta modulators
US7414557B2 (en) * 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
CN101919163A (zh) * 2008-01-14 2010-12-15 Nxp股份有限公司 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949361A (en) * 1997-05-12 1999-09-07 The United States Of America Represented By The Secretary Of The Navy Multi-stage delta sigma modulator with one or more high order sections
US7880654B2 (en) * 2009-02-27 2011-02-01 Freescale Semiconductor, Inc. Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
US7852249B2 (en) * 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation
US7868801B2 (en) * 2009-03-31 2011-01-11 Lsi Corporation Methods and apparatus for look-ahead block processing in predictive delta-sigma modulators
JP5619883B2 (ja) * 2009-06-26 2014-11-05 シントロピーシステムズＳｙｎｔｒｏｐｙ Ｓｙｓｔｅｍｓ サンプリング／量子化変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414557B2 (en) * 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
EP1936811A2 (en) * 2006-12-22 2008-06-25 Infineon Technologies AG Sigma-delta modulators
CN101919163A (zh) * 2008-01-14 2010-12-15 Nxp股份有限公司 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器

Also Published As

Publication number Publication date
CN104115406A (zh) 2014-10-22
US9094040B2 (en) 2015-07-28
WO2013098181A1 (en) 2013-07-04
EP2611035A1 (en) 2013-07-03
US20140368368A1 (en) 2014-12-18
EP2611035B1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
CN104115406B (zh) 连续时间的mashς‑δ模数转换
US9813089B2 (en) Digital predistortion linearization for power amplifiers
US8760330B2 (en) Analog-to-digital converter, signal processor, and method for analog-to-digital conversion
US7554474B2 (en) Feedforward sigma-delta ad converter with an optimized built-in filter function
US8165549B2 (en) Method for notch filtering a digital signal, and corresponding electronic device
US8711980B2 (en) Receiver with feedback continuous-time delta-sigma modulator with current-mode input
EP2119005B1 (en) Apparatus comprising frequency selective circuit and method
Ebrahimi et al. Time-interleaved delta-sigma modulator for wideband digital GHz transmitters design and SDR applications
KR20130116901A (ko) 직교 변조 시스템을 이용하는 무선 오디오 장비
US7978113B2 (en) Analog-to-digital converter having output data with reduced bit-width and related system and method
WO2016073932A1 (en) Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
WO2016073928A1 (en) Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems
WO2017139055A1 (en) Devices and methods for pyramid stream encoding
EP3021491B1 (en) Direct sigma-delta receiver
Ritter et al. Continuous-time delta-sigma ADCs with improved interferer rejection
Kumar et al. Multi-band all-digital transmission for 5G NG-RAN communication
JP5935519B2 (ja) Δς変調システム
Beydoun et al. Optimal digital reconstruction and calibration for multichannel Time Interleaved ΣΔ ADC based on Comb-filters
US9853654B2 (en) Error-feedback digital-to-analog converter (DAC)
Tchambake et al. A multi-channel ΣΔ modulator for subband digital predistortion with LTE signals
US10505582B2 (en) Signal compression for serialized signal bandwidth reduction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170524

Termination date: 20181220

CF01 Termination of patent right due to non-payment of annual fee