JP5935519B2 - Δς変調システム - Google Patents
Δς変調システム Download PDFInfo
- Publication number
- JP5935519B2 JP5935519B2 JP2012127616A JP2012127616A JP5935519B2 JP 5935519 B2 JP5935519 B2 JP 5935519B2 JP 2012127616 A JP2012127616 A JP 2012127616A JP 2012127616 A JP2012127616 A JP 2012127616A JP 5935519 B2 JP5935519 B2 JP 5935519B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- modulator
- output
- power combiner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、ΔΣ変調器を有するΔΣ変調システムに関するものである。
ΔΣ変調器は、例えば、非特許文献１に記載されているように、ループフィルタと、量子化器とを備えて構成される。
Δ変調器の出力信号（量子化信号）に含まれる出力雑音は、主に、量子化によって生じる量子化雑音である。量子化雑音は、量子化器のステップ幅を小さくすれば低減することができる。したがって、量子化器が生成する量子化信号は、ステップ幅が小さくなるように、２値ではなく、３以上の多値であるほうが、量子化雑音を低減することができる。
Δ変調器の出力信号（量子化信号）に含まれる出力雑音は、主に、量子化によって生じる量子化雑音である。量子化雑音は、量子化器のステップ幅を小さくすれば低減することができる。したがって、量子化器が生成する量子化信号は、ステップ幅が小さくなるように、２値ではなく、３以上の多値であるほうが、量子化雑音を低減することができる。
和保 孝雄、安田 明 監訳（原著者 Richard Schreier, Gabor C. Temes）ΔΣ型アナログ／デジタル変換器入門（Understanding Delta-Sigma Data Converters）、丸善株式会社、２００７，ｐｐ１−１７
量子化器から出力される多値の量子化信号を扱うには、多ｂｉｔのデジタル−アナログ変換器（ＤＡＣ）が必要となる。なお、ＤＡＣの出力は、アナログフィルタを通過することで、信号帯域外の雑音が除去される。
ここで、ΔΣ変調器に入力される信号として、搬送帯域伝送信号を想定した場合、ΔΣ変調はオーバサンプリングを用いた処理であるため、ＤＡＣには、非常に高速なサンプリングレートが要求される。
例えば、ＬＴＥ（Long Term Evolution）及びＩＥＥＥ ８０２．１１ａ規格のように、帯域幅が２０ＭＨｚもあるような広帯域の変調波に対してΔΣ変調を行うシステムにおいて、高いＳＮＲ（例えば、６０ｄＢ）を確保しようとすると、オーバサンプリング比が１２８程度必要となる。したがって、帯域幅が２０ＭＨｚであれば、２．５６ＧＨｚ（２０ＭＨｚ×１２８）という非常に高速なサンプリングレートが必要とされる。
このように非常に高速なサンプリングレートを有するＤＡＣは、高価であり、システムのコスト高を招く。
そこで、本発明は、ΔΣ変調器が多値の量子化信号を出力する場合であっても、コスト高となることを防止することを目的とする。
（１）本発明は、ｎ値（ｎは３以上の整数）の量子化信号を出力するΔΣ変調器と、前記ΔΣ変調器から出力されたｎ値の量子化信号を、複数ｂｉｔの信号に変換して出力する複数ｂｉｔ出力部と、前記複数ｂｉｔの信号を電力合成して、ｎ個の信号レベルを持つ合成信号を生成する電力合成器と、を備えていることを特徴とするΔΣ変調システムである。
上記本発明によれば、３値以上の量子化信号が出力されるため、信号特性が改善される。しかも、３値以上の量子化信号は、複数ｂｉｔ出力部によって複数ｂｉｔの信号として出力される。複数ｂｉｔの信号は、電力合成器によって合成されることで、ｎ個の信号レベルを持つ合成信号になるため、高価なＤＡＣを用いる必要がない。
（２）前記複数ｂｉｔ出力部は、ｎ値の量子化信号を、複数ｂｉｔの信号に変換するためのルックアップテーブルを備え、前記ルックアップテーブルに基づいて、ｎ値の量子化信号を、複数ｂｉｔの信号に変換するのが好ましい。この場合、ｎ値の量子化信号を、複数ｂｉｔの信号に変換するのが容易になる。
（３）前記電力合成器は、ハイブリッド結合器であるのが好ましい。電力合成器は、ハイブリッド結合器であると、電力合成器の各ポート間のアイソレーションが確保できる。
（４）前記合成信号は、ｎ個（ｎは３以上の奇数）の信号レベルのなかに、最小信号レベルと最大信号レベルとの間の中央信号レベルを有し、時間軸上における複数の前記中央信号レベルの時間平均は、前記電力合成器にて前記最小信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、前記電力合成器にて前記最大信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、の間の中央値に等しくされているのが好ましい。この場合、中央信号レベルが、前記電力合成器にて前記最小信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、前記電力合成器にて前記最大信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、の間の中央値に等しくないことによって生じる信号特性劣化を防止できる。
（５）前記複数ｂｉｔ出力部は、前記電力合成器にて前記中央信号レベルを生成するための複数ｂｉｔの信号のｂｉｔパターンとして、複数種類のｂｉｔパターンをそれぞれ同頻度で出力するのが好ましい。複数種類のｂｉｔパターンをそれぞれ同頻度で出力することで、中央信号レベルの時間平均が、前記電力合成器にて前記最小信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、前記電力合成器にて前記最大信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、の間の中央値に等しくなる。
（６）前記中央信号レベルは、ゼロの信号レベルであるのが好ましい。中央信号レベルがゼロの信号レベルであることで、ΔΣ変調器への入力信号がゼロであるときには、中央信号レベルの信号を出力すればよく、電力消費を抑えることができ、信号特性も良好となる。
（７）前記ΔΣ変調器は、バンドパス型ΔΣ変調器であるのが好ましい。バンドパス型ΔΣ変調器を用いることで、高周波を扱うのが容易となる。
（８）前記ΔΣ変調器は、帯域伝送方式の変調信号に対するΔΣ変調を行って、ｎ値の量子化信号を出力するのが好ましい。この場合、帯域伝送方式の変調信号に対してΔΣ変調が行われる。
（９）他の観点からみた本発明は、ｎ値（ｎは３以上の整数）の量子化信号を出力するΔΣ変調器と、前記ΔΣ変調器から出力されたｎ値の量子化信号を、複数ｂｉｔの信号に変換する複数ｂｉｔ出力部と、を備えていることを特徴とするデジタル信号処理装置である。
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
［１．システム構成］
図１は、実施形態に係るΔΣ変調システムを示している。このシステム１は、ΔΣ変調器２５を備えたデジタル信号処理部（デジタル信号処理装置）２１と、電力合成器５１と、アナログフィルタ３２と、を有している。
図１は、実施形態に係るΔΣ変調システムを示している。このシステム１は、ΔΣ変調器２５を備えたデジタル信号処理部（デジタル信号処理装置）２１と、電力合成器５１と、アナログフィルタ３２と、を有している。
デジタル信号処理部２１は、帯域伝送方式の変調信号、例えば、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を表現するデジタル信号（複数ｂｉｔ信号）を出力する。ＲＦ信号は、無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのＲＦ信号、テレビ／ラジオなどの放送サービスのためのＲＦ信号である。
デジタル信号処理部２１から出力された複数ｂｉｔ信号（本実施形態では２ｂｉｔ信号）は、電力合成器５１に与えられる。電力合成器５１は、複数ｂｉｔそれぞれの信号の電力合成をして、合成信号を生成する。
合成信号は、アナログフィルタ（バンドパスフィルタ又はローパスフィルタ）３２に与えられる。合成信号は、ＲＦ信号の信号帯域外に量子化雑音を含んでおり、信号帯域外の量子化雑音（ノイズ成分）は、アナログフィルタ３２によって、除去される。
デジタル信号処理部２１から出力された複数ｂｉｔ信号は、電力合成器５１及びアナログフィルタ３２を通過することで、アナログＲＦ信号となる。
このように、合成信号は、信号帯域外にノイズ成分を含んでいるものの、アナログＲＦ信号を表現したものとなっている。
デジタル信号処理部２１から出力された複数ｂｉｔ信号は、電力合成器５１及びアナログフィルタ３２を通過することで、アナログＲＦ信号となる。
このように、合成信号は、信号帯域外にノイズ成分を含んでいるものの、アナログＲＦ信号を表現したものとなっている。
アナログフィルタ３２として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、ＲＦ信号の周波数によって、適宜決定される。
なお、ΔΣ変調器２５が、図１に示すように、バンドパス型ΔΣ変調器である場合には、アナログフィルタ３２としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調器である場合には、アナログフィルタ３２としてローパスフィルタが用いられる。
なお、ΔΣ変調器２５が、図１に示すように、バンドパス型ΔΣ変調器である場合には、アナログフィルタ３２としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調器である場合には、アナログフィルタ３２としてローパスフィルタが用いられる。
システム１のうち、デジタル信号処理部２１は、複数ｂｉｔ信号をＲＦ信号として出力するＲＦ信号送信機とみなすことができる。この場合、電力合成器５１及びアナログフィルタ３２を有する装置は、ＲＦ信号の受信機と考えられる。また、システム１全体を、ＲＦ信号を送信する送信機であるとみなしてもよい。
デジタル信号処理部２１は、ＲＦ信号によって送信される情報であるベースバンド信号（ＩＱ信号）を出力するベースバンド部２３と、デジタル直交変調などの処理を行う処理部２４と、ΔΣ変調器２５と、複数ｂｉｔ出力部４１と、制御部３５と、を備えている。
ベースバンド部２３は、ＩＱベースバンド信号（Ｉ信号、Ｑ信号それぞれ）をデジタルデータとして出力する。
処理部２４は、ＩＱベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部２４からは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号が出力される。
なお、処理部２４における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
処理部２４は、ＩＱベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部２４からは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号が出力される。
なお、処理部２４における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
処理部２４は、直交変調のほか、ＤＰＤ(Digital Pre-distortion)、ＣＦＲ(Crest Factor Reduction)、ＤＵＣ(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部２４からは、上述のような各種のデジタル信号処理によって生成されたＲＦ信号が出力される。
処理部２４から出力されたデジタルＲＦ信号は、ΔΣ変調器２５に与えられる。本実施形態のΔΣ変調器２５は、バンドパス型ΔΣ変調器として構成されている。なお、ΔΣ変調器２５は、ローパス型であってもよいが、高周波のＲＦ信号を扱う場合には、バンドパス型が有利である。
ΔΣ変調器２５は、入力信号であるＲＦ信号に対して、ΔΣ変調を行ってｎ値（ｎは３以上の整数；好ましくは、３以上の奇数）の量子化信号を出力する。本実施形態では、ｎ＝３であるが、ｎ＝３に限定されるものではない。
制御部３５は、周波数の制御などの制御機能を有しており、デジタル信号処理部２１における各部、及びアナログフィルタ３２を制御する。
［２．ΔΣ変調］
図２に示すように、ΔΣ変調器２５は、ループフィルタ２７と、量子化器２８と、を備えている。
図２に示すΔΣ変調器２５は、入力（本実施形態では、ＲＦ信号）Ｕが、ループフィルタ２７に与えられる。ループフィルタ２７の出力Ｙは、量子化器２８に与えられる。量子化器２８の出力（量子化信号）Ｖは、ループフィルタ２７への他の入力として与えられる。
図２に示すように、ΔΣ変調器２５は、ループフィルタ２７と、量子化器２８と、を備えている。
図２に示すΔΣ変調器２５は、入力（本実施形態では、ＲＦ信号）Ｕが、ループフィルタ２７に与えられる。ループフィルタ２７の出力Ｙは、量子化器２８に与えられる。量子化器２８の出力（量子化信号）Ｖは、ループフィルタ２７への他の入力として与えられる。
本実施形態の量子化器２８は、３値量子化器として構成されており、ループフィルタの出力Ｙを、ｎ値＝３値（例えば、Ｈｉｇｈ（＋１），Ｍｅｄｉｕｍ（０），Ｌｏｗ（−１））で量子化する。つまり、量子化器２８は、３値のうちのいずれかを量子化信号として出力する。ｎの値を大きくするほど、量子化器２８によって生じる量子化雑音を低減することができるため好ましいが、ｎ値が大きくなると、量子化器２８の後段の処理が複雑になるため、ｎ値はあまり大きくないほうがよい。かかる観点から、本実施形態では、ｎ＝３とした。
図１２〜図１５は、量子化器２８のｎ値を２，３，５，７値にした場合のパワースペクトラムを示している。図１２はｎ＝２であり、図１３はｎ＝３であり、図１４はｎ＝５であり、図１５はｎ＝７である。図１２〜図１５に示すように、ｎの値を大きくするほど量子化雑音を低減することができる。
ΔΣ変調器２５の入力信号が、ＲＦ信号のように、正の値及び負の値をとる場合、量子化器２８も、正の値及び負の値を量子化できる必要がある。
量子化器２８は、量子化器２８への入力信号に対する閾値の数ｎ＝３であり、奇数となっている。ｎが奇数であると、量子化器２８は、量子化器２８への入力信号＝０の部分が平坦である伝達曲線を持つミッドトレッド型となる。
量子化器２８は、量子化器２８への入力信号に対する閾値の数ｎ＝３であり、奇数となっている。ｎが奇数であると、量子化器２８は、量子化器２８への入力信号＝０の部分が平坦である伝達曲線を持つミッドトレッド型となる。
デジタル処理においては、正及び負の数を２進数で表現する場合、最上位ビットを符号ビットとして正／負を示し（０が正で、１が負）、残りのビットで表現したい数の絶対値を２の補数で示すのが一般的である。量子化器２８の出力は、このような一般的な表現方法に依拠している。したがって、ｎ＝３の場合、量子化器２８は、Ｈｉｇｈである＋１（十進数）を”０１”で表し、Ｍｅｄｉｕｍである０（十進数）を”００”で表し、Ｌｏｗである−１（十進数）を”１１”で表す。
さて、ΔΣ変調器２５の特性は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）及び雑音伝達関数（ＮＴＦ；Ｎｏｉｓｅ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）によって表すことができる。
つまり、ΔΣ変調器２５の入力をＵとし、ΔΣ変調器２５の出力をＶとし、量子化雑音をＥとしたときに、ΔΣ変調器２５の特性を、ｚ領域において表すと、次のとおりである。
つまり、ΔΣ変調器２５の入力をＵとし、ΔΣ変調器２５の出力をＶとし、量子化雑音をＥとしたときに、ΔΣ変調器２５の特性を、ｚ領域において表すと、次のとおりである。
したがって、所望のＮＴＦとＳＴＦとが与えられると、ループフィルタ２７の伝達関数を得ることができる。
図３は、１次ローパス型ΔΣ変調器１２５の線形ｚ領域モデルのブロック図を示している。符号１２７がループフィルタの部分を示し、符号１２８が量子化器を示している。このΔΣ変調器１２５への入力をＵ（ｚ）とし、出力をＶ（ｚ）とし、量子化雑音をＥ（ｚ）としたときに、ΔΣ変調器１２５の特性を、ｚ領域において表すと、次のとおりである。
Ｖ（ｚ）＝Ｕ（ｚ）＋（１−ｚ−１）Ｅ（ｚ）
Ｖ（ｚ）＝Ｕ（ｚ）＋（１−ｚ−１）Ｅ（ｚ）
つまり、図３に示す１次ローパス型ΔΣ変調器１２５において、信号伝達関数ＳＴＦ（ｚ）＝１であり、雑音伝達関数ＮＴＦ（ｚ）＝１−ｚ−１である。
非特許文献１によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
上記変換式に従って、ローパス型ΔΣ変調器１２５のｚ領域モデルにおけるｚを、ｚ’＝−ｚ２に置き換えることでバンドパス型ΔΣ変調器が得られる。
上記変換式を用いると、ｎ次のローパス型ΔΣ変調器（ｎは１以上の整数）を、２ｎ次のバンドパス型Σ変調器に変換できる。
本発明者は、ローパス型ΔΣ変調器から、所望の周波数ｆ０（θ＝θ０）を、中心周波数ｆ０として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式（３）に示す通りである。
ここで、
θ０＝２π×（ｆ０／ｆｓ） ｆｓはΔΣ変調器のサンプリング周波数
ここで、
θ０＝２π×（ｆ０／ｆｓ） ｆｓはΔΣ変調器のサンプリング周波数
式（２）の変換式では、特定の周波数θ０＝π／２に関するものであったが、式（３）の変換式では、任意の周波数（θ０）に一般化されている。
図４は、図３に示す１次ローパス型ΔΣ変調器１２５を、式（３）の変換式で変換して得られた２次バンドパス型ΔΣ変調器２５を示している。
なお、図３から図４への変換では、表記の便宜上、式（３）において、ａ＝ｃｏｓθ０とおいた下記の変換式を用いた。
なお、図３から図４への変換では、表記の便宜上、式（３）において、ａ＝ｃｏｓθ０とおいた下記の変換式を用いた。
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器（例えば、非特許文献１記載のＣＩＦＢ構造、ＣＲＦＦ構造、ＣＩＦＦ構造など）に対しても適用できる。
ΔΣ変調器２５は、前述の式（３）に基づいて、ｚの値が変換可能となっている。つまり、ΔΣ変調器３０７は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
制御部３５は、ΔΣ変調器２５に入力される信号の中心周波数（上述の搬送周波数ｆ０）に応じて、前述の式（３）に基づいてΔΣ変調器２５のｚを変換することにより、任意の周波数の信号に対して、バンドパスΔΣ変調が行える。
このように、ＲＦ信号の搬送周波数ｆ０に応じて、上記変換式（３）におけるｃｏｓθ０（係数ａ）を変更することで、サンプリング周波数ｆｓを変更することなく、任意の周波数ｆ０に対応したバンドパスΔΣ変調が行える。ｃｏｓθ０を変更すると、式（１）に示すＮＴＦの係数が変更されたことになるが、式の次数は維持される。このため、ＲＦ信号の搬送波周波数ｆ０に応じて、バンドパス型ΔΣ変調器２５の構成を変化させても、式の複雑度（次数）は変化せず、したがって、バンドパス型ΔΣ変調器２５における信号処理負荷も変化しない。
このように、ＲＦ信号の搬送周波数ｆ０に応じて、上記変換式（３）におけるｃｏｓθ０（係数ａ）を変更することで、サンプリング周波数ｆｓを変更することなく、任意の周波数ｆ０に対応したバンドパスΔΣ変調が行える。ｃｏｓθ０を変更すると、式（１）に示すＮＴＦの係数が変更されたことになるが、式の次数は維持される。このため、ＲＦ信号の搬送波周波数ｆ０に応じて、バンドパス型ΔΣ変調器２５の構成を変化させても、式の複雑度（次数）は変化せず、したがって、バンドパス型ΔΣ変調器２５における信号処理負荷も変化しない。
このように本実施形態では、搬送波周波数ｆ０を変化させても、バンドパス型ΔΣ変調器２５における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器２５における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数ｆｓに依存するが、搬送波周波数ｆ０を変化させても信号帯域幅が変化するわけではないためサンプリング周波数ｆｓを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数ｆ０の変化に対応するには、サンプリング周波数ｆｓを変更する必要があり、この点において、バンドパス型が有利である。
また、式（３）を利用すると、ΔΣ変調器２５を任意の周波数（ｆ０）に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器２５は、ローパス型とバンドパス型とに切り替え可能となっている。
また、制御部３５は、処理部２４を制御することによって、処理部２４から出力されるＲＦ信号の周波数を任意の周波数に変更してΔΣ変調器２５に与えることができる。
さらに、制御部３５は、変更されたＲＦ信号の周波数を通過させるようにアナログフィルタ３２の中心周波数が変更されるように、アナログフィルタ３２を制御する。
［３．複数ｂｉｔ出力］
複数ｂｉｔ出力部４１は、ｎ値（３値）の量子化信号に対する所定の変換を行って、複数ｂｉｔ（２ｂｉｔ）のパラレル信号として、デジタル信号処理部２１から出力するためのものである。複数ｂｉｔ出力部４１は、２ｂｉｔの信号をパラレルに出力するため、２ｂｉｔのうち、第１のｂｉｔが出力される第１出力ポート４１ａと、第２のｂｉｔが出力される第２出力ポート４１ｂと、を備えている。
複数ｂｉｔ出力部４１は、ｎ値（３値）の量子化信号に対する所定の変換を行って、複数ｂｉｔ（２ｂｉｔ）のパラレル信号として、デジタル信号処理部２１から出力するためのものである。複数ｂｉｔ出力部４１は、２ｂｉｔの信号をパラレルに出力するため、２ｂｉｔのうち、第１のｂｉｔが出力される第１出力ポート４１ａと、第２のｂｉｔが出力される第２出力ポート４１ｂと、を備えている。
各出力ポート４１ａ，４１ｂは、電圧がＨｉｇｈレベルの信号又はＬｏｗレベルの信号を出力する。以下、Ｈｉｇｈレベルの信号を「ＶＨ」で示し、Ｌｏｗレベルの信号を「ＶＬ」で示す。また、各出力ポート４１ａ，４１ｂから出力される信号を区別する必要がある場合、第１出力ポート４１ａから出力される信号を「ＶＨ１」又は「ＶＬ１」で示し、第２出力ポート４１ｂから出力される信号を「ＶＨ２」又は「ＶＬ２」で示す。
複数ｂｉｔ出力部４１は、ｎ値の量子化信号を、複数ｂｉｔ（２ｂｉｔ）のパラレル信号に変換するため、ルックアップテーブル４１ｃを備えている。複数ｂｉｔ出力部４１は、ルックアップテーブル４１ｃを参照することで、ｎ値の量子化信号を、複数ｂｉｔの信号に容易に変換することができる。
図５に示すように、ルックアップテーブル４１ｃは、複数ｂｉｔ出力部４１に入力されるΔΣ変調器出力（ｎ値量子化信号）と、第１及び第２出力ポート４１ａ，４１ｂから出力される信号との組み合わせを保持している。
複数ｂｉｔ出力部４１の出力（複数ｂｉｔ信号）は、その出力を電力合成器５１によって合成したときに、量子化器２８が出力するｎ値の量子化信号に対応して、ｎ個の信号レベルを持つ合成信号が生成されるｂｉｔパターンとなっている。
すなわち、ｎ値（３値）量子化信号がＨｉｇｈ（＋１）＝”０１”の場合、第１出力ポート４１ａからはＶＨ１（＋１）が出力され、第２出力ポート４１ｂからはＶＨ２（＋１）が出力される。
ｎ値（３値）量子化信号がＭｅｄｉｕｍ（０）＝”００”の場合、第１出力ポート４１ａからはＶＨ１（＋１）が出力され、第２出力ポート４１ｂからはＶＬ２（−１）が出力される。
ｎ値（３値）量子化信号がＬｏｗ（−１）＝”１１”の場合、第１出力ポート４１ａからはＶＬ１（−１）が出力され、第２出力ポート４１ｂからはＶＬ２（−１）が出力される。
なお、図５では、ＶＬ１及びＶＨ２の組み合わせは不使用となっている。
すなわち、ｎ値（３値）量子化信号がＨｉｇｈ（＋１）＝”０１”の場合、第１出力ポート４１ａからはＶＨ１（＋１）が出力され、第２出力ポート４１ｂからはＶＨ２（＋１）が出力される。
ｎ値（３値）量子化信号がＭｅｄｉｕｍ（０）＝”００”の場合、第１出力ポート４１ａからはＶＨ１（＋１）が出力され、第２出力ポート４１ｂからはＶＬ２（−１）が出力される。
ｎ値（３値）量子化信号がＬｏｗ（−１）＝”１１”の場合、第１出力ポート４１ａからはＶＬ１（−１）が出力され、第２出力ポート４１ｂからはＶＬ２（−１）が出力される。
なお、図５では、ＶＬ１及びＶＨ２の組み合わせは不使用となっている。
［４．電力合成器（Power Combiner）］
電力合成器５１は、複数ｂｉｔ出力部４１から出力された複数ｂｉｔの信号を電力合成して、ｎ個の信号レベルを持つ合成信号を生成する。電力合成器５１は、複数ｂｉｔ出力部４１から出力された２ｂｉｔの信号が入力される第１入力ポート５１ａ及び第２入力ポート５１ｂを備えるとともに、合成信号を出力する出力ポート５１ｃを備えている。
電力合成器５１は、複数ｂｉｔ出力部４１から出力された複数ｂｉｔの信号を電力合成して、ｎ個の信号レベルを持つ合成信号を生成する。電力合成器５１は、複数ｂｉｔ出力部４１から出力された２ｂｉｔの信号が入力される第１入力ポート５１ａ及び第２入力ポート５１ｂを備えるとともに、合成信号を出力する出力ポート５１ｃを備えている。
図６は、電力合成器５１の第１の例を示している。図６の電力合成器５１は、Ｙ形電力合成器として構成されており、３つの抵抗５２ａ，５２ｂ，５２ｃがＹ形に接続されている。
図６の電力合成器５１は、電力合成器５１の出力ポート５１ｃに接続された負荷（図１では、アナログフィルタ３２）に対して、インピーダンス整合するよう構成されている。
具体的には、出力ポート５１ｃに接続された負荷の特性インピーダンスをＺ０とし、第１入力ポート５１ａ及び第２入力ポート５１ｂのインピーダンスもＺ０とすると、各抵抗５２ａ，５２ｂ，５２ｃのインピーダンスは、Ｚ０／３に設定すればよい。
具体的には、出力ポート５１ｃに接続された負荷の特性インピーダンスをＺ０とし、第１入力ポート５１ａ及び第２入力ポート５１ｂのインピーダンスもＺ０とすると、各抵抗５２ａ，５２ｂ，５２ｃのインピーダンスは、Ｚ０／３に設定すればよい。
なお、図６の電力合成器５１に代えて、電力合成器５１として、ハイブリッド結合器（Hybrid combiner）を用いてもよい。電力合成器５１が、ハイブリッド結合器として構成されている場合には、ポート間のアイソレーションが取れ、完全に独立して電圧設定が可能となる。
図６では、入力ポート５１ａ，５１ｂの数ｍは、複数ｂｉｔ出力部４１から出力されるｂｉｔ数＝２にあわせて、２つであるが、複数ｂｉｔ出力部４１から出力されるｂｉｔ数が３以上となった場合、それに合わせて、入力ポート５１ａ，５１ｂの数ｍを増やせばよい。
なお、各入力ポート５１ａ，５１ｂには、それぞれ、抵抗５２ａ，５２ｂが接続される。入力ポート５１ａ，５１ｂの数をｍとした場合、各抵抗５２ａ，５２ｂ，５２ｃのインピーダンスは、｛（ｍ−１）／（ｍ＋１）｝×Ｚ０とすることで、インピーダンス整合をとることができる。
なお、各入力ポート５１ａ，５１ｂには、それぞれ、抵抗５２ａ，５２ｂが接続される。入力ポート５１ａ，５１ｂの数をｍとした場合、各抵抗５２ａ，５２ｂ，５２ｃのインピーダンスは、｛（ｍ−１）／（ｍ＋１）｝×Ｚ０とすることで、インピーダンス整合をとることができる。
図７は、電力合成器５１の第２の例を示している。図６の電力合成器５１は、Δ形電力合成器として構成されており、３つの抵抗５２ａ，５２ｂ，５２ｃがＹ形に接続されている。
図７の電力合成器５１においても、電力合成器５１の出力ポート５１ｃに接続された負荷（図１では、アナログフィルタ３２）に対して、インピーダンス整合するよう構成されている。
具体的には、出力ポート５１ｃに接続された負荷の特性インピーダンスをＺ０とし、第１入力ポート５１ａ及び第２入力ポート５１ｂのインピーダンスもＺ０とすると、各抵抗５３ａ，５３ｂ，５３ｃのインピーダンスは、Ｚ０に設定すればよい。
具体的には、出力ポート５１ｃに接続された負荷の特性インピーダンスをＺ０とし、第１入力ポート５１ａ及び第２入力ポート５１ｂのインピーダンスもＺ０とすると、各抵抗５３ａ，５３ｂ，５３ｃのインピーダンスは、Ｚ０に設定すればよい。
ＲＦ信号のような帯域伝送方式の変調信号を扱う場合、電力合成器５１のようなアナログ回路は、インピーダンス整合がとれていることが必要である。したがって、アナログフィルタ３２から出力されるＲＦ信号に悪影響を与えないために、インピーダンス整合がとれているのが好ましい。
図８は、電力合成器５１の出力ポート５１ｃから出力される合成信号（アナログ信号）の信号レベルを示している。なお、図８では、理解の容易のため、図６に示すＹ形電力合成器５１を示したが、図７に示すΔ形電力合成器５１でも、同様の合成信号が得られる。
合成信号は、量子化信号と同様に、ｎ個の信号レベル（Ｈｉｇｈ，Ｍｅｄｉｕｍ，Ｌｏｗ）を持つ。
図８（ａ）に示すように、第１入力ポート５１ａにＶＨ（＋１［Ｖ］）が入力され、第２入力ポート５１ｂにＶＨ（＋１［Ｖ］）が入力された場合、電力合成によって、出力ポート５１ｃからはＶＨ、つまり、Ｈｉｇｈ(＋１［Ｖ］)の信号レベル（最大信号レベル）が出力される。
図８（ｂ）に示すように、第１入力ポート５１ａにＶＨ（＋１［Ｖ］）が入力され、第２入力ポート５１ｂにＶＬ（−１［Ｖ］）が入力された場合、電力合成によって、出力ポート５１ｃからは(ＶＨ+ＶＬ)／２、つまり、Ｍｅｄｉｕｍ（０［Ｖ］）の信号レベル（中央信号レベル）が出力される。
図８（ｃ）に示すように、第１入力ポート５１ａにＶＬ（＋１［Ｖ］）が入力され、第２入力ポート５１ｂにＶＬ（−１［Ｖ］）が入力された場合、電力合成によって、出力ポート５１ｃからはＶＬ、つまり、Ｌｏｗ（−１［Ｖ］）の信号レベル（最小信号レベル）が出力される。
図８（ａ）に示すように、第１入力ポート５１ａにＶＨ（＋１［Ｖ］）が入力され、第２入力ポート５１ｂにＶＨ（＋１［Ｖ］）が入力された場合、電力合成によって、出力ポート５１ｃからはＶＨ、つまり、Ｈｉｇｈ(＋１［Ｖ］)の信号レベル（最大信号レベル）が出力される。
図８（ｂ）に示すように、第１入力ポート５１ａにＶＨ（＋１［Ｖ］）が入力され、第２入力ポート５１ｂにＶＬ（−１［Ｖ］）が入力された場合、電力合成によって、出力ポート５１ｃからは(ＶＨ+ＶＬ)／２、つまり、Ｍｅｄｉｕｍ（０［Ｖ］）の信号レベル（中央信号レベル）が出力される。
図８（ｃ）に示すように、第１入力ポート５１ａにＶＬ（＋１［Ｖ］）が入力され、第２入力ポート５１ｂにＶＬ（−１［Ｖ］）が入力された場合、電力合成によって、出力ポート５１ｃからはＶＬ、つまり、Ｌｏｗ（−１［Ｖ］）の信号レベル（最小信号レベル）が出力される。
このように、電力合成器５１は、デジタル−アナログ変換器（ＤＡＣ）のように機能する。本実施形態では、電力合成器５１によってＤＡＣとしての機能が簡易に得られるため、コストを低減することができる。
［５．ルックアップテーブルの変形例］
図８（ｂ）に示すＭｅｄｉｕｍの信号は、理想的には、Ｈｉｇｈの信号とＬｏｗの信号の中央値であるゼロの信号レベルとなるべきである。しかし、実際には、Ｍｅｄｉｕｍの信号は、厳密には、ＨｉｇｈとＬｏｗの中央値とならないことがある。
図８（ｂ）に示すＭｅｄｉｕｍの信号は、理想的には、Ｈｉｇｈの信号とＬｏｗの信号の中央値であるゼロの信号レベルとなるべきである。しかし、実際には、Ｍｅｄｉｕｍの信号は、厳密には、ＨｉｇｈとＬｏｗの中央値とならないことがある。
複数ｂｉｔ出力部４１の第１出力ポート４１ａから出力されるＶＨ１と、第２出力ポート４１ｂから出力されるＶＨ２とは、本来、同一電圧（ＶＨ１＝ＶＨ２）となるべきであるが、図９に示すように、ＶＨ１≠ＶＨ２となって、両者に、わずかな差ｄ１が生じることがある。
同様に、複数ｂｉｔ出力部４１の第１出力ポート４１ａから出力されるＶＬ１と、第２出力ポート４１ｂから出力されるＶＬ２と、についても、本来、同一電圧（ＶＬ１＝ＶＬ２）となるべきであるが、図９に示すように、ＶＬ１≠ＶＬ２となって、両者に、わずかな差ｄ２が生じることがある。
同様に、複数ｂｉｔ出力部４１の第１出力ポート４１ａから出力されるＶＬ１と、第２出力ポート４１ｂから出力されるＶＬ２と、についても、本来、同一電圧（ＶＬ１＝ＶＬ２）となるべきであるが、図９に示すように、ＶＬ１≠ＶＬ２となって、両者に、わずかな差ｄ２が生じることがある。
この場合（ＶＨ１≠ＶＨ２，ＶＬ１≠ＶＬ２）、電力合成器５１から出力される合成信号は、Ｈｉｇｈの信号の信号レベルが（ＶＨ１＋ＶＨ２）／２となり、Ｌｏｗの信号の信号レベルが（ＶＬ１＋ＶＬ２）／２となる。
つまり、Ｈｉｇｈ信号の信号レベルは、Ｈｉｇｈ信号を生成するためのｂｉｔパターン（ＶＨ１，ＶＨ２）における平均信号レベル（ＶＨ１＋ＶＨ２）／２となり、Ｌｏｗ信号の信号レベルは、Ｌｏｗ信号を生成するためのｂｉｔパターン（ＶＬ１，ＶＬ２）における平均信号レベル（ＶＬ１＋ＶＬ２）／２となっている。
Ｈｉｇｈの信号とＬｏｗの信号が、このような値をとる場合、Ｈｉｇｈの信号とＬｏｗの信号の中央値は、｛（ＶＨ１＋ＶＨ２）／２＋（ＶＬ１＋ＶＬ２）／２｝／２となるべきである。
しかし、図５のルックアップテーブル４１ｃに従うと、Ｍｅｄｉｕｍの信号は、（ＶＨ１＋ＶＬ２）／２となり、Ｈｉｇｈの信号とＬｏｗの信号の中央値とは、厳密には一致しなくなる。このような中央値のずれは、ＲＦ信号におけるノイズ成分となり、ＲＦ信号の信号特性を劣化させる要因となる。
つまり、Ｈｉｇｈ信号の信号レベルは、Ｈｉｇｈ信号を生成するためのｂｉｔパターン（ＶＨ１，ＶＨ２）における平均信号レベル（ＶＨ１＋ＶＨ２）／２となり、Ｌｏｗ信号の信号レベルは、Ｌｏｗ信号を生成するためのｂｉｔパターン（ＶＬ１，ＶＬ２）における平均信号レベル（ＶＬ１＋ＶＬ２）／２となっている。
Ｈｉｇｈの信号とＬｏｗの信号が、このような値をとる場合、Ｈｉｇｈの信号とＬｏｗの信号の中央値は、｛（ＶＨ１＋ＶＨ２）／２＋（ＶＬ１＋ＶＬ２）／２｝／２となるべきである。
しかし、図５のルックアップテーブル４１ｃに従うと、Ｍｅｄｉｕｍの信号は、（ＶＨ１＋ＶＬ２）／２となり、Ｈｉｇｈの信号とＬｏｗの信号の中央値とは、厳密には一致しなくなる。このような中央値のずれは、ＲＦ信号におけるノイズ成分となり、ＲＦ信号の信号特性を劣化させる要因となる。
図１０は、このような問題を解決するために改良されたルックアップテーブル４１ｃを示している。
図１０のルックアップテーブル４１ｃでは、第１テーブルと第２テーブルとを備えている。第１テーブルは、図５のルックアップテーブル４１ｃと同様のｂｉｔパターンを生成するためのものである。
一方、第２テーブルは、Ｍｅｄｉｕｍ信号について、第１テーブルにおけるｂｉｔパターンとは異なるｂｉｔパターンを生成するためのものである。
図１０のルックアップテーブル４１ｃでは、第１テーブルと第２テーブルとを備えている。第１テーブルは、図５のルックアップテーブル４１ｃと同様のｂｉｔパターンを生成するためのものである。
一方、第２テーブルは、Ｍｅｄｉｕｍ信号について、第１テーブルにおけるｂｉｔパターンとは異なるｂｉｔパターンを生成するためのものである。
第１テーブルを使用すると、図５のルックアップテーブル４１ｃと同様に、ｎ値（３値）量子化信号がＭｅｄｉｕｍ（０）の場合、第１出力ポート４１ａからはＶＨ１（＋１）が出力され、第２出力ポート４１ｂからはＶＬ２（−１）が出力される。以下、このｂｉｔパターン（＋１，−１）を、「第１ｂｉｔパターン」という。
この場合、電力合成器５１から出力される合成信号におけるＭｅｄｉｕｍの信号レベルは、（ＶＨ１＋ＶＬ２）／２となる。
この場合、電力合成器５１から出力される合成信号におけるＭｅｄｉｕｍの信号レベルは、（ＶＨ１＋ＶＬ２）／２となる。
一方、Ｍｅｄｉｕｍ（０）の量子化信号について、第２テーブルを使用した場合、第１出力ポート４１ａからはＶＬ１（−１）が出力され、第２出力ポート４１ｂからはＶＨ２（＋１）が出力される。以下、このｂｉｔパターンを、「第２ｂｉｔパターン」という。
この場合、電力合成器５１から出力される合成信号におけるＭｅｄｉｕｍの信号レベルは、（ＶＬ１＋ＶＨ２）／２となる。
この場合、電力合成器５１から出力される合成信号におけるＭｅｄｉｕｍの信号レベルは、（ＶＬ１＋ＶＨ２）／２となる。
第１ｂｉｔパターン及び第２ｂｉｔパターンは、ＶＨ１＝ＶＨ２かつＶＬ１＝ＶＬ２であれば、電力合成器５１による電力合成によって、同じ信号レベルの合成信号を生成するようなｂｉｔパターンとなっている。
複数ｂｉｔ出力部４１は、Ｍｅｄｉｕｍ（０）の量子化信号については、第１テーブルと第２テーブルとを交互に参照して、２ｂｉｔ信号を出力する。したがって、Ｍｅｄｉｕｍ（０）の量子化信号については、第１ｂｉｔパターンと第２ｂｉｔパターンとが、交互に、複数ｂｉｔ出力部４１から出力される。したがって、両ｂｉｔパターンは、同頻度で発生する。
その結果、電力合成器５１からは、Ｍｅｄｉｕｍの信号レベルについては、（ＶＨ１＋ＶＬ２）／２の信号レベルの信号と、（ＶＬ１＋ＶＨ２）／２の信号レベルの信号という２種類の信号が、交互に出力される。
その結果、電力合成器５１からは、Ｍｅｄｉｕｍの信号レベルについては、（ＶＨ１＋ＶＬ２）／２の信号レベルの信号と、（ＶＬ１＋ＶＨ２）／２の信号レベルの信号という２種類の信号が、交互に出力される。
図１１は、電力合成器５１から連続してＭｅｄｉｕｍ（０）の信号レベルの信号のみを出力した場合の電圧波形を示している。図１１に示すように、（ＶＨ１＋ＶＬ２）／２の信号レベルの信号と、（ＶＬ１＋ＶＨ２）／２の信号レベルの信号という２種類の信号が、交互に出力される。
Ｍｅｄｉｕｍの信号については、２種類の信号が、交互に出力されるため、２種類の信号は、同頻度で発生する。したがって、図１１に示すように、Ｍｅｄｉｕｍの信号レベルの時間平均は、｛ＶＨ１＋ＶＬ２）／２＋（ＶＬ１＋ＶＨ２）／２｝／２＝（ＶＨ１＋ＶＨ２＋ＶＬ１＋ＶＬ２）／４となり、Ｈｉｇｈの信号レベルとＬｏｗの信号レベルの中央値と等しくなる（図９も参照）。
この結果、Ｍｅｄｉｕｍの信号は、時間平均をとると、Ｈｉｇｈの信号とＬｏｗの信号の中央値と一致し、ＲＦ信号におけるノイズ成分を低減することができる。
［６．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
１ ΔΣ変調システム
２１ デジタル信号処理部（デジタル信号処理装置）
２５ バンドパス型ΔΣ変調器
４１ 複数ｂｉｔ出力部
５１ 電力合成器
２１ デジタル信号処理部（デジタル信号処理装置）
２５ バンドパス型ΔΣ変調器
４１ 複数ｂｉｔ出力部
５１ 電力合成器
Claims (7)
- ｎ値（ｎは３以上の整数）の量子化信号を出力するΔΣ変調器と、
前記ΔΣ変調器から出力されたｎ値の量子化信号を、複数ｂｉｔの信号に変換して出力する複数ｂｉｔ出力部と、
前記複数ｂｉｔの信号を電力合成して、ｎ個の信号レベルを持つ合成信号を生成する電力合成器と、
を備え、
前記電力合成器は、ＲＦ信号用の電力合成器であり、前記複数ｂｉｔの信号全てを電力合成して前記合成信号を生成する
ことを特徴とするΔΣ変調システム。 - 前記複数ｂｉｔ出力部は、ｎ値の量子化信号を、複数ｂｉｔの信号に変換するためのルックアップテーブルを備え、前記ルックアップテーブルに基づいて、ｎ値の量子化信号を、複数ｂｉｔの信号に変換する
請求項１記載のΔΣ変調システム。 - 前記電力合成器は、ハイブリッド結合器である
請求項１又は２記載のΔΣ変調システム。 - ｎ値（ｎは３以上の整数）の量子化信号を出力するΔΣ変調器と、
前記ΔΣ変調器から出力されたｎ値の量子化信号を、複数ｂｉｔの信号に変換して出力する複数ｂｉｔ出力部と、
前記複数ｂｉｔの信号を電力合成して、ｎ個の信号レベルを持つ合成信号を生成する電力合成器と、
を備え、
前記合成信号は、ｎ個（ｎは３以上の奇数）の信号レベルのなかに、最小信号レベルと最大信号レベルとの間の中央信号レベルを有し、
時間軸上における複数の前記中央信号レベルの時間平均が、
前記電力合成器にて前記最小信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、
前記電力合成器にて前記最大信号レベルを生成するための前記複数ｂｉｔのｂｉｔパターンにおける平均信号レベルと、
の間の中央値に等しくなるように、前記複数ｂｉｔ出力部は、前記電力合成器にて前記中央信号レベルを生成するための複数ｂｉｔの信号のｂｉｔパターンとして、複数種類のｂｉｔパターンをそれぞれ同頻度で出力する
請求項１〜３のいずれか１項に記載のΔΣ変調システム。 - 前記中央信号レベルは、ゼロの信号レベルである
請求項４記載のΔΣ変調システム。 - 前記ΔΣ変調器は、バンドパス型ΔΣ変調器である
請求項１〜５のいずれか１項に記載のΔΣ変調システム。 - 前記ΔΣ変調器は、帯域伝送方式の変調信号に対するΔΣ変調を行って、ｎ値の量子化信号を出力する
請求項１〜６のいずれか１項に記載のΔΣ変調システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012127616A JP5935519B2 (ja) | 2012-06-05 | 2012-06-05 | Δς変調システム |
| PCT/JP2013/064989 WO2013183528A1 (ja) | 2012-06-05 | 2013-05-30 | Δς変調システム及びデジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012127616A JP5935519B2 (ja) | 2012-06-05 | 2012-06-05 | Δς変調システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013254994A JP2013254994A (ja) | 2013-12-19 |
| JP5935519B2 true JP5935519B2 (ja) | 2016-06-15 |
Family
ID=49711920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012127616A Expired - Fee Related JP5935519B2 (ja) | 2012-06-05 | 2012-06-05 | Δς変調システム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5935519B2 (ja) |
| WO (1) | WO2013183528A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101551090B1 (ko) | 2014-05-13 | 2015-09-08 | 인하대학교 산학협력단 | 델타 시그마 변조를 이용한 고화질 멀티미디어 인터페이스 표준의 디스플레이 포트 오디오 타임스탬프 변환기 및 그 방법 |
| US10998868B2 (en) | 2017-08-04 | 2021-05-04 | Nec Corporation | RF signal generation device and RF signal generation method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117034A (ja) * | 1989-09-28 | 1991-05-17 | Nec Corp | オーバーサンプリング型アナログ・ディジタル変換器 |
| JP4270998B2 (ja) * | 2003-10-08 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器 |
| DE602006012226D1 (de) * | 2005-12-28 | 2010-03-25 | Analog Devices Inc | Architektur zur kombination eines zeitkontinuierlichen status mit einem schaltkondensatorstatus für digital-analog-wandler und tiefpassfilter |
| JP2009065420A (ja) * | 2007-09-06 | 2009-03-26 | Renesas Technology Corp | 半導体集積回路装置 |
| WO2013051641A1 (ja) * | 2011-10-04 | 2013-04-11 | 住友電気工業株式会社 | バンドパス型δς変調器の設計方法、バンドパス型δς変調器、δς変調器を有する装置、及びδς変調を用いた方法 |
-
2012
- 2012-06-05 JP JP2012127616A patent/JP5935519B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-30 WO PCT/JP2013/064989 patent/WO2013183528A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013183528A1 (ja) | 2013-12-12 |
| JP2013254994A (ja) | 2013-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787563B2 (en) | Transmitter for wireless applications incorporation spectral emission shaping sigma delta modulator | |
| US8755447B2 (en) | Wireless audio equipment using a quadrature modulation system | |
| US8165549B2 (en) | Method for notch filtering a digital signal, and corresponding electronic device | |
| Li et al. | A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs | |
| KR101944205B1 (ko) | 다중 대역 신호를 생성하는 시스템 및 방법 | |
| JP6983331B2 (ja) | 無線周波数（ｒｆ）送信機及びｒｆ送信の方法 | |
| CN104115406B (zh) | 连续时间的mashς‑δ模数转换 | |
| Ebrahimi et al. | Time-interleaved delta-sigma modulator for wideband digital GHz transmitters design and SDR applications | |
| WO2013183550A1 (ja) | 信号変換装置及び送信機 | |
| US9071303B2 (en) | Level de-multiplexed delta sigma modulator based transmitter | |
| US9025700B2 (en) | Digital polar modulator for a switch mode RF power amplifier | |
| JP5935519B2 (ja) | Δς変調システム | |
| US20110007836A1 (en) | Sample rate conversion in delta-sigma modulators | |
| JP2013255003A (ja) | Δς変調システム及びデジタル信号処理装置 | |
| CN108900202B (zh) | 一种并行的频点灵活可调的∑-δ调制器及其工作方法 | |
| JP6064485B2 (ja) | 信号処理装置及び無線機 | |
| Ralph et al. | Using high pass sigma-delta modulation for Class-S power amplifiers | |
| US9264063B2 (en) | Method for designing band pass delta-sigma modulator, band pass delta-sigma modulator, signal processing device, and radio transceiver | |
| JP5418709B2 (ja) | 信号変換装置及び送信機 | |
| JP2014014066A (ja) | 信号変換装置、信号出力装置、及び送信機 | |
| KR20110070675A (ko) | 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기 | |
| WO2013183534A1 (ja) | 無線送信機、及び信号処理装置 | |
| JP6177057B2 (ja) | 無線通信用ｉｃ | |
| Venkataraman | A practical design methodology for an all-digital transmitter architecture via binary sequence search and a look-up table approach to modulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5935519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |