JP5718529B2 - 電気信号のレベルの持続時間を測定するための装置 - Google Patents
電気信号のレベルの持続時間を測定するための装置 Download PDFInfo
- Publication number
- JP5718529B2 JP5718529B2 JP2014527712A JP2014527712A JP5718529B2 JP 5718529 B2 JP5718529 B2 JP 5718529B2 JP 2014527712 A JP2014527712 A JP 2014527712A JP 2014527712 A JP2014527712 A JP 2014527712A JP 5718529 B2 JP5718529 B2 JP 5718529B2
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- electrical signal
- gate
- level
- duration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/023—Measuring pulse width
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Manipulation Of Pulses (AREA)
Description
反転ゲートで構成され、電源が前記電気信号によって変調される第1のリングオシレータと、
電源が前記電気信号によって変調されない第2のリングオシレータと、
前記第1のリングオシレータの不安定点(a point of instability)のゲートからゲートへの遷移の総数をカウントする第1のカウント手段であって、前記不安定点は、前記反転ゲートへの入力における論理レベルと前記反転ゲートからの出力における前記論理レベルとが等しい場合に、反転ゲートに存在することと、
前記第2のリングオシレータの不安定点のゲートからゲートへの遷移の総数をカウントする第2のカウント手段と、
前記第1および第2のカウント手段の値に基づいて、前記電気信号の前記レベルの前記持続時間を決定する手段とを備えたことを特徴とする装置を提案する。
Λ[i]=N*C[i]+p[i]
で与えられる。各サンプルの間で、不安定点のゲートからゲートへの遷移の総数は、
ΔΛ[i]=Λ[i]−Λ[i−1]
に等しい。
ΔΛosc1[i]=Δt*N*(Fmax−Fmin)+Te*N*Fmin
で与えられる。2つの一連のサンプリングの間で、つまり、時間間隔Teで、リングオシレータOsc2における遷移の数は、
ΔΛosc2[i]=Te*M*Fosc2
で与えられる。Mは、リングオシレータOsc2の反転ゲートの数であり、Fosc2は、オシレータOsc2の周波数である。
ΔΦ[i]=Δt*N*(Fmax−Fmin)+Te*N*Fmin−Te*M*Fosc2
で与えられる。ΔΦ[i]が0と計算されることに対する持続時間Δt0は、
Δt0=Te*(N*Fmin−M*Fosc2)/(N*(Fmax−Fmin))
で与えられる。この値Δt0は、フィルタFilへの入力における0の値を生成するパルスの持続時間であり、システムのレストポイント(rest point)に対応する、すなわち、時間−デジタル変換器TDCへの入力における一定の位相差である。
ΔΛosc1[i]=Δt*N*(Fmax−Fmin)+Te*N*Fmin
で与えられる。2つの一連のサンプリングの間で、つまり、時間間隔Teで、リングオシレータOsc2における遷移の数は、
ΔΛosc2[i]=Te*M*Fosc2
で与えられる。リングオシレータOsc1における遷移の数とリングオシレータOsc2における遷移の数の差ΔΦ[i]は、図4に示されたErrであり、
ΔΦ[i]=Δt*N*(Fmax−Fmin)+Te*N*Fmin−Te*M*Fosc2
で与えられる。勿論、本発明は、明細書に記載された実施形態に限定されない。逆に、本発明は、当業者の範囲内のどんな変形例も網羅し、特に本発明の様々な実施形態の組合せを包含する。
Claims (9)
- 電気信号のレベルの持続時間を測定するための装置であって、
反転ゲートで構成され、電源が前記電気信号によって変調される第1のリングオシレータと、
電源が前記電気信号によって変調されない第2のリングオシレータと、
前記第1のリングオシレータの不安定点のゲートからゲートへの遷移の総数をカウントする第1のカウント手段であって、前記不安定点は、前記反転ゲートへの入力における論理レベルと前記反転ゲートからの出力における前記論理レベルとが等しい場合に、反転ゲートに存在することと、
前記第2のリングオシレータのゲートからゲートへの不安定点の遷移の総数をカウントする第2のカウント手段と、
前記第1および第2のカウント手段の値に基づいて、前記電気信号の前記レベルの前記持続時間を決定する手段と
を備えたことを特徴とする装置。 - 前記電気信号は、周期的な電気信号であり、前記第1および第2のカウント手段は、前記周期的な電気信号の周期の期間で行われることを特徴とする請求項1に記載の装置。
- 前記第1のリングオシレータの周波数は、前記電気信号が第1のレベルである場合に第1の周波数であり、前記電気信号が第2のレベルである場合に第2の周波数であることを特徴とする請求項1または2に記載の装置。
- 前記第1の周波数および前記第2の周波数は、ゼロではないことを特徴とする請求項3に記載の装置。
- 前記装置は、前記第1および第2のリングオシレータの各ゲートに対して、ラッチコンパレータをさらに備えたことを特徴とする請求項1ないし4のいずれかに記載の装置。
- 前記第1および第2のカウント手段の各々は、2つのカウンタを備え、
前記装置は、前記第1および第2のリングオシレータにおける各々の不安定点の位置に基づいて、前記2つのカウンタのうち1つを選択する選択手段をさらに備えたことを特徴とする請求項1ないし5のいずれかに記載の装置。 - 前記反転ゲートは、差動論理ゲートであることを特徴とする請求項1ないし6のいずれかに記載の装置。
- 前記第1のリングオシレータの前記反転ゲートの伝達遅延は、前記第2のリングオシレータの前記反転ゲートの前記伝達遅延と異なることを特徴とする請求項1ないし6のいずれかに記載の装置。
- 請求項1ないし8のいずれかに記載の電気信号のレベルの持続時間を測定するための装置を備えたことを特徴とするPLL。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/FR2011/051978 WO2013030466A1 (fr) | 2011-08-29 | 2011-08-29 | Dispositif de mesure d'une durée d'un niveau d'un signal électrique |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014525575A JP2014525575A (ja) | 2014-09-29 |
JP5718529B2 true JP5718529B2 (ja) | 2015-05-13 |
Family
ID=44720913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014527712A Active JP5718529B2 (ja) | 2011-08-29 | 2011-08-29 | 電気信号のレベルの持続時間を測定するための装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140218009A1 (ja) |
EP (1) | EP2751583B1 (ja) |
JP (1) | JP5718529B2 (ja) |
WO (1) | WO2013030466A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2818946A1 (en) | 2013-06-28 | 2014-12-31 | Asahi Kasei Microdevices Corporation | Low quantization noise time-to-digital conversion |
US9246501B2 (en) | 2014-04-29 | 2016-01-26 | Honeywell International Inc. | Converter for analog inputs |
CN105959003B (zh) * | 2016-04-25 | 2019-02-26 | 华为技术有限公司 | 数字分频锁相环 |
JP6859695B2 (ja) * | 2016-12-19 | 2021-04-14 | 富士通株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374860A (en) * | 1993-01-15 | 1994-12-20 | National Semiconductor Corporation | Multi-tap digital delay line |
US5475344A (en) * | 1994-02-22 | 1995-12-12 | The Board Of Trustees Of The Leland Stanford Junior University | Multiple interconnected ring oscillator circuit |
US20030119456A1 (en) * | 2000-02-04 | 2003-06-26 | James Maligeorgos | Voltage controlled quadrature oscillator with phase tuning |
JP2002353809A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | クロック発生回路 |
JP4488872B2 (ja) * | 2004-11-29 | 2010-06-23 | 株式会社ルネサステクノロジ | 位相同期回路及び半導体集積回路装置 |
WO2007087559A2 (en) * | 2006-01-24 | 2007-08-02 | Pufco, Inc. | Signal generator based device security |
US7715493B2 (en) * | 2006-08-14 | 2010-05-11 | Intel Corporation | Digital transmitter and methods of generating radio-frequency signals using time-domain outphasing |
US7639169B2 (en) * | 2007-05-17 | 2009-12-29 | Denso Corporation | A/D converter circuit and A/D conversion method |
US7949482B2 (en) * | 2008-06-19 | 2011-05-24 | International Business Machines Corporation | Delay-based bias temperature instability recovery measurements for characterizing stress degradation and recovery |
JP5273149B2 (ja) * | 2008-09-19 | 2013-08-28 | 日本電気株式会社 | デジタル位相比較器と方法 |
JP2010087275A (ja) * | 2008-09-30 | 2010-04-15 | Panasonic Corp | 半導体集積回路および電子機器 |
US8138958B2 (en) * | 2009-01-30 | 2012-03-20 | Auburn University | Vernier ring time-to-digital converters with comparator matrix |
JP5397471B2 (ja) * | 2009-06-24 | 2014-01-22 | 富士通株式会社 | Tdc回路及びadpll回路 |
JP2011071816A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Semiconductor Ltd | 周波数測定回路及びそれを有するpllシンセサイザ |
JP5753013B2 (ja) * | 2011-07-06 | 2015-07-22 | オリンパス株式会社 | リングオシュレータ回路、a/d変換回路、および固体撮像装置 |
-
2011
- 2011-08-29 US US14/241,186 patent/US20140218009A1/en not_active Abandoned
- 2011-08-29 EP EP11763961.7A patent/EP2751583B1/fr active Active
- 2011-08-29 WO PCT/FR2011/051978 patent/WO2013030466A1/fr active Application Filing
- 2011-08-29 JP JP2014527712A patent/JP5718529B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014525575A (ja) | 2014-09-29 |
EP2751583A1 (fr) | 2014-07-09 |
US20140218009A1 (en) | 2014-08-07 |
EP2751583B1 (fr) | 2016-04-13 |
WO2013030466A1 (fr) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Roberts et al. | A brief introduction to time-to-digital and digital-to-time converters | |
US9337852B2 (en) | Removing deterministic phase errors from fractional-N PLLs | |
JP5564550B2 (ja) | Pll回路 | |
US9306586B2 (en) | Methods and devices for implementing all-digital phase locked loop | |
EP2301145B1 (en) | Circuit with a time to digital converter and phase measuring method | |
US8963750B2 (en) | Time-to-digital conversion with analog dithering | |
CN105610432A (zh) | 低功率双极型360度时间数字转换器 | |
JP5718529B2 (ja) | 電気信号のレベルの持続時間を測定するための装置 | |
Kim et al. | A low-cost and low-power time-to-digital converter using triple-slope time stretching | |
US9698807B1 (en) | Time signal conversion using dual time-based digital-to-analog converters | |
WO2011161737A1 (ja) | デジタル位相差検出器およびそれを備えた周波数シンセサイザ | |
JP6844368B2 (ja) | 時間デジタル変換器 | |
JP5231643B2 (ja) | ディジタル位相ロックループにおける累算された位相−ディジタル変換 | |
Yu et al. | On-chip jitter measurement using vernier ring time-to-digital converter | |
US10739391B2 (en) | Duty cycle measurement | |
JP5390627B2 (ja) | ノイズシェーピング時間測定回路 | |
Caram et al. | Harmonic ring oscillator time-to-digital converter | |
WO2018189310A1 (en) | Frequency multiplying device | |
CN110678760A (zh) | 频率估计 | |
NL2010698C2 (en) | Method and system for measuring a frequency of oscillation of a piezoelectric resonator. | |
US8494105B1 (en) | Apparatus and method for providing digital representation of time difference between clocks | |
JP6733237B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
Brandonisio et al. | A Unifying Framework for TDC Architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5718529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |