JP2019121892A - 発振装置 - Google Patents
発振装置 Download PDFInfo
- Publication number
- JP2019121892A JP2019121892A JP2017255107A JP2017255107A JP2019121892A JP 2019121892 A JP2019121892 A JP 2019121892A JP 2017255107 A JP2017255107 A JP 2017255107A JP 2017255107 A JP2017255107 A JP 2017255107A JP 2019121892 A JP2019121892 A JP 2019121892A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- frequency
- digital
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】スペクトル純度が高く、周波数が安定している発振信号を得ることにある。【解決手段】発振装置10は、アナログ発振信号を発生する発振器20と、アナログ発振信号の周波数を補正するためにアナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力する信号合成器40と、アナログ合成信号に基づいて、アナログ補正信号を発生する補正信号発生部30とを具備する。補正信号発生部30は、アナログ合成信号をデジタルに変換するADC50と、ADC50の出力に基づいて、目標周波数に対するアナログ合成信号の周波数の第1誤差を検出する誤差検出部60と、第1誤差を目標周波数に対するアナログ発振信号の周波数の第2誤差に修正する誤差修正部70と、第2誤差に基づいて、デジタル補正信号を発生するデジタル補正信号発生部80と、デジタル補正信号をアナログ補正信号に変換するDAC90とを有する。【選択図】図1
Description
本発明の実施形態は発振装置に関する。
携帯電話やスマートフォン、モバイルルータといった、モバイル端末による無線通信による通信量は、端末装置の高機能化や、動画像ファイルや楽曲ファイル等の配信コンテンツの充実などが進み、年々増加し続けている。そういった需要に対応するために、無線通信技術の開発も進んでいる。現在は、第4世代(4G)の通信規格に対応した種々の端末装置や基地局設備の普及が進み、一般に広く利用されている。
上記のような無線通信端末装置においてアンテナによって送受信する信号は、RF(Radio Frequency)信号と呼ばれる、高い周波数を持つ信号である。そして、RF信号を受信したとき、フロントエンド回路において、RF信号は、ローカル発振器の出力信号と乗算され、通信によってやり取りする情報そのものを含む帯域のベースバンド信号にダウンコンバートされる。また、RF信号を送信するとき、ベースバンド信号は、ローカル発振器の出力信号と乗算され、RF信号にアップコンバートされる。
一般的には、ローカル発振器として電圧制御発振器が用いられる。電圧制御発振器とは、入力される制御電圧によって出力信号の周波数の制御を行うことができる発振回路である。通常は、位相同期回路によって制御電圧を生成し、電圧制御発振器の出力信号の周波数に種々の要因によって生じる誤差を補正し、ローカル発振器として用いる。
例えば、特許文献1には、電圧制御発振器の出力をアナログ−デジタル変換器へと入力し、変換後のデジタルデータによる位相比較を行い、それに基づいた電圧制御発振器の制御電圧を出力する構成とすることにより、周波数の安定化を行う位相同期回路が記載されている。
第4世代以降の通信においては256QAM(Quadrature Amplitude Modulation)などの多値変調を使用するが、そのためにはローカル発振器の周波数を一定に保っておかなければならない。
また、上述した第4世代の通信規格においては、OFDMA(Orthogonal Frequency−Division Multiple Access:直交周波数分割多元接続)と呼ばれる、複数のサブキャリアを用いた通信を行うことで、周波数帯域の利用効率を高めている。そのため、サブキャリア間の干渉を防ぎ、効率的に周波数帯域を利用できるよう、ローカル発振器には高いスペクトル純度が要求される。
高いスペクトル純度を発揮する発振器には表面弾性波発振器(以下、SAW発振器という)がある。しかし、SAW発振器は外部衝撃や温度変動によって、出力信号の周波数が変動するという課題がある。SAW発振器の出力信号の周波数を安定化するために、SAW発振器は、位相同期回路に組み合わせて使用される場合がある。しかし、SAW発振器の発振周波数の変動がバリギャップの周波数補正範囲を逸脱してしまう可能性があり、SAW発振器を位相同期回路と組み合わせ使用することは困難である。
本発明の目的の一つは、スペクトル純度が高く、周波数が安定している発振信号を出力することができる発振装置を提供することにある。
本発明の一実施形態に係る発振装置は、アナログ発振信号を発生する発振器と、前記アナログ発振信号の周波数を補正するために前記アナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力する信号合成器と、前記アナログ合成信号に基づいて、前記アナログ補正信号を発生する補正信号発生部とを具備する。前記補正信号発生部は、前記アナログ合成信号をデジタルに変換するADCと、前記ADCの出力に基づいて、目標周波数に対する前記アナログ合成信号の周波数の第1誤差を検出する誤差検出部と、前記第1誤差を前記目標周波数に対する前記アナログ発振信号の周波数の第2誤差に修正する誤差修正部と、前記第2誤差に基づいて、デジタル補正信号を発生するデジタル補正信号発生部と、前記デジタル補正信号を前記アナログ補正信号に変換するDACとを有する。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
(発振装置10)
図1は、本実施形態に係る発振装置10の構成を示すブロック図である。
本実施形態に係る発振装置10は、発振器20と信号合成器40と補正信号発生部30とを有する。信号合成器40は発振器20で発生される発振信号に補正信号発生部30で発生された補正信号を合成する。この合成信号が発振装置10の最終的な発振信号として出力される。信号合成器40にはフィードバックループが形成され、フィードバックループ上に補正信号発生部30が配置される。補正信号発生部30は信号合成器40の出力に基づいて、発振器20で発生される発振信号の周波数誤差を補正するための補正信号を発生する。本実施形態はデジタル処理により補正信号を発生することを特徴の一つとしている。ここではデジタルとアナログを区別するために、発振器20の出力をアナログ発振信号、信号合成器40の出力をアナログ合成信号と称する。
(発振装置10)
図1は、本実施形態に係る発振装置10の構成を示すブロック図である。
本実施形態に係る発振装置10は、発振器20と信号合成器40と補正信号発生部30とを有する。信号合成器40は発振器20で発生される発振信号に補正信号発生部30で発生された補正信号を合成する。この合成信号が発振装置10の最終的な発振信号として出力される。信号合成器40にはフィードバックループが形成され、フィードバックループ上に補正信号発生部30が配置される。補正信号発生部30は信号合成器40の出力に基づいて、発振器20で発生される発振信号の周波数誤差を補正するための補正信号を発生する。本実施形態はデジタル処理により補正信号を発生することを特徴の一つとしている。ここではデジタルとアナログを区別するために、発振器20の出力をアナログ発振信号、信号合成器40の出力をアナログ合成信号と称する。
発振器20には発振周波数が制御不可なタイプの発振器、典型的にはSAW発振器が採用される。発振周波数が制御不可な発振器20は、外部からの制御信号により発振周波数を任意に制御可能な発振器と区別される。SAW発振器20は、温度変動、外部衝撃等の外乱の影響を受けて、公称周波数から変動する。この周波数変動は、公称周波数の±0.01%程度であるが、高周波帯ではその影響は大きい。
補正信号発生部30の入力段にはアナログデジタル変換機(以下単にADCという)50が配置され、補正信号発生部30の出力段にはデジタルアナログ変換機(以下単にDACという)90が配置される。ADC50とDAC90との間には、誤差検出部60と、誤差修正部70と、デジタル補正信号発生部80とが設けられ、これら処理はデジタル処理により実現される。
ADC50は、信号合成器40から出力されたアナログ合成信号をデジタル合成信号に変換する。ADC50には好適にはアンダーサンプリング方式が採用される。周知の通りアンダーサンプリング方式を採用した場合であっても、目標周波数に対するアナログ合成信号の周波数の第1誤差はADC50の出力信号上でも維持される。ADC50にアンダーサンプリング方式を採用することにより、実効的な誤差検出の処理速度を確保することができる。
誤差検出部60は、デジタル合成信号に基づいて、目標周波数に対するアナログ合成信号の周波数の差(第1誤差)を検出する。なお、目標周波数とは、発振装置10に対して設定された周波数である。ここでは目標周波数は発振器20の公称周波数に一致するものとして説明する。しかし、目標周波数が発振器20の公称周波数と相違することを否定するものではない。
図2は、図1の誤差検出部60の構成を示すブロック図である。図2に示すように、誤差検出部60は、デジタル乗算器61、NCO62、クロック信号発生部63、ローパスフィルタ(以下単にLPFという)64、及び誤差計算部65を有する。
デジタル乗算器61は、ADC50の出力に配置される。デジタル乗算器61は、ADC50から出力されたデジタル合成信号にNCO62から出力されたデジタル発振信号を乗算する。デジタル乗算器61の出力信号を‘デジタル乗算信号’と称する。このデジタル乗算信号には、デジタル合成信号の周波数にデジタル発振信号の周波数を加算した加算信号成分とデジタル合成信号の周波数からデジタル発振信号の周波数を減算した減算信号成分とが含まれる。
LPF64は、デジタル乗算器61の出力に配置される。LPF64は、デジタル乗算信号に含まれる2つの信号成分のうち、加算信号成分を除去し減算信号成分を通過させる。さらに、LPF64は、デジタル乗算信号に含まれるAD変換等が起因となる高い周波数のノイズ成分を除去する。LPF64を通過したデジタル乗算信号は、デジタル合成信号の周波数を示す。例えば、デジタル発振信号の周波数がデジタル合成信号の周波数に一致するとき、LPF64を通過したデジタル乗算信号は周波数0Hzの直流成分だけとなり、そのデジタル値はデジタル合成信号の周波数に対応する。LPF64を通過したデジタル乗算信号は、誤差計算部65に入力されるとともに、NCO62に制御信号として供給される。
クロック信号発生部63は、クロック用の発振信号を発生する水晶発振器と、水晶発振器により発生された発振信号をデジタルに変換するアナログデジタル変換器とを有する。クロック信号発生部63により発生されたクロック信号は、NCO62に供給される。
NCO62は、クロック信号発生部63からのクロック信号に従って動作し、外部から入力された制御信号に従って、任意の周波数で振動する信号波形を示すデジタル発振信号を発生する。NCO62に制御信号として入力される、LPF64を通過したデジタル乗算信号は、デジタル合成信号とデジタル発振信号との間の周波数差を示す。NCO62は、この周波数差がゼロになるように、つまりADC50の出力信号に追従するように動作し、デジタル合成信号の周波数に略一致した周波数で振動する信号波形を示すデジタル発振信号を発生する。
誤差計算部65は、LPF64を通過したデジタル乗算信号に基づいて、第1誤差を計算する。具体的には、誤差計算部65は、目標周波数に対するアナログ合成信号の周波数の差(第1誤差)がゼロであるときの、デジタル合成信号の周波数(比較周波数)に関するデータを保持する。誤差計算部65は、LPF64を通過したデジタル乗算信号に基づいてデジタル合成信号の周波数を検出し、第1誤差を計算するために、検出したデジタル合成信号の周波数から比較周波数を減算処理する。
誤差修正部70は、誤差検出部60により検出された第1誤差を、目標周波数に対するアナログ発振信号の周波数の差(第2誤差)に修正する。本実施形態では、アナログ発振信号を補正するためにフィードバック処理を採用する。アナログ発振信号にフィードバックされたアナログ補正信号が合成され、これによりアナログ発振信号は補正される。フィードバックループ上に設けられた誤差検出部60により検出される第1誤差には、アナログ補正信号の補正周波数が影響する。そのため、第1誤差に影響を与える補正周波数を除去することで第2誤差を検出することができる。補正周波数は、前回のフィードバック処理周期において誤差修正部70により修正された第2誤差の絶対値に対応する。したがって、誤差修正部70は、前回のフィードバック処理周期の第2誤差を保持することで、第1誤差を第2誤差に修正することができる。具体的には、誤差修正部70は、誤差検出部60により検出された第1誤差を第2誤差に修正するために、誤差検出部60により検出された第1誤差から前回のフィードバック処理周期の第2誤差を減算処理する。
デジタル補正信号発生部80の機能は、典型的には数値制御発振器(以下単にNCOという)により実現される。デジタル補正信号発生部80は、周波数制御信号として誤差修正部70から入力された第2誤差に基づいて、第1、第2デジタル補正信号を発生する。第1、第2デジタル補正信号の補正周波数は同一であり、第2誤差の絶対値で表される。第1、第2デジタル補正信号の位相は互いに90度異なり、第2誤差の極性に従って一方のデジタル補正信号の位相が90度遅らされる。例えば、第2誤差の極性が正であるとき、第2デジタル補正信号の位相は、第1デジタル補正信号の位相よりも90度遅らされる。同様に、第2誤差の極性が負であるとき、第1デジタル補正信号の位相は、第2デジタル補正信号の位相よりも90度遅らされる。もちろん、後述の信号合成器40の構成において、90度移相器44が第1アナログ乗算器41の入力に配置されたとき、位相が90度遅らされる信号は上記の逆となる。
DAC90は、デジタル補正信号発生部80により発生されたデジタル補正信号をアナログ補正信号に変換する。具体的には、DAC90は、2つのDAC91,92から構成される。第1DAC91は、デジタル補正信号発生部80から出力された第1デジタル補正信号を第1アナログ補正信号に変換する。第2DAC92は、デジタル補正信号発生部80から出力された第2デジタル補正信号を第2アナログ補正信号に変換する。
信号合成器40は、発振器20の出力に配置される。信号合成器40は、典型的には直交変調器もしくはIQ変調器である。図3に示すように、例えば、信号合成器40は、90度移相器44と加算器43と2つのアナログ乗算器41,42とを有する。90度移相器44は、アナログ発振信号の位相を90度遅らせる。第1アナログ乗算器41は、発振器20からのアナログ発振信号に第1DAC91からの第1アナログ補正信号を乗算する。第2アナログ乗算器42は、90度移相器44の出力信号に第2DAC92からの第2アナログ補正信号を乗算する。加算器43は、第1アナログ乗算器41の出力信号と第2アナログ乗算器42の出力信号とを加算する。
上記のデジタル補正信号発生部80、DAC90及び信号合成器40の構成によれば、第2誤差の極性が正、つまりアナログ発振信号の周波数が目標周波数に対して高いとき、アナログ発振信号は低い周波数に補正される。補正されたアナログ発振信号の周波数は、アナログ発振信号の周波数に対するアナログ補正信号の補正周波数の差で表される。同様に、第2誤差の極性が負、つまりアナログ発振信号の周波数が目標周波数に対して低いとき、アナログ発振信号は高い周波数に補正される。補正されたアナログ発振信号の周波数は、アナログ発振信号の周波数とアナログ補正信号の周波数との和で表される。つまり、発振装置10(信号合成器40)から出力されるアナログ合成信号の周波数は目標周波数に一致または近似する。
(効果説明)
本実施形態に係る発振装置10から出力される最終的な発振信号の周波数を安定化するために、フィードバック処理を用いて発振器20から出力されるアナログ発振信号を繰り返し補正する。フィードバック処理を採用したことで、目標周波数に対するアナログ発振信号の周波数の差を検出してから、その検出結果に基づいて発生されたアナログ補正信号がアナログ発振信号に合成されるまでに遅延が生じてしまう。しかしながら、フィードバック処理に係る各種処理はデジタル処理により行われるため、フィードバック処理に伴う遅延時間はわずかな時間である。そのわずかな遅延時間での発振器20の温度変化は非常に小さく、発振器20から出力されるアナログ発振信号の周波数変動はわずかである。したがって、フィードバック処理を採用した発振装置10は、目標周波数に一致または近似する周波数の発振信号を安定して出力することができる。
本実施形態に係る発振装置10から出力される最終的な発振信号の周波数を安定化するために、フィードバック処理を用いて発振器20から出力されるアナログ発振信号を繰り返し補正する。フィードバック処理を採用したことで、目標周波数に対するアナログ発振信号の周波数の差を検出してから、その検出結果に基づいて発生されたアナログ補正信号がアナログ発振信号に合成されるまでに遅延が生じてしまう。しかしながら、フィードバック処理に係る各種処理はデジタル処理により行われるため、フィードバック処理に伴う遅延時間はわずかな時間である。そのわずかな遅延時間での発振器20の温度変化は非常に小さく、発振器20から出力されるアナログ発振信号の周波数変動はわずかである。したがって、フィードバック処理を採用した発振装置10は、目標周波数に一致または近似する周波数の発振信号を安定して出力することができる。
本実施形態に係る発振装置10は、発振器自体を制御して発振器の出力信号の周波数を補正するのではなく、発振器から出力されたアナログ発振信号を補正することができるため、発振器の種類を選ばない。また、アナログ処理により周波数を補正する場合、その補正周波数範囲は、アナログ補正回路に使用されるバリギャップダイオード等のアナログ部品により制限されてしまう。一方、本実施形態のように、補正に係る処理、具体的には、誤差検出処理、誤差修正処理及び補正信号の発生処理がデジタルで処理される場合、ADC50及びDAC90による制限はあるものの、上記のアナログ補正回路を使用する場合に比べて補正周波数範囲は広い。したがって、周波数の補正処理にデジタル処理を採用することによって、目標周波数に対するアナログ発振信号の周波数の差が大きい場合であっても、その差を補正することができる。上記の理由により、水晶発振器に比べて周波数変動が大きいSAW発振器を発振器20に採用することができる。SAW発振器を採用できることで、発振装置10から出力される発振信号のスペクトル純度を高めることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…発振装置、20…発振器、30…補正信号発生部、40…信号合成器、50…ADC、60…誤差検出部、70…誤差修正部、80…デジタル補正信号発生部、90…DAC。
Claims (4)
- アナログ発振信号を発生する発振器と、
前記アナログ発振信号の周波数を補正するために前記アナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力するアナログ合成器と、
前記アナログ合成信号に基づいて、前記アナログ補正信号を発生する補正信号発生部とを具備し、
前記補正信号発生部は、
前記アナログ合成信号をデジタルに変換するADCと、
前記ADCの出力に基づいて、目標周波数に対する前記アナログ合成信号の周波数の第1誤差を検出する誤差検出部と、
前記第1誤差を前記目標周波数に対する前記アナログ発振信号の周波数の第2誤差に修正する誤差修正部と、
前記第2誤差に基づいて、デジタル補正信号を発生するデジタル補正信号発生部と、
前記デジタル補正信号を前記アナログ補正信号に変換するDACとを有することを特徴とする発振装置。 - 前記誤差検出部は、
デジタル発振信号を発生する数値制御発振器と、
前記ADCの出力信号に前記デジタル発振信号を乗算するデジタル乗算器と、
前記デジタル乗算器の出力に配置され、前記ADCの出力信号と前記デジタル発振信号との間の周波数差を表す信号成分を通過するローパスフィルタと、
前記ローパスフィルタの出力に基づいて前記第1誤差を計算する誤差計算部とを有し、
前記数値制御発振器には前記ローパスフィルタの出力が制御信号として供給されることを特徴とする請求項1記載の発振装置。 - 前記発振器はSAW発振器であることを特徴とする請求項1記載の発振装置。
- アナログ発振信号を発生する発振器と、
前記アナログ発振信号の周波数を補正するために前記アナログ発振信号にアナログ補正信号を合成し、アナログ合成信号を出力する信号合成器と、
前記アナログ合成信号に基づいて、前記アナログ補正信号を発生する補正信号発生部とを具備し、
前記補正信号発生部は、
前記アナログ合成信号に基づいて、デジタル処理により、目標周波数に対する前記アナログ発振信号の周波数の誤差を検出し、前記誤差に基づいてデジタル補正信号を発生し、前記デジタル補正信号を前記アナログ補正信号に変換することを特徴とする発振装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017255107A JP2019121892A (ja) | 2017-12-29 | 2017-12-29 | 発振装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017255107A JP2019121892A (ja) | 2017-12-29 | 2017-12-29 | 発振装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019121892A true JP2019121892A (ja) | 2019-07-22 |
Family
ID=67306491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017255107A Pending JP2019121892A (ja) | 2017-12-29 | 2017-12-29 | 発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019121892A (ja) |
-
2017
- 2017-12-29 JP JP2017255107A patent/JP2019121892A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7377603B2 (ja) | 位相変動補償装置及び方法 | |
JP5034319B2 (ja) | 歪補償装置及び歪補償方法 | |
US20120121039A1 (en) | Digital fast cordic for envelope tracking generation | |
JPWO2006051776A1 (ja) | 増幅回路、無線通信回路、無線基地局装置、および無線端末装置 | |
JP4241765B2 (ja) | 送信機及びキャリアリーク検出方法 | |
JP4437097B2 (ja) | 2点変調型周波数変調装置及び無線送信装置 | |
US7826550B2 (en) | Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers | |
US8798191B2 (en) | Transmission apparatus, radio communication apparatus, and transmission method | |
JP2019057878A (ja) | 直交変調器におけるキャリアリーク補正方法 | |
JP4322268B2 (ja) | 信号発生装置及び方法 | |
JP2007020192A (ja) | 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法 | |
JP6124382B1 (ja) | 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置 | |
JP2019121892A (ja) | 発振装置 | |
JP2012004699A (ja) | ポーラ変調器 | |
JP6327593B2 (ja) | 無線送受信回路及び携帯型無線通信端末装置 | |
WO2019171607A1 (ja) | 発振装置 | |
JP6637645B1 (ja) | 直交変調器 | |
JP2018125868A (ja) | 発振装置 | |
JP5336537B2 (ja) | 送信装置およびこの送信装置に該当する回路を備えるicチップ | |
JP2006186697A (ja) | 直交変調回路 | |
JP6121809B2 (ja) | 信号処理装置、励振器、信号処理方法 | |
JP2011103536A (ja) | 送信回路及び通信機器 | |
JP2006237976A (ja) | ディジタルif変調装置 | |
JP2008098892A (ja) | ジッタ発生装置および位相変調装置 | |
WO2019008879A1 (ja) | 発振装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180123 |