WO2019008879A1 - 発振装置 - Google Patents

発振装置 Download PDF

Info

Publication number
WO2019008879A1
WO2019008879A1 PCT/JP2018/016808 JP2018016808W WO2019008879A1 WO 2019008879 A1 WO2019008879 A1 WO 2019008879A1 JP 2018016808 W JP2018016808 W JP 2018016808W WO 2019008879 A1 WO2019008879 A1 WO 2019008879A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
signal
output
oscillator
unit
Prior art date
Application number
PCT/JP2018/016808
Other languages
English (en)
French (fr)
Inventor
真一 森榮
Original Assignee
アール・エフ・アーキテクチャ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アール・エフ・アーキテクチャ株式会社 filed Critical アール・エフ・アーキテクチャ株式会社
Publication of WO2019008879A1 publication Critical patent/WO2019008879A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/54Circuits using the same frequency for two directions of communication

Definitions

  • Embodiments of the present invention relate to an oscillating device.
  • the amount of communication by wireless communication by mobile terminals continues to increase year by year as terminal devices become more sophisticated and distribution contents such as moving image files and music files progress.
  • Wireless communication technology is also being developed to meet such demand.
  • various terminal devices and base station equipments compatible with the fourth generation (4G) communication standard are in widespread use, and are widely used.
  • a signal transmitted and received by an antenna in the above-described wireless communication terminal apparatus is a signal having a high frequency, which is called an RF (Radio Frequency) signal.
  • the RF front end circuit performs down conversion by multiplying the output signal of the local oscillator by an RF front end circuit, and converts it into a band called baseband, which contains information itself exchanged by communication. Do. Further, in the case of transmitting information, the baseband signal is up-converted by being multiplied by the output signal of the local oscillator, and transmitted as an RF signal from the antenna.
  • an oscillator such as a voltage-controlled oscillator (VCO) is generally used.
  • VCO voltage-controlled oscillator
  • the VCO is an oscillation circuit that controls an output frequency by a control voltage to be input. Then, a control voltage is usually generated by a phase locked loop circuit, and errors caused by various factors in the frequency of the output signal of the VCO are corrected and used as a local oscillator.
  • the output of the VCO is input to an ADC (Analog-to-Digital Converter), phase comparison is performed using converted digital data, and a control voltage of the VCO is output based thereon.
  • ADC Analog-to-Digital Converter
  • multi-level modulation such as 256 QAM (256 Quadrature Amplitude Modulation) is used, but for that purpose it is necessary to keep the frequency of the local oscillator constant. Therefore, the frequency of the local oscillator is stabilized by the phase synchronization circuit.
  • QAM 256 Quadrature Amplitude Modulation
  • frequency band utilization efficiency can be achieved by performing communication using a plurality of subcarriers, called OFDMA (Orthogonal Frequency-Division Multiple Access, Orthogonal Frequency Division Multiple Access). It is raising.
  • OFDMA Orthogonal Frequency-Division Multiple Access, Orthogonal Frequency Division Multiple Access
  • a surface acoustic wave (SAW) oscillator As an oscillator having higher spectral purity, a surface acoustic wave (SAW) oscillator can be mentioned.
  • the SAW oscillator is also used in combination with a phase synchronization circuit to stabilize its output frequency.
  • the method of adjusting the voltage applied to the varicap (variable capacity diode) is mainly used for frequency stabilization of the SAW oscillator.
  • MIMO Multiple-Input and Mulltiple-Output
  • This is to increase the communication capacity by using a plurality of transmission / reception systems each including an antenna, a modulator, a demodulator, and the like in both of the transceivers used for wireless communication.
  • a VCO is generally used as a local oscillator.
  • one method for increasing the communication capacity is to increase the spectral purity of the local oscillator, but there is a limit to increasing the spectral purity of the VCO.
  • the SAW oscillator is an oscillator having a higher spectral purity than the VCO, if it can be used as a local oscillator, it can be expected to increase the capacity of communication.
  • the SAW oscillator has a problem that the oscillation frequency fluctuates due to external shock or temperature fluctuation.
  • the SAW oscillator When used in a wireless communication apparatus such as a mobile phone, in the frequency stabilization by the varicap described above, it is necessary to obtain a stable output frequency when the frequency fluctuation due to temperature fluctuation deviates from the frequency correction range. There was a problem that it was impossible. Also, the SAW oscillator has a fixed nominal frequency, and can not be used for applications in which a plurality of frequencies are oscillated such as a local oscillator of a mobile phone terminal.
  • one of the objects of the present invention is to provide an oscillation device using an oscillator whose oscillation frequency can not be controlled. It is assumed that a SAW oscillator is used as an oscillator whose oscillation frequency can not be controlled. This oscillator stabilizes the frequency of a signal output from an oscillator whose oscillation frequency can not be controlled, thereby generating an oscillation signal with high spectral purity.
  • An oscillation apparatus includes an oscillator whose oscillation frequency can not be controlled, a multiplier that multiplies a frequency of an output signal of the oscillator, and a divider that divides an output signal of the multiplier.
  • a first signal combining unit that combines the output signal of the divider with the output signal of the multiplier; an error frequency detection unit that detects a difference in frequency of the output signal of the oscillator with respect to a nominal frequency of the oscillator;
  • a correction signal generating unit generates a correction signal based on an error frequency, and a second signal combining unit combines the correction signal with an output signal of the first signal combining unit.
  • an oscillation device which generates an oscillation signal having high spectral purity and stable frequency, and a wide frequency shift range and high frequency resolution.
  • FIG. 6 is a block diagram showing the configuration of another first example of the oscillation device according to the first embodiment of the present invention. It is a block diagram which shows the structure of the other 2nd example of the oscillation apparatus based on 1st Embodiment of this invention. It is a block diagram which shows the structure of the other 3rd example of the oscillation apparatus based on 1st Embodiment of this invention.
  • FIG. 1 is a block diagram showing the configuration of the oscillation device 10 according to the first embodiment.
  • FIG. 2 is a block diagram showing the configuration of the error frequency detection unit 12 of FIG.
  • FIG. 3 is a block diagram showing the configuration of the correction signal generator 14 and the signal combiner 16 of FIG.
  • the oscillator 11 whose oscillation frequency can not be controlled and the oscillation signal LS1 of the oscillator 11 are different from the predetermined frequency of the frequency f1 of the primary signal LS1.
  • the oscillator 11 whose oscillation frequency can not be controlled is not a VCO (Voltage-Controlled Oscillator) or the like capable of varying the oscillation frequency according to a voltage, but is typically a SAW oscillator.
  • the oscillator 11 whose oscillation frequency can not be controlled is referred to as a SAW oscillator 11.
  • the oscillator 11 whose oscillation frequency can not be controlled may be an oscillator having sapphire, diamond or the like as a vibrator.
  • the frequency f1 of the primary signal output from the SAW oscillator 11 is the frequency f0 of the primary frequency f0 of the SAW oscillator 11 determined in advance due to various factors such as physical shock. It fluctuates within the range of about 0.01% (Formula (1)).
  • the error frequency of the frequency f1 of the primary signal LS1 output from the SAW oscillator 11 with respect to the natural frequency (nominal frequency) f0 of the SAW oscillator 11 is denoted as ferr.
  • the error frequency ferr is zero.
  • f1 f0 + ferr (1)
  • the target frequency ftgt is a frequency shifted from the natural frequency f0 by the frequency fs.
  • the frequency fs (hereinafter also referred to as shift frequency fs) is preferably a frequency selected from a range of about ⁇ 5% of the frequency f1 of the primary signal output from the SAW oscillator 11.
  • shift frequency fs is preferably a frequency selected from a range of about ⁇ 5% of the frequency f1 of the primary signal output from the SAW oscillator 11.
  • an oscillator in which the target frequency ftgt falls within a range from the natural frequency f0 to about ⁇ 5% of the natural frequency f0 is used as the SAW oscillator 11.
  • the target frequency ftgt may be the natural frequency f0.
  • the secondary signal generator 20 performs feedforward processing on the primary signal LS1 of the SAW oscillator 11, detects the frequency f1 of the primary signal LS1 or the error frequency ferr with respect to the reference frequency fref of the frequency corresponding thereto, and the error thereof
  • a secondary signal LS2 of a target frequency ftgt is generated from the primary signal LS1 according to the frequency ferr.
  • An error frequency detection unit 12 for detecting an error frequency ferr with respect to the natural frequency f0 of the SAW oscillator 11 of the frequency f1 of the primary signal LS1 or the frequency corresponding to it, a correction of the frequency according to the error frequency ferr
  • a correction signal generation unit 14 that generates a signal LScor, a signal synthesis unit 16 that synthesizes the correction signal LScor with the primary signal LS1, and a BPF 18 that is provided downstream of the signal synthesis unit 16 and has a passband centered on the target frequency ftgt.
  • the error frequency detection unit 12 and the correction signal generation unit 14 are implemented in a microprocessor for performing digital signal processing, such as a digital signal processor (DSP).
  • DSP digital signal processor
  • a CPU Central Processing Unit
  • the oscillation device 10 is subjected to feedforward processing for the primary signal LS1, high speed processing is required for the error frequency detection unit 12 and the correction signal generation unit 14. It is preferable to use a DSP to cope with that.
  • the error frequency detection unit 12 includes an analog-digital conversion unit (ADC) 121, a multiplier 122, an NCO (Numerically Controlled Oscillator) 123, a reference frequency output unit 124, a low pass filter (LPF) 125, and an error frequency calculation unit 126.
  • ADC analog-digital conversion unit
  • NCO Numerically Controlled Oscillator
  • LPF low pass filter
  • error frequency calculation unit 126 More specifically, in the calculation of the error frequency ferr by the error frequency detection unit 12, N times (N is an arbitrary number) of the reference frequency fref is the natural frequency f0, or 1/1 of the frequency of the reference frequency fref.
  • the reference frequency fref is used such that N is the natural frequency f0.
  • the ADC 121 converts the primary signal LS1 output from the SAW oscillator 11 into a digital primary signal LS1 '. Since the natural frequency f0 of the SAW oscillator 11 is higher than a reference frequency fref described later, it is assumed that the ADC 121 converts the primary signal LS1 into a digital primary signal LS1 'by undersampling.
  • the reference frequency output unit 124 typically generates a digital reference signal LSref indicating the waveform of the reference frequency fref.
  • the digital reference signal LSref is, for example, a signal obtained by digitally converting an oscillation signal of a crystal oscillator or the like.
  • the digital reference signal LSref generated by the reference frequency output unit 124 is input to the NCO 123.
  • the oscillation device 10 aims to obtain a local signal used in the wireless transmission / reception circuit. Therefore, the target frequency ftgt of the secondary signal LS2 of the oscillation device 10 is a high frequency band such as several hundreds of megahertz to several gigahertz.
  • the reference frequency fref may be several tens of megahertz, which is lower than the target frequency ftgt. If it is about several tens of megahertz, an oscillation signal of the reference frequency fref can be stably output by the crystal oscillator.
  • the NCO 123 and the multiplier 122 constitute a PLL circuit for the digital primary signal LS1 'converted by the ADC 121.
  • the multiplier 122 multiplies the digital primary signal LS1 'by the output signal of the NCO 123.
  • the output signal of the multiplier 122 is fed back to the NCO 123, and is also input to the error frequency calculator 126 via the LPF 125.
  • the NCO 123 operates at the reference frequency fref, and outputs a frequency signal representing the frequency and the phase of the digital primary signal LS1 '.
  • the NCO 123 operates at the reference frequency fref, and the frequency of the oscillator output is detected based on the reference frequency.
  • the LPF 125 removes or attenuates high frequency noise contained in the output signal of the multiplier 122.
  • the loop band of the PLL circuit is preferably as wide as possible. As the loop bandwidth is wider, the NCO 123 faithfully follows the output of the SAW oscillator 11, but causes noise at a high offset frequency. Even in the conventional phase locked loop, widening the loop band to increase shock resistance causes noise at a high offset frequency. However, since the conventional phase synchronization circuit is involved in feedback control and the control becomes unstable due to the insertion of the LPF, it is difficult to insert the LPF for removing the noise of the high offset frequency.
  • the error frequency calculator 126 calculates an error frequency ferr based on the digital reference signal and the digital primary signal. Specifically, the error frequency calculation unit 126 specifies the value of the frequency f1 of the primary signal LS1 based on the digital reference signal and the digital primary signal, and the value of the specified frequency with respect to the value of the natural frequency f0. Subtract. Thereby, the error frequency ferr is calculated. As shown in equation (3), the error frequency ferr is the difference between the natural frequency f0 of the SAW oscillator 11 and the frequency f1 of the primary signal actually output from the SAW oscillator 11.
  • the error frequency calculator 126 calculates the correction frequency fcor based on the error frequency ferr and the shift frequency fs.
  • the calculation processing of the correction frequency fcor by the error frequency calculation unit 126 may be performed by a correction signal generation unit 14 described later.
  • the shift frequency fs represents the frequency difference of the natural frequency f0 of the SAW oscillator 11 with respect to the target frequency ftgt.
  • the correction frequency fcor can be expressed by the sum of the error frequency ferr and the shift frequency fs.
  • the correction frequency fcor represents the frequency difference of the frequency of the primary signal LS1 actually output from the SAW oscillator 11 with respect to the target frequency ftgt.
  • the error frequency ferr is in the range of about 0.01% of the natural frequency f0, and the shift frequency fs is in the range of about 5% of the frequency f0.
  • the correction frequency fcor is about several tens of megahertz.
  • the correction signal generator 14 includes a reference frequency output unit 141, a digital correction signal generator 143, and a digital-analog converter (DAC) 145.
  • the reference frequency output unit 141 of the correction signal generation unit 14 is shared with the reference frequency output unit 124 of the error frequency detection unit 12.
  • the reference frequency output unit 19 in which the reference frequency output unit 141 of the correction signal generation unit 14 and the reference frequency output unit 124 of the error frequency detection unit 12 are shared is an error frequency detection unit. 12 and the correction signal generation unit 14 are connected to the clock terminal of the DSP in which the correction signal generation unit 14 is mounted.
  • the digital reference signal (clock) of the reference frequency generated at the reference frequency output unit 19 is supplied to each component implemented in the DSP.
  • the digital correction signal generator 143 generates a digital correction signal LScor indicating a waveform of a frequency corresponding to the error frequency ferr.
  • the digital correction signal generator 143 is a digital signal showing a waveform of the correction frequency fcor calculated based on the error frequency ferr and the shift frequency fs.
  • a correction signal LScor is generated.
  • the DAC 145 converts the digital correction signal LScor into an analog correction signal LScor '.
  • the digital correction signal generator 143 typically comprises NCO.
  • the digital correction signal generation unit 143 is driven by the reference frequency fref to generate a digital correction signal LScor corresponding to the correction frequency fcor.
  • the digital correction signal generator 143 has two output terminals.
  • the digital correction signal generation unit 143 outputs digital correction signals LScor1 and LScor2 respectively indicating two sine waves having a phase difference of 90 degrees according to the correction frequency fcor.
  • the DAC 145 is composed of two DACs 146 and 147 here.
  • the DAC 146 converts the digital correction signal LScor1 into an analog correction signal LScor1 '.
  • the DAC 147 converts the digital correction signal LScor2 into an analog correction signal LScor2 '.
  • the signal synthesis unit 16 includes a 90-degree phase shifter 161, multipliers 163 and 165, and an adder 167.
  • the signal combining unit 16 is typically composed of a quadrature modulator or an IQ modulator.
  • the 90-degree phase shifter 161 generates a primary signal LS11 in which the phase of the primary signal LS1 output from the SAW oscillator 11 is changed by 90 degrees.
  • the multiplier 163 multiplies the primary signal LS1 by the analog correction signal LScor1 'output from the DAC 146 to generate a multiplication signal LS21.
  • the multiplier 165 multiplies the primary correction signal LS11 whose phase has been changed by 90 degrees by the analog correction signal LScor2 'output from the DAC 147 to generate a multiplication signal LS22.
  • the adder 167 adds the multiplication signal LS21 output from the multiplier 163 and the multiplication signal LS22 output from the multiplier 165 to generate a secondary signal LS2.
  • the secondary signal LS2 output from the signal synthesis unit 16 Shows a spectral distribution as shown in FIG. That is, the frequency f2 of the secondary signal LS2 output from the signal synthesis unit 16 is shifted to a frequency lower than the frequency f1 of the primary signal of the SAW oscillator 11 by the correction frequency fcor.
  • the secondary signal LS2 output from the signal synthesis section 16 Has a spectral distribution as shown in FIG. That is, the frequency f2 of the secondary signal LS2 output from the signal synthesis unit 16 is shifted to a frequency higher than the frequency f1 of the primary signal of the SAW oscillator 11 by the correction frequency fcor.
  • the frequency f2 is equivalent to the target frequency ftgt.
  • the frequency of the secondary signal LS2 is shifted to a frequency higher than the frequency f1 of the primary signal LS1 or to a frequency lower than the frequency f1 of the primary signal LS1 is selected according to the sign of the correction frequency fcor.
  • the sign of the correction frequency fcor is negative, the frequency f2 of the secondary signal LS2 is shifted to a frequency lower than the frequency f1 of the primary signal LS1 by the processing executed from the digital correction signal generation unit 143 to the signal combination unit 16.
  • Ru When the sign of the correction frequency fcor is positive, the frequency f2 of the secondary signal LS2 is shifted to a frequency higher than the frequency f1 of the primary signal by the processing executed from the digital correction signal generation unit 143 to the signal combination unit 16.
  • the signal of frequency f 1 is a local leak signal of the SAW oscillator 11.
  • the BPF 18 has the capability to pass signal components of the target frequency ftgt and attenuate signal components of other frequencies other than the target frequency ftgt.
  • secondary signal LS2 which has a frequency spectrum distribution as shown in FIG. 4 shows a frequency spectrum distribution as shown in FIG. 5 by letting BPF18 pass.
  • the secondary signal LS2 having a frequency spectrum distribution as shown in FIG. 6 exhibits the frequency spectrum distribution as shown in FIG. 7 by passing the BPF 18.
  • the frequency f2 of the secondary signal LS2 ( The target frequency ftgt) is separated with respect to the frequency of the local leak signal and the frequency of the image signal so that the dielectric resonance type band pass filter can easily remove the local leak and the image frequency.
  • the frequency of the local leak signal and the frequency of the image signal are the frequency f2 of the secondary signal LS2.
  • the BPF 18 can be omitted if the local leak signal and the image signal generated from the signal combining unit 16 can be ignored, for example, if they are sufficiently separated.
  • FIG. 8 is a flowchart showing correction processing of the primary signal LS1 output from the SAW oscillator 11 by the secondary signal generator 20.
  • the ADC 121 converts the primary signal LS1 output from the SAW oscillator 11 into a digital primary signal LS1 '(S11).
  • An error frequency ferr is detected based on the digital primary signal LS1 'and the reference frequency signal LSref (S12).
  • the digital correction signal generation unit 143 generates a digital correction signal LScor that indicates the waveform of the correction frequency fcor calculated according to the error frequency ferr, specifically, based on the error frequency ferr and the shift frequency fs (S13) .
  • the DAC 145 converts the digital correction signal LScor into an analog correction signal LScor '(S14).
  • the signal correction unit 16 synthesizes the analog correction signal LScor 'with the primary signal LS1 output from the SAW oscillator 11 (S15). As a result of the process of S15, the secondary signal generator 20 generates a secondary signal LS2 from the primary signal LS1 output from the SAW oscillator 11.
  • the secondary signal LS2 has the target frequency ftgt.
  • the oscillation device 10 synthesizes the correction signal of the correction frequency fcor with the primary signal LS1 output from the SAW oscillator 11, and thereby the secondary signal LS2 having the target frequency ftgt is obtained. It can be output.
  • the frequency can be stabilized while utilizing the spectral purity of the SAW oscillator 11.
  • the secondary signal generation unit 20 of the oscillation device 10 changes the shift frequency fs by changing the oscillation frequency of the oscillator, such as the SAW oscillator 11, which is difficult to intentionally change the frequency. It can be said that it is a circuit that realizes intentional variation.
  • the shift frequency fs is in the range of about ⁇ 5% of the natural frequency of the oscillator.
  • the shift frequency fs can not be varied only within this range, and can be varied more than the above range if the spectral purity of the SAW oscillator 11 may be degraded.
  • the second embodiment relates to a wireless transmission / reception circuit incorporating the oscillation device 10 according to the first embodiment.
  • the wireless transmission / reception circuit according to the second embodiment multiplies the secondary signal generated by the oscillation device 10 by the baseband output signal to generate a transmission signal, and the secondary signal generated by the oscillation device 10 and the reception signal To generate a baseband input signal.
  • FIG. 9 is a block diagram showing the configuration of the wireless transmission / reception circuit according to the second embodiment.
  • the wireless transmission / reception circuit according to the second embodiment includes an antenna 70, an RF front end circuit 30, and a baseband processing unit 40.
  • the RF front end circuit 30 converts the received signal RSrcv received by the antenna 70 into a baseband input signal BSin. Also, the RF front end circuit 30 converts the baseband output signal BSout into a transmission signal RSsnd to be transmitted by the antenna 70.
  • the baseband processing unit 40 demodulates the baseband input signal BSin to generate input data Din to the system 71. Further, the baseband processing unit 40 modulates the output data Dout output from the system 71 to generate a baseband output signal BSout.
  • the RF front end circuit 30 includes a SAW oscillator 11 that outputs a primary signal, a secondary signal generator 20 that generates a secondary signal LS2 from the primary signal LS1, a transmission / reception switch 39 that switches transmission and reception by the antenna 70, and a reception signal.
  • a band pass filter (BPF) 31 for extracting a signal of a necessary frequency band from RSrcv, and a multiplier 33 for generating a baseband input signal BSin by multiplying the received signal RSrcv after passing through the BPF 31 by a secondary signal LS2n
  • An analog-to-digital converter (ADC) 35 for converting the baseband input signal BSin to a digital signal
  • DAC digital-to-analog converter
  • DAC digital-to-analog converter
  • Baseband output signal BSo converted to analog signal Multiplying the t and a multiplier 32 for generating a transmission signal RSsnd.
  • the frequency f2 of the secondary signal LS2 is equivalent to the target frequency ftgt.
  • the baseband processing unit 40 demodulates the baseband input signal BSin, modulates the demodulation unit 41 outputting the input data Din to the system 71, modulates the output data Dout from the system 71, and outputs the baseband output signal BSout And a modulation unit 42.
  • the system 71 is any system that requests transmission and reception of data by wireless communication.
  • the wireless transmission / reception circuit according to the second embodiment is used for a mobile phone, a smart phone terminal, etc.
  • the system 71 is an input / output by OS (Operating System, basic software) and various application programs via it. possible.
  • OS Operating System, basic software
  • the wireless transmission / reception circuit according to the second embodiment is used for a base station such as a mobile phone, it may be a system for managing it.
  • FIG. 10 is a flowchart showing a procedure of reception processing of an RF signal by the wireless transmission and reception circuit according to the second embodiment.
  • a processing procedure for demodulating the reception signal RSrcv received by the antenna 70 and obtaining the input data Din is described.
  • the multiplier 33 multiplies the secondary signal LS2 by the received signal RSrcv after passing through the BPF 31 to generate a baseband input signal BSin (S22).
  • the baseband input signal BSin is converted to a digital signal (S23).
  • the baseband input signal BSin is demodulated to generate input data Din to the system 71 (S24).
  • demodulation processing of the reception signal RSrcv is performed by the wireless transmission / reception circuit according to the second embodiment, and input data Din to the system 71 can be obtained.
  • FIG. 11 is a flowchart showing a procedure of transmission processing of an RF signal by the wireless transmission and reception circuit according to the second embodiment.
  • FIG. 11 shows a processing procedure for modulating output data Dout of the system 71 and obtaining a transmission signal RSsnd.
  • the output data Dout output from the system 71 is modulated to generate a baseband output signal BSout (S31).
  • the baseband output signal BSout is converted into an analog signal by the DAC 34 (S32).
  • the baseband output signal BSout converted to the analog signal and the secondary signal LS2 output from the oscillation device 10 are multiplied by the multiplier 32 to generate the transmission signal RSsnd from the antenna 70 (S33).
  • modulation processing of the output data Dout from the system 71 is performed by the wireless transmission / reception circuit according to the second embodiment, and the transmission signal RSsnd can be obtained.
  • the reception process of FIG. 10 and the transmission process of FIG. 11 can be performed by switching the transmission / reception switch 39.
  • the wireless transmission / reception circuit when the spectral purity of the local signal to be multiplied by the received signal to down convert the received signal to the baseband input signal is low, the down conversion increases the bit error rate. Similarly, if the spectral purity of the local signal multiplied by the baseband output signal to upconvert the baseband output signal to the transmit signal is low, then the upconversion will increase the bit error rate.
  • the oscillation device 10 according to the first embodiment as a local signal generation source, upconversion / downconversion is performed by the local signal having high spectral purity and stable frequency. Since processing can be performed, it is possible to suppress a decrease in bit error rate caused by upconversion / downconversion processing.
  • the wireless transmission and reception circuit according to the third embodiment is a reduction in the size of the circuit configuration of the wireless transmission and reception circuit according to the second embodiment.
  • FIG. 12 is a block diagram showing the configuration of the wireless transmission and reception circuit according to the third embodiment.
  • the wireless transmission / reception circuit according to the third embodiment includes an antenna 70, an RF front end circuit 50, and a baseband processing unit 60.
  • the RF front end circuit 50 includes a SAW oscillator 11, a transmission / reception switch 39, a BPF 31, a multiplier 33, an ADC 35, a DAC 34, and a multiplier 32.
  • the baseband processing unit 60 has a demodulation unit 41 and a modulation unit 42.
  • the RF front end circuit 50 operates in the same manner as the RF front end circuit 30 of the second embodiment.
  • the baseband processing unit 60 operates in the same manner as the baseband processing unit 40 of the second embodiment.
  • the function of the secondary signal generation unit 20 of the wireless transmission and reception circuit according to the second embodiment is incorporated in the baseband processing unit 60.
  • the baseband processing unit 60 detects an error frequency ferr which is an error between the natural frequency f0 of the SAW oscillator 11 and the frequency f1 of the primary signal LS1 output from the SAW oscillator 11, and the error frequency ferr
  • a digital correction signal generation unit 45 for generating a digital correction signal LScor according to the correction frequency fcor calculated based on the shift frequency fs and a digital signal combination for synthesizing the digital correction signal LScor with the baseband input signal BSin
  • a digital signal combining unit 47 that combines the digital correction signal LScor with the baseband output signal BSout.
  • the digital signal combining units 46 and 47 implement the signal combining unit 16 according to the first embodiment by digital operation, and are configured by a multiplier and a filter.
  • the digital signal synthesis unit 46 multiplies the baseband input signal BSin by the digital correction signal LScor, the frequency of the baseband input signal BSin and the digital correction
  • Two frequency components of a frequency component represented by the difference from the frequency of the signal LScor and a frequency component represented by the sum are included.
  • One of the two frequency components is filtered out or the signal level is reduced.
  • BSin-LScor (5) BSin + LScor (6)
  • the digital signal synthesis unit 47 shifts the frequency of the baseband output signal BSout to a frequency lower by the correction frequency fcor or shifts the frequency to a frequency higher by the correction frequency fcor.
  • the error frequency ferr is corrected, and if necessary, the shift signal is corrected to obtain the transmission signal RSsnd. be able to.
  • FIG. 13 is a flowchart showing the procedure of the error detection process by the wireless transmission / reception circuit according to the third embodiment.
  • the flowchart of FIG. 13 describes a procedure for detecting an error generated between the frequency f1 of the primary signal LS1 output from the SAW oscillator 11 and the natural frequency f0.
  • the error frequency detection unit 43 digitally converts the primary signal LS1 output from the SAW oscillator 11 (S41).
  • the error frequency detection unit 43 detects the frequency difference fcor of the frequency f1 of the primary signal LS1 converted to the digital signal with respect to the target frequency ftgt (S42).
  • the frequency difference fcor is the frequency of the correction signal (correction frequency).
  • the digital correction signal generation unit 45 generates a digital correction signal LScor indicating a sine wave of a frequency according to the frequency difference fcor (S43).
  • the error detection process by the wireless transmission / reception circuit according to the third embodiment is the same as the process up to generating a digital correction signal from the primary signal by the secondary signal generation unit 20 of the oscillation device 10 according to the first embodiment. is there.
  • the digital correction signal LScor generated in this manner is used for correction processing in demodulation processing and modulation processing described later.
  • FIG. 14 is a flowchart showing a procedure of reception processing of an RF signal by the wireless transmission and reception circuit according to the third embodiment.
  • the processing procedure for demodulating the received signal RSrcv received by the antenna 70 and obtaining the input data Din is described.
  • the multiplier 33 combines the BPF-applied received signal RSrcv with the primary signal LS1 to generate a baseband input signal BSin (S52).
  • baseband input signal BSin includes an error component generated between frequency f1 of primary signal LS1 and target frequency ftgt. It is done.
  • the baseband input signal BSin is converted to a digital signal (S53).
  • the digital signal synthesis unit 46 synthesizes the baseband input signal BSin converted to the digital signal and the digital correction signal LScor (S54). Thus, an error component generated between the frequency f1 of the primary signal LS1 and the target frequency ftgt is corrected.
  • the digital signal output from the digital signal synthesis unit 46 is demodulated by the demodulation unit 41, and input data Din to the system 71 is generated (S55).
  • FIG. 15 is a flowchart showing a procedure of transmission processing of an RF signal by the wireless transmission and reception circuit according to the third embodiment.
  • FIG. 15 shows the procedure for modulating the output data Dout of the system 71 and obtaining the transmission signal RSsnd.
  • the output data Dout output from the system 71 is modulated to generate a baseband output signal BSout (S61).
  • the baseband output signal BSout does not include an error frequency between the frequency f1 of the primary signal LS1 and the target frequency ftgt.
  • the digital signal synthesis unit 47 synthesizes the baseband output signal BSout and the digital correction signal LScor (S62). Thereby, the correction signal according to the error frequency is included in the baseband output signal BSout.
  • the frequency of the baseband output signal BSout is only the correction frequency fcor by the multiplication processing of the digital signal synthesis unit 47. Shifted to high frequency. If the frequency f1 of the primary signal LS1 is larger than the target frequency ftgt (ftgt ⁇ f1), the frequency of the baseband output signal BSout is shifted to a frequency lower by the correction frequency fcor by the multiplication processing of the digital signal synthesis unit 47. Ru.
  • the baseband output signal BSout is converted into an analog signal by the DAC 34 (S63).
  • the baseband output signal BSout converted to the analog signal is multiplied by the primary signal LS1 by the multiplier 32 to generate the transmission signal RSsnd from the antenna 70 (S64).
  • the error frequency included in the primary signal LS1 is corrected by the digital correction signal included in the baseband output signal BSout in step S62, and the transmission signal RSsnd is not affected by the error.
  • the reception process shown in FIG. 14 and the transmission process shown in FIG. 15 can be performed by switching the transmission / reception switch 39 respectively.
  • the wireless transmitting and receiving circuit according to the third embodiment can obtain the same effect as the wireless transmitting and receiving circuit according to the second embodiment even if the function of the secondary signal generating unit 20 is incorporated in the baseband processing unit 60. .
  • the wireless transmission / reception circuit according to the third embodiment separates the analog processing unit and the digital processing unit of the oscillation device 10 used in the wireless transmission / reception circuit according to the second embodiment, and separate them into the RF front end circuit 50 and the baseband And the processing unit 60.
  • a single DAC can be used as both the DAC for converting the digital correction signal to an analog signal in the oscillation device 10 and the DAC for converting the baseband output signal BSout to an analog signal. it can.
  • the circuit can be downsized and power can be saved as compared with the second embodiment.
  • the baseband processing unit 60 is realized by a DSP and performs digital operations. Therefore, the addition of functions such as error correction digital signal synthesis units 46 and 47 in the baseband processing unit 60 can be easily realized by the addition of logical processing blocks in the DSP. Therefore, compared with the case where a multiplier as an analog element is added, the increase in circuit size, power consumption, and production cost can be suppressed. Furthermore, if the multipliers 32 and 33, the ADC 35, the DAC 34, the demodulation unit 41, the modulation unit 42, the error frequency detection unit 43, etc. are configured as a single integrated circuit (IC), the radio transmission / reception circuit can be smaller.
  • IC integrated circuit
  • the wireless transmission and reception circuit according to the fourth embodiment includes two systems of transmission and reception circuits, and supports MIMO technology.
  • FIG. 16 is a block diagram showing a wireless transmission and reception circuit according to the fourth embodiment.
  • the wireless transmission and reception circuit according to the fourth embodiment includes two antennas 400 and 500 that transmit and receive wireless signals, an RF front end circuit 200, and a baseband processing unit 300.
  • the RF front end circuit 200 converts the reception signals RSrcv1 and RSrcv2 received by the antennas 400 and 500 into baseband input signals BSin1 and BSin2, respectively.
  • the RF front end circuit 200 converts the baseband output signals BSout1 and BSout2 into transmission signals RSsnd1 and RSsnd2 to be transmitted by the antennas 400 and 500, respectively.
  • the baseband processing unit 300 demodulates the baseband input signals BSin1 and BSin2 and integrates the respective data to generate input data Din to the system 600.
  • the baseband processing unit 300 divides the output data Dout output from the system 600, and modulates the divided data to generate baseband output signals BSout1 and BSout2.
  • the SAW oscillator 210 is shared by the first and second transmission / reception systems.
  • the first transmission / reception system of the RF front end circuit 200 includes a transmission / reception switch 201 for switching between transmission and reception by the antenna 400, a BPF 271 for extracting a signal of a necessary frequency band from the reception signal RSrcv1, and a reception signal RSrcv1 after passing through the BPF 271.
  • the multiplier 231 that multiplies the primary signal LS1 output from the SAW oscillator 210 and outputs the baseband input signal BSin1, the ADC 251 that converts the baseband input signal BSin1 to a digital signal, and the baseband output signal BSout1 to an analog signal It has a DAC 261 for conversion, and a multiplier 241 for multiplying the baseband output signal BSout1 converted to the analog signal by the primary signal LSout.
  • the second transmission / reception system of the RF front end circuit 200 includes a transmission / reception switching switch 202 that switches transmission / reception by the antenna 500, a BPF 272 that extracts a signal of a necessary frequency band from the reception signal RSrcv2, and a reception signal RSrcv2 after passing through the BPF 272.
  • multiplier 232 for multiplying the primary signal LS1 by the above to output a baseband input signal BSin2
  • an ADC 252 for converting the baseband input signal BSin2 into a digital signal
  • a DAC 262 for converting the baseband output signal BSout2 into an analog signal
  • multiplier 242 for multiplying the baseband output signal BSout2 converted to the analog signal by the primary signal LS1.
  • the error frequency detection unit 330 for generating a digital correction signal and the digital correction signal generation unit 340 are shared by the first and second transmission / reception systems.
  • the error frequency detection unit 330 detects an error frequency ferr which is a frequency error of the frequency f1 of the primary signal LS1 with respect to the natural frequency f0 of the SAW oscillator 210, and further adds the shift frequency to the error frequency ferr to calculate the correction frequency fcor.
  • the digital correction signal generation unit 340 generates a digital correction signal LScor indicating a waveform of a frequency corresponding to the correction frequency fcor.
  • the generated digital correction signal LScor is used for correction processing in demodulation processing and modulation processing described later.
  • the first transmission / reception system of the baseband processing unit 300 demodulates the baseband input signal BSin1 to generate the input data Din1, modulates the output data Dout1, and modulates the baseband output signal BSout1.
  • the second transmission / reception system of the baseband processing unit 300 demodulates the baseband input signal BSin2 to generate the input data Din2, and modulates the output data Dout2 to generate the baseband output signal BSout2.
  • the baseband processing unit 300 receives the input data Din1 and Din2 demodulated by the demodulation units 311 and 312 in order to remove the influence of the interference generated by the antennas 400 and 500, and separates the interference data from the respective input data.
  • Interference data separation unit 380, and data integration unit 390 that integrates input data Din1 and Din2 excluding the influence of interference output from interference data separation unit 380 and generates input data Din to system 600;
  • a data division unit 310 that divides the output data Dout from the data into two output data Dout1 and Dout2.
  • the RF front end circuit 200 does not correct the frequency of the primary signal LS1 output from the SAW oscillator 210.
  • the digital correction signal LScor that corrects the frequency difference of the frequency of the primary signal LS1 with respect to the target frequency ftgt is synthesized in the baseband processing unit 300 into a signal before demodulation processing and a signal after modulation processing. Therefore, in the reception process, the correction signal for correcting the frequency of the primary signal is multiplied by the primary signal to the reception signal, and is multiplied by the down-converted baseband signal. On the other hand, in the transmission process, the correction signal for correcting the frequency of the primary signal is multiplied by the primary signal and multiplied by the baseband output signal before being up-converted.
  • FIG. 17 is a flowchart showing a procedure of reception processing of an RF signal of the wireless transmission and reception circuit according to the fourth embodiment.
  • FIG. 17 shows a procedure for receiving RF signals by the antennas 400 and 500, demodulating received signals RSrcv1 and RSrcv2, integrating the demodulated received signals RSrcv1 and RSrcv2, and obtaining input data Din.
  • the first transmission / reception system demodulates the reception signal RSrcv1 received by the antenna 400 into input data Din1 (S71).
  • the same process as the process described with reference to FIG. 16 of the third embodiment is performed using the BPF 271, the multiplier 231, the ADC 251, the digital signal synthesis unit 361, and the demodulation unit 311. is there.
  • the demodulation process here is performed after multiplying the baseband input signal BSin1 input to the baseband processing unit 300 and the digital correction signal LScor, as described with reference to FIG.
  • the input data Din1 can be generated without being affected by the error between the frequency f1 of the primary signal LS1 output from the SAW oscillator 210 and the target frequency ftgt.
  • the second transmission / reception system demodulates the reception signal RSrcv2 received by the antenna 500 into input data Din2 (S72).
  • the process of step S71 is performed using the BPF 272, the multiplier 232, the ADC 252, the digital signal synthesis unit 362, and the demodulation unit 312.
  • the input data Din1 and the input data Din2 are respectively input to the interference data separation unit 380, and the influence of interference by the antennas 400 and 500 is excluded (S73).
  • the input data Din1 and the input data Din2 from which the influence of interference is output from the interference data separation unit 380 are integrated by the data integration unit 390, and the input data Din to the system 600 is generated (S74).
  • the generated input data Din is input to the system 600.
  • FIG. 18 is a flowchart showing a procedure of transmission processing of an RF signal by the wireless transmission and reception circuit according to the fourth embodiment.
  • FIG. 18 shows a procedure for dividing and modulating the output data Dout output from the system 600 and obtaining transmission signals RSsnd1 and RSsnd2.
  • Data division unit 310 divides output data Dout output from system 600 into output data Dout1 for output from the first transmission / reception channel and output data Dout2 for output from the second transmission / reception channel (S81) .
  • the output data Dout1 is modulated to the transmission signal RSsnd1 by the first transmission / reception system (S82).
  • the transmission process of step S82 is the same as the process described with reference to FIG. 15 in the third embodiment, using the modulator 321, the digital signal synthesizer 371, the DAC 261, and the multiplier 241.
  • the modulated output data Dout2 is multiplied by the digital correction signal LScor.
  • the correction signal component for correcting the frequency f1 of the primary signal LS1 is included in the baseband output signal BSout in advance.
  • the error frequency can be corrected and then the frequency can be shifted if necessary.
  • the output data Dout2 is modulated to the transmission signal RSout2 by the second transmission / reception system (S83).
  • step S83 the process of step S82 is performed using the modulation unit 322, the digital signal combining unit 372, the DAC 262, and the multiplier 242.
  • the reception process of FIG. 17 and the transmission process of FIG. 18 can be performed by switching between the transmission / reception changeover switches 201 and 202, respectively.
  • the increase in communication capacity by using a plurality of transmission / reception systems can be
  • the fourth embodiment exemplifies a configuration having two transmission and reception systems, but the wireless transmission and reception circuit may be configured to include more transmission and reception systems.
  • the communication capacity can be increased.
  • the wireless transmission / reception circuit according to the fourth embodiment can be used for various wireless communication devices from terminal devices such as mobile phones and smartphone terminals to facilities such as base stations such as mobile phones.
  • the phase may be controlled by the modulation units 321 and 322 to control the direction, distance, and the like of radio waves transmitted from the antennas 400 and 500, and may be configured to be capable of beam forming.
  • radio waves can be more effectively transported even when the wireless transmission / reception circuit according to the fourth embodiment is applied to a base station equipment such as a mobile phone.
  • the SAW oscillator 11 having a natural frequency f0 different from the target frequency ftgt can be used.
  • the correction frequency fcor is intentionally increased as compared with the case where the SAW oscillator 11 having the target frequency ftgt is used, and the primary signal LS1 and the correction signal LScor And the frequency of the local leak signal included in the secondary signal LS2 after synthesis and the frequency of the image signal can be separated from the target frequency ftgt.
  • the inexpensive BPF 18 can be expected to remove the local leak signal and the image signal from the secondary signal LS2.
  • the inexpensive BPF 18 can be used or the BPF 18 can be omitted.
  • the oscillation device 10 according to the first embodiment can also use the target frequency ftgt as a variable local oscillator. If it is not necessary to correct an error between the frequency of the signal output from the oscillator and the natural frequency, for example, if an oscillation signal with a high spectral purity is not required, the oscillator 10 according to the first embodiment.
  • the configuration of may be simplified.
  • FIG. 19 is a block diagram showing a configuration of an oscillation device 910 according to the fifth embodiment.
  • the oscillation device 910 according to the fifth embodiment includes an oscillator 911 whose secondary frequency can not be controlled and a secondary signal generator 920.
  • the oscillator 911 whose oscillation frequency can not be controlled is a SAW oscillator.
  • the SAW oscillator 911 outputs a primary signal.
  • the secondary signal generator 920 generates a secondary signal from the primary signal output from the SAW oscillator 911. The frequency of the secondary signal is different from that of the primary signal.
  • the secondary signal generation unit 920 includes a channel signal output unit 914 and a signal synthesis unit 916.
  • the channel signal output unit 914 selectively outputs a plurality of channel signals having different frequencies.
  • the channel signal output unit 914 has the same configuration as the correction signal generation unit 14 of the first embodiment. That is, the channel signal output unit 914 generates a digital channel signal indicating the frequency difference between the frequency according to the channel instructed from the system such as CPU and the natural frequency of the SAW oscillator 911 and generates the generated digital channel signal. Convert to analog channel signal.
  • the signal combining unit 916 combines the primary signal output from the SAW oscillator 911 and the analog channel signal output from the channel signal output unit 914 to generate a secondary signal.
  • the frequency of the secondary signal generated by the signal combining unit 916 has a frequency corresponding to the channel instructed from the system.
  • the oscillation device 910 can shift the frequency of the signal output from the oscillator whose oscillation frequency can not be controlled, for example, the SAW oscillator, to the intended frequency.
  • the shift frequency fs is ideally within 5% of the natural frequency f0 in order to take advantage of the characteristics of the SAW oscillator 11 that outputs a signal having high spectral purity.
  • the target frequency ftgt is twice or three times the natural frequency f0 of the SAW oscillator 11
  • the shift frequency fs is larger than 5% of the natural frequency f0, and when the correction signal becomes dominant, the oscillator 10 finally
  • the spectral purity of the signal to be outputted is greatly reduced compared to the spectral purity of the signal outputted from the SAW oscillator 11.
  • the characteristics of the SAW oscillator 11 are greatly degraded by configuring the SAW oscillation unit including the SAW oscillator 11 as follows. Thus, it is possible to provide an oscillation device 10 that outputs an output signal of a stable frequency without causing interference.
  • the generation source for generating the initial oscillation signal in the oscillation device 10 is the SAW oscillator 11, when the target high frequency band signal can not be obtained only by the SAW oscillator 11, the oscillation device 10
  • the SAW oscillator 11 may be combined with other elements to operate as a device that generates an oscillation signal of a high frequency band.
  • FIG. 20, FIG. 21 and FIG. 22 are block diagrams respectively showing first, second and third modified examples of the oscillation device according to the first embodiment.
  • the configurations of FIGS. 20, 21 and 22 can be applied to the other embodiments.
  • the SAW oscillator 11 constitutes a single SAW oscillation unit together with the multiplier 51 disposed in the subsequent stage.
  • the multiplier 51 multiplies the frequency of the output signal of the SAW oscillator 11 by a predetermined multiplication factor. For example, by using a SAW oscillator 51 having a natural frequency f0 of 1 GHz and a multiplier 51 having a multiplication number of 10, the SAW oscillation unit can be operated as an oscillator having a natural frequency of 10 GHz. However, the error frequency contained in the output signal of the SAW oscillator 11 is also multiplied by the multiplier 51.
  • the secondary signal generator 20 detects the multiplied error frequency based on the output signal of the multiplier 51, and performs multiplication. It is possible to output an oscillation signal with the corrected error frequency corrected.
  • the multiplier 51 multiplies the output signals of the SAW oscillator 11 according to the multiplication number. Therefore, even if the multiplier 51 is disposed downstream of the SAW oscillator 11, the spectral purity of the output signal of the multiplier 51 is as high as the excellent spectral purity of the output signal of the SAW oscillator 11.
  • spurious emissions of a frequency obtained by multiplying the frequency of the output signal of the SAW oscillator 11 by an integer multiple are generated. They are spaced apart and easy to remove by the BPF 18. According to the configuration shown in FIG.
  • the SAW oscillation unit does not degrade the spectral purity of the output signal compared to the spectral purity of the output signal of SAW oscillator 11, and can not obtain high frequency that can be obtained only by SAW oscillator 11 alone.
  • a band signal can be generated.
  • the SAW oscillator 11 constitutes a single SAW oscillation unit together with the VCO 52 disposed in the subsequent stage.
  • the SAW oscillator 11 one that oscillates at a natural frequency f0 obtained by dividing the target frequency ftgt by an integer is used.
  • the VCO 52 is controlled to resonate at the target frequency ftgt.
  • the VCO 52 is disposed in injection locking with the SAW oscillator 11. Specifically, the VCO 52 is mounted on a substrate on which the SAW oscillator 11 is mounted, a part of the wiring of the VCO 52 is connected to the output terminal of the SAW oscillator 11, or the VCO 52 is connected to the SAW oscillator 11 and the electromagnetic It is placed at the joining position.
  • the output signal of the SAW oscillator 11 is injected into the VCO 52, and the output signal of the VCO 52 is pulled to a target frequency that is an integral multiple of the frequency of the output signal of the SAW oscillator 11.
  • the spectral purity of the output signal of the VCO is based on the excellent spectral purity of the output signal of the SAW oscillator.
  • the SAW oscillator 11 is not affected by the VCO 52 because the Q value is higher than that of the VCO 52. For example, if the target frequency ftgt is 10 GHz, then the SAW oscillator 11 resonating at 1 GHz and the VCO 52 adjusted to resonate at 10 GHz are combined.
  • the SAW oscillation unit can be operated as an oscillator that has an eigenfrequency of 10 GHz and outputs an oscillation signal of high spectral purity.
  • the frequency of the output signal of the SAW oscillator 11 deviates from the nominal frequency
  • the frequency of the output signal of the SAW oscillation unit also deviates from the target frequency.
  • the frequency of the output signal of the SAW oscillation unit deviates from the target frequency by an integral multiple of the error frequency of the output signal of the SAW oscillator 11.
  • the secondary signal generation unit 20 detects an error frequency multiplied by an integer based on the output signal of the SAW oscillation unit.
  • the frequency of the output signal of the SAW oscillation unit can be corrected.
  • the SAW oscillator 11 having a natural frequency f0 of 1 GHz and the VCO 52 controlled to resonate at 10 GHz can be used in combination.
  • the spectral purity (phase noise characteristic) of the signal output from the VCO 52 depends on the spectral purity (phase noise characteristic) of the signal output from the SAW oscillator 11.
  • the SAW oscillation unit shown in FIG. 21 is simple in configuration as compared to a PLL circuit, and a phase comparator or the like that causes deterioration of phase noise is not necessary.
  • the loop band width can be as wide as several tens of megahertz, and the phase noise of the VCO can be made to conform to the excellent phase noise of the SAW oscillator. According to the configuration shown in FIG.
  • the SAW oscillation unit does not degrade the spectral purity of the output signal compared to the spectral purity of the output signal of SAW oscillator 11, and can not obtain high frequency that can be obtained only by SAW oscillator 11 alone.
  • a band signal can be generated.
  • the SAW oscillator 11 constitutes a SAW oscillation unit together with the phase comparator 53, the loop filter 54, the VCO 55 and the frequency divider 56.
  • the SAW oscillation unit is a PLL oscillation circuit using the SAW oscillator 11 as a generation source of a reference signal.
  • the reference signal of the SAW oscillator 11 and the signal output from the VCO 55 and divided by the frequency divider 56 are input to the phase comparator 53, and a pulse signal corresponding to the difference between these frequencies is input to the loop filter 54.
  • the pulse signal output from the phase comparator 53 is converted to a DC voltage by the loop filter 54 and input to the VCO 55 as a control voltage.
  • the VCO 55 outputs a signal of a frequency according to the input control voltage.
  • the SAW oscillation unit is used as an oscillator with a natural frequency of 10 GHz by using the divider 56 having a division ratio of (1/10). It can be operated.
  • the error frequency included in the output signal of the SAW oscillator 11 is multiplied by ten.
  • the secondary signal generator 20 detects and detects an error frequency multiplied by 10 based on the output signal of the VCO 55.
  • the error frequency multiplied by 10 can be corrected.
  • the natural frequency f0 of the SAW oscillation unit can be slightly shifted with respect to the target frequency ftgt, and the slight shift can be corrected by the secondary signal generating unit 20.
  • the frequency divider 56, the loop filter 54 and the phase comparator 53, which constitute the PLL circuit can be a factor of deterioration of the phase noise.
  • the division ratio of the frequency divider 56 can be reduced and the loop band of the loop filter 54 can be broadened.
  • each of the phase comparator 53, the loop filter 54, and the frequency divider 56 which causes deterioration of phase noise as compared with a PLL circuit using a crystal oscillator which resonates at a lower frequency than the SAW oscillator 11. Reduce the impact of According to the configuration shown in FIG.
  • the SAW oscillation unit does not degrade the spectral purity of the output signal compared to the spectral purity of the output signal of SAW oscillator 11, and can not obtain high frequency that can be obtained only by SAW oscillator 11 alone.
  • a band signal can be generated.
  • FIG. 23 is a block diagram showing a fourth modification of the oscillator according to the first embodiment.
  • the oscillator 10 includes an oscillator 57 and a third multiplier 58.
  • the oscillator 57 generates a signal for down conversion
  • a third multiplier 58 is disposed in front of the ADC 121, and multiplies the primary signal by the down conversion signal in order to down convert the primary signal.
  • the primary signal down-converted to the low frequency band by the third multiplier 58 is input to the ADC 121.
  • the error frequency detection unit 12 does not necessarily perform digital signal processing on the entire band including the direct current component, but only on frequency components close to the center frequency of the primary signal after down conversion. Process. Therefore, the down-converting signal has no problem even if there is much noise at frequencies away from the center frequency. That is, high spectral purity is not required for the downconversion signal. Therefore, any oscillator such as a PLL circuit can be applied to the oscillator 57.
  • the frequency of the primary signal extends from several GHz to several tens of GHz.
  • the ADC 121 when trying to analog-digital convert a primary signal with a frequency of 10 GHz by the Nyquist sampling method, the ADC 121 is required to have high processing performance of at least 20 GHz.
  • the ADC 121 downconverts the primary signal to a signal with a frequency of 100 MHz with the down conversion signal whose frequency is 9.9 GHz. If the processing performance is about 200 MHz, the primary signal can be converted to a digital signal by the Nyquist sampling method.
  • FIG. 25 is a block diagram showing the configuration of the oscillation device 10 according to the sixth embodiment.
  • FIG. 26 is a block diagram showing a configuration of frequency shift unit 80 of FIG.
  • FIG. 27 is a diagram showing an example of signals input to the first and second fractional frequency dividers 831 and 832 and signals output from the first and second fractional frequency dividers 831 and 832, respectively.
  • FIG. 28 is a diagram showing the frequency spectrum of the signal output from each of the first and second fractional frequency dividers 831 and 832.
  • the oscillation device 10 shown in FIG. 2 can also shift the frequency of the oscillation signal finally output from the oscillation device 10, the frequency shift range is 5% of the nominal frequency of the SAW oscillator 11.
  • the nominal frequency of the SAW oscillator 11 is 1 GHz
  • the frequency shift range is about ⁇ 50 MHz.
  • the oscillation device 10 according to the sixth embodiment has a wider frequency shift range than the oscillation device 10 according to the first embodiment. The configuration of the oscillator 10 according to the sixth embodiment will be described below.
  • a frequency shift unit 80 is disposed between the SAW oscillator 11 and the signal synthesis unit 16.
  • the frequency shift unit 80 multiplies the frequency f1 of the output signal of the SAW oscillator 11 by (N + 2 ⁇ (F / M)) (variable N, variable F and variable M are all integers).
  • the variable N corresponds to the multiplication number (N) of the multiplication unit of the frequency shift unit 80.
  • the variables F and M respectively correspond to the numerator and denominator of the fractional division ratio (F / M) of the divider of the frequency shift unit 80.
  • the multiplication number (N) and the fractional division ratio (F / M) are arbitrarily set according to the control of the control unit 90.
  • the control unit 90 controls the multiplication unit, the division unit 83, and the error frequency detection unit 12 in accordance with an instruction from an external system control unit such as a system in which the oscillation device 10 is incorporated.
  • Information on the multiplication factor (N) and the fractional division ratio (F / M) is also provided to the error frequency detection unit 12.
  • the error frequency detection unit 12 holds information on the multiplication number (2) of the multiplier 85-2 disposed in the previous stage of the frequency division unit 83. Of course, this information may also be provided from the control unit 90.
  • the error frequency detection unit 12 detects the error frequency fe based on the output signal of the SAW oscillator 11, and the detected error frequency fe, the multiplication number (N) provided from the control unit 90, and the fractional division ratio (F The frequency (fe ⁇ (N + 2 ⁇ (F / M))) required to correct the error component included in the output signal of the frequency shift unit 80 is calculated based on (M).
  • the correction signal generator 14 generates an analog correction signal of the frequency (fe ⁇ (N + 2 ⁇ (F / M)) calculated by the error frequency detector 12.
  • the signal synthesis unit 16 converts the frequency ((f0 + fe) ⁇ ((N + 2 ⁇ (F / M))) of the output signal of the frequency shift unit 80 into a frequency (f0 ⁇ (N + 2 ⁇ (F / M))) Therefore, the analog correction signal generated by the correction signal generation unit 14 is synthesized with the output signal of the frequency shift unit 80.
  • the error component (fe ⁇ (N + 2 ⁇ (F / M))) included in the output signal of the frequency shift unit 80 is canceled by the signal synthesis processing by the signal synthesis unit 16, and the oscillation device 10 finally outputs
  • the frequency of the oscillation signal to be output indicates (f0.times. (N + 2.times.
  • the BPF 18 removes spurious signals other than the desired signal component included in the output signal of the signal combining unit 16. That is, the oscillation signal finally output from the oscillation device 10 is not affected by the error component caused by the SAW oscillator 11.
  • the frequency shift unit 80 includes a multiplication unit for multiplying the frequency (f1) of the output signal of the SAW oscillator 11 by a multiplication factor (N) set according to the control of the control unit 90; In order to shift the frequency of the output signal of the SAW oscillator 11, a divider 83 that divides the output signal of the SAW oscillator 11 or the output signal of the multiplier by the fractional division ratio (F / M) set according to the control And a signal combining unit 82 that combines the output signal of the dividing unit 83 with the output signal of the multiplying unit.
  • the multiplication unit includes a plurality of multipliers 85 (double multipliers 85-2,..., N multipliers 85-n) and a selection unit 81.
  • the selection unit 81 is configured by an electronic switch that switches a multiplier connected to the signal synthesis unit 82 by an external control signal.
  • the selection unit 81 selectively connects one of the plurality of multipliers 85 to the signal synthesis unit 82 in accordance with the control signal representing the multiplication factor (N) from the control unit 90.
  • the frequency divider 83 is composed of first and second fractional frequency dividers 831 and 832.
  • the first and second fractional frequency dividers 831 and 832 are arranged in parallel in the subsequent stage of the doubler 85-2 of the multiplication number (2).
  • the first and second fractional frequency dividers 831 and 832 divide the frequency of the output signal of the doubler 85-2 by a predetermined fractional frequency division ratio (F / M).
  • the first and second fractional frequency dividers 831 and 832 output signals whose phases are different by about 90 degrees according to the control of the control unit 90.
  • the fractional frequency division ratio (F / M) is set according to the control of the control unit 90.
  • the fractional frequency division ratio (F / M) is set in a range in which the variable F is smaller than the variable M and the fractional frequency division ratio (F / M) is smaller than (1/4). This is because it is necessary to secure a phase difference of about 90 degrees between the output signals of the first and second fractional frequency dividers 831 and 832.
  • the frequency resolution of the output signal of the frequency shift unit 80 can be improved, and the frequency of the signal finally output from the oscillation device 10 can be adjusted with a finer pitch.
  • the first and second fractional frequency dividers 831 and 832 generate a spur that is an integral multiple of the frequency obtained by dividing the frequency of the output signal of the doubler 85-2 by the variable M. Therefore, as the variable M is larger, the spurious included in the output signals of the first and second fractional frequency dividers 831 and 832 approaches the desired frequency. If the spur is too close to the desired frequency, removal of the spur by the BPF 18 becomes difficult or the performance of the BPF 18 must be improved.
  • the upper limit value of the variable M is determined according to the frequency of the signal input to the first and second fractional frequency dividers 831 and 832. For example, if the frequency of the signal input to the first and second fractional frequency dividers 831 and 832 is 2 GHz, the upper limit of the variable M is about 100 so that the frequency interval at which spurious occurs is several tens of MHz or more. Tolerable.
  • the fractional frequency division ratio (F / M) is set to (2/9).
  • the output signal of the doubler 85-2 (the signal shown in FIG. 27A) is input to the first and second fractional frequency dividers 831 and 832.
  • the first and second fractional frequency dividers divide the frequency of the output signal of the doubler 85-2 by a fractional frequency dividing ratio (2/9).
  • the first fractional frequency divider 831 outputs the waveform shown in (b) of FIG.
  • the second fractional frequency divider 832 outputs the waveform shown in (c) of FIG. Two cycles of the output signals of the first and second fractional frequency dividers 831 and 832 correspond to nine cycles of the output signal of the doubler 85-2.
  • One cycle of the output signal of the doubler 85-2 corresponds to the phase 80 degrees of the output signal of the first and second fractional frequency dividers 831 and 832.
  • the second fractional frequency divider 832 is delayed by one cycle of the output signal of the doubler 85-2, that is, the phase is 80 degrees with respect to the output signal of the first fractional frequency divider 831, under the control of the control unit 90.
  • the output signals of the first and second fractional frequency dividers 831 and 832 include signal components of a desired frequency (f1 ⁇ 2 ⁇ (2/9)) and frequencies (f1 ⁇ 2 ⁇ ( 1/9))) and spurious components are included. This spurious component can be removed by the BPF 18.
  • the signal combining unit 82 combines the output signal of the frequency divider 83 with the output signal of the multiplying unit.
  • the output signal of the signal combining unit 82 is input to the signal combining unit 16 in the subsequent stage.
  • the signal combining unit 82 is configured by a quadrature modulator, and includes multipliers 823 and 825 and an adder 827.
  • the signal combining unit 82 operates in the same manner as the signal combining unit 16 described above.
  • the signal synthesis unit 16 synthesizes the output signal of the correction signal generation unit 14 with the output signal of the signal synthesis unit 82. As a result, the error component included in the output signal of the signal combining unit 82 is canceled by the output signal of the correction signal generating unit 14, and the output signal of the signal combining unit 16 is affected by the error frequency caused by the SAW oscillator 11. I do not receive it.
  • the signal combining unit 82 is connected to the n-multiplier 85-n, the divider 83 is connected to the doubler 85-2, and the fractional division ratio (F / M of the divider 83). ) Is set to (2/9).
  • the frequency of the output signal of the n-multiplier 85-n is represented by ((f0 + fe) ⁇ n).
  • the frequency of the output signal of the frequency divider 83 is represented by (f0 + fe) ⁇ (2 ⁇ (2/9)). That is, the frequency of the output signal of the signal combining unit 82 indicates ((f0 + fe) ⁇ (n + (4/9))).
  • the error frequency detection unit 12 calculates a shift frequency (fe ⁇ (n + 2 ⁇ (2/9))) based on the error frequency fe, the multiplication number (n) and the fractional division ratio (2/9).
  • the frequency of the output signal of the correction signal generator 14 indicates (fe ⁇ (n + (4/9))).
  • the output signal of the correction signal generating unit 14 is combined with the output signal of the signal combining unit 82.
  • the error component related to the error frequency (fe) included in the output signal of the signal combining unit 82 is canceled, and the frequency of the output signal of the signal combining unit 16 becomes (f0 ⁇ (n + (4/9))).
  • the frequency (f1) of the output signal of the SAW oscillator 11 can be multiplied by (N + 2 ⁇ (F / M)).
  • the variable N is an integer and corresponds to the multiplication number of the multiplier connected to the signal synthesis unit 82. Therefore, by preparing a plurality of multipliers having different multiplication numbers and selectively connecting one of the plurality of multipliers to the signal combining unit 82 according to the control of the control unit 90, the final configuration can be obtained.
  • the frequency of the signal output from the oscillator 10 can be shifted to a frequency obtained by multiplying the frequency of the output signal of the SAW oscillator 11 by an integer.
  • the shift range by the frequency multiplication processing of the multiplication unit can be expanded as many multipliers are used.
  • the variables F and M correspond to the numerator and denominator of the fractional division ratio (F / M) set for the first and second fractional dividers 831 and 832, respectively.
  • the frequency of the output signal of the multiplying unit is set to the output of the SAW oscillator 11 in combination with the doubler 85-2 of the previous stage.
  • the frequency can be shifted to a high frequency by a frequency that is the maximum (1/2) times the frequency of the signal.
  • the frequency of the output signal of the multiplication unit can be set to the maximum of the frequency of the output signal of the SAW oscillator 11
  • the frequency can be shifted to a lower frequency by the frequency multiplied by 1/2). That is, by controlling the fractional division ratio (F / M) and the phase of the output signal, the frequency of the output signal of the SAW oscillator 11 can be set to (-1/2) of the frequency (f1) of the output signal of the SAW oscillator 11
  • the frequency can be finely shifted in the range between the doubled frequency and the frequency (f1) of the output signal of the SAW oscillator 11 multiplied by (+1/2).
  • the multiplication unit can only multiply the frequency of the output signal of the SAW oscillator 11 by an integral number, so that the variable width of the frequency of the signal finally output from the oscillation device 10 can be expanded. I can not shift.
  • the frequency divider 83 can only divide the frequency of the output signal of the SAW oscillator 11 at a predetermined fractional frequency division ratio, it can shift the frequency of the output signal of the multiplier at a fine variable pitch. However, it does not greatly contribute to the expansion of the variable width of frequency shift.
  • the frequency of the oscillation signal that is finally output from the oscillation device 10 is configured by combining the multiplication unit for expanding the variable width of the frequency and the division unit 83 for reducing the variable pitch of the frequency. It is possible to achieve both the expansion of the shift variable width and the miniaturization of the variable pitch.
  • the configuration in which the output signal of the doubler 85-2 is input to the divider 83 avoids the frequency drop within the frequency shift range, and the frequency of the oscillation signal finally output from the oscillation device 10 To shift to any frequency within the frequency shift range.
  • the multiplier at the front stage of the divider 83 to a multiplier having a multiplication factor larger than 2, it is possible to improve the contribution of the divider 83 to the expansion of the variable width of the frequency shift.
  • the output signal of the SAW oscillator 11 may be input to the dividing portion 83 as long as it allows the frequency shift within the frequency shift range to be eliminated.
  • the frequency multiplier may be selectively connected to the frequency divider 83.
  • the error frequency detection unit 12 detects the detected error frequency ( f) necessary to cancel an error component included in the output signal of the frequency shift unit 80 based on the fe) and the multiplication number (N) and the fractional division ratio (F / M) provided from the control unit 90.
  • the shift frequency (fe x (N + 2 x (F / M)) can be calculated Frequency shift is performed by combining the output signal of the frequency shift unit 80 with the output signal of the correction signal generation unit in the signal combining unit 16
  • the error component (fe x (N + 2 x (F / M)) included in the output signal of the unit 80 can be canceled.
  • the frequency of the signal finally output from the oscillation device 10 is (f It is expressed by 0 ⁇ (N + 2 ⁇ (F / M)), that is, it is not affected by the error frequency (fe) caused by the temperature change of the SAW oscillator 11, etc. Can be stabilized at a frequency (f0 x (N + 2 x (F / M))).
  • the frequency of the oscillation signal output from the oscillation device 10 can be varied.
  • the variable range of the frequency by the oscillation device 10 is wide, and the frequency can be varied with a fine pitch in that range.
  • the spectral purity of the oscillation signal output from the oscillation device 10 is high, and the frequency is stable.
  • SYMBOLS 10 Oscillation apparatus, 11 ... SAW oscillator, 12 ... Error frequency detection part, 14 ... Correction signal generation part, 143 ... Digital correction signal generation part, 146, 147 ... DAC, 16 ... Signal synthetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Abstract

目的は、スペクトル純度の高い発振信号を得ることにある。 本発明の一実施形態に係る発振装置10は、発振周波数が制御不可である発振器11と、発振器11の出力信号の周波数を所定の逓倍数で逓倍する逓倍器85と、逓倍器85の出力信号を所定の分周比で分周する分周器83と、逓倍器85の出力信号に分周器83の出力信号を合成する第1信号合成部82と、発振器11の出力信号に基づいて、発振器11の公称周波数に対する発振器11の出力信号の周波数の誤差周波数を検出する誤差周波数検出部12と、誤差周波数、逓倍数及び分周比に基づいて、補正信号を発生する補正信号発生部14と、第1信号合成部82の出力信号の周波数を補正するために、第1信号合成部82の出力信号に補正信号を合成する第2信号合成部16とを具備する。

Description

発振装置
 本発明の実施形態は発振装置に関する。
 携帯電話やスマートフォン、モバイルルータといった、モバイル端末による無線通信による通信量は、端末装置の高機能化や、動画像ファイルや楽曲ファイル等の配信コンテンツの充実などが進み、年々増加し続けている。そういった需要に対応するために、無線通信技術の開発も進んでいる。現在は、第4世代(4G)の通信規格に対応した種々の端末装置や基地局設備の普及が進み、一般に広く利用されている。
 上記のような無線通信端末装置においてアンテナによって送受信する信号は、RF(Radio Frequency)信号と呼ばれる、高い周波数を持つ信号である。そして、RF信号を受信した際には、RFフロントエンド回路にて、ローカル発振器の出力信号と乗算することでダウンコンバートを行い、ベースバンドと呼ばれる、通信によってやり取りする情報そのものを含む帯域へと変換する。また、情報の送信を行う場合には、ベースバンド信号をローカル発振器の出力信号と乗算することでアップコンバートし、RF信号としてアンテナより送信する。
 ローカル発振器として一般的にはVCO(Voltage-Controlled Oscillator、電圧制御発振器)などの発振器が用いられる。VCOとは、入力する制御電圧によって出力周波数の制御を行う発振回路である。そして、通常は位相同期回路によって制御電圧を生成し、VCOの出力信号の周波数に種々の要因によって生じる誤差を補正し、ローカル発振器として用いる。
 例えば、特許文献1には、VCOの出力をADC(Analog-to-Digital Converter)へと入力し、変換後のデジタルデータによる位相比較を行い、それに基づいたVCOの制御電圧を出力する構成とすることにより、周波数の安定化を行う位相同期回路が記載されている。
 第4世代以降の通信においては256QAM(256 Quadrature Amplitude Modulation)などの多値変調を使用するが、そのためにはローカル発振器の周波数を一定に保っておく必要がある。そのために、位相同期回路によるローカル発振器の周波数の安定化を行う。
 また、上述した第4世代の通信規格においては、OFDMA(Orthogonal Frequency-Division Multiple Access、直交周波数分割多元接続)と呼ばれる、複数のサブキャリアを用いた通信を行うことで、周波数帯域の利用効率を高めている。高いスペクトル純度を持つローカル発振器を用いることで、サブキャリア間の干渉を防ぎ、より効率的に周波数帯域を利用して、通信の大容量化を図ることができる。
 より高いスペクトル純度を持つ発振器としては、SAW(Surface Acoustic Wave)発振器が挙げられる。SAW発振器についても、位相同期回路と組み合わせ、その出力周波数を安定化して利用される。SAW発振器の周波数安定化には、バリキャップ(可変容量ダイオード)への印加電圧の調整による手法が主に用いられている。
 また、無線通信の大容量化をするための技術として、MIMO(Multiple-Input and Mulltiple-Output)が知られている。これは、無線通信に用いる送受信機の双方で、アンテナや変調器、復調器などによって構成される送受信系統を複数備え、それらを利用することにより、通信容量を大容量化するものである。
特開2000-138581号公報
 先に述べたように、現在の無線通信端末装置においては、ローカル発振器としてVCOが一般的に用いられている。先に述べたように、通信の大容量化のための一つの手法として、ローカル発振器のスペクトル純度を高めることが挙げられるが、VCOのスペクトル純度を高めるには限界がある。SAW発振器はVCOよりも高いスペクトル純度を持つ発振器であるため、これをローカル発振器として用いることができるのならば、通信の大容量化を期待できる。しかし、SAW発振器は外部衝撃や温度変動によって発振周波数が変動するという課題がある。携帯電話などのような無線通信装置に用いる場合には、先述したバリキャップによる周波数安定化では、周波数補正範囲を温度変動による周波数変動が逸脱してしまう場合には安定した出力周波数を得ることは不可能であるという問題があった。またSAW発振器は公称周波数が固定されていて、携帯電話端末のローカル発振器のような複数の周波数を発振させる用途には使用できないという問題があった。
 そこで、本発明の目的の一つは、発振周波数が制御不可である発振器を用いた発振装置を提供することにある。発振周波数が制御不可である発振器としてSAW発振器を使用することを想定する。この発振装置は、発振周波数が制御不可である発振器から出力される信号の周波数を安定化し、それによりスペクトル純度の高い発振信号を発生する。
本発明の一実施形態に係る発振装置は、発振周波数が制御不可である発振器と、前記発振器の出力信号の周波数を逓倍する逓倍器と、前記逓倍器の出力信号を分周する分周器と、前記逓倍器の出力信号に前記分周器の出力信号を合成する第1信号合成部と、前記発振器の公称周波数に対する前記発振器の出力信号の周波数の差を検出する誤差周波数検出部と、前記誤差周波数に基づいて補正信号を発生する補正信号発生部と、前記第1信号合成部の出力信号に、前記補正信号を合成する第2信号合成部とを具備する。
 本発明の一つの効果として、スペクトル純度が高く、周波数が安定した発振信号を発生し、且つ周波数のシフト範囲が広く、周波数分解能が高い発振装置を提供することができる。
本発明の第1実施形態に係る発振装置の構成を示すブロック図である。 図1の誤差周波数検出部の構成を示すブロック図である。 図1の補正信号発生部の構成と信号合成部の構成とを示すブロック図である。 図1のBPF通過前の二次信号の周波数スペクトルの一例を示す図である。 図1のBPF通過後の二次信号の周波数スペクトルの一例を示す図である。 図1のBPF通過前の二次信号の周波数スペクトルの他の例を示す図である。 図1のBPF通過後の二次信号の周波数スペクトルの他の例を示す図である。 図1の二次信号発生部による誤差周波数補正処理を示すフローチャートである。 本発明の第2実施形態に係る無線送受信回路の構成を示すブロック図である。 本発明の第2実施形態に係る無線送受信回路によるデータの受信処理の手順を示すフローチャートである。 本発明の第2実施形態に係る無線送受信回路によるデータの送信処理の手順を示すフローチャートである。 本発明の第3実施形態に係る無線送受信回路の構成を示すブロック図である。 本発明の第3実施形態における誤差周波数の検出処理の手順を示すフローチャートである。 本発明の第3実施形態に係る無線送受信回路によるデータの受信処理の手順を示すフローチャートである。 本発明の第3実施形態に係る無線送受信回路によるデータの送信処理の手順を示すフローチャートである。 本発明の第4実施形態に係る無線送受信回路の構成を示すブロック図である。 本発明の第4実施形態に係る無線送受信回路によるデータの受信処理の手順を示すフローチャートである。 本発明の第4実施形態に係る無線送受信回路によるデータの送信処理の手順を示すフローチャートである。 本発明の第5実施形態に係る発振装置の構成を示すブロック図である。 本発明の第1実施形態に係る発振装置の他の第1例の構成を示すブロック図である。 本発明の第1実施形態に係る発振装置の他の第2例の構成を示すブロック図である。 本発明の第1実施形態に係る発振装置の他の第3例の構成を示すブロック図である。 本発明の第1実施形態に係る発振装置の他の第4例の構成を示すブロック図である。 本発明の第1実施形態に係る発振装置の他の第5例の構成を示すブロック図である。 本発明の第1実施形態に係る発振装置の他の第6例の構成を示すブロック図である。 図25の周波数シフト回路の構成を示すブロック図である。 図26の発振装置の分数分周器に入力される信号と分数分周器から出力される信号との一例を示す図である。 図26の発振装置の分数分周器から出力される信号の周波数スペクトルを示す図である。
 (第1実施形態) 
 以下、本発明の第1実施形態について、図面を参照して詳細に説明する。図1は、第1実施形態に係る発振装置10の構成を示すブロック図である。図2は、図1の誤差周波数検出部12の構成を示すブロック図である。図3は、図1の補正信号発生部14と信号合成部16の構成を示すブロック図である。
 第1実施形態に係る発振装置10は、発振周波数が制御不可である発振器11と、発振器11の発振信号LS1(以下、一次信号ともいう)を、一次信号LS1の周波数f1の所定周波数に対する差に応じて周波数変換し、二次信号LS2を発生する二次信号発生部20とを有する。発振周波数が制御不可である発振器11とは、電圧に応じて発振周波数を可変可能なVCO(Voltage-Controlled Oscillator:電圧制御発振器)等ではなく、典型的にはSAW発振器である。以下、発振周波数が制御不可な発振器11はSAW発振器11と記載する。なお、発振周波数が制御不可である発振器11は、サファイア、ダイヤモンド等を振動子とする発振器であってもよい。
 既に述べたように、SAW発振器11から出力される一次信号の周波数f1は物理的な衝撃等の種々の要因により、予め決められているSAW発振器11の固有の周波数f0に対してその周波数f0の0.01%程度の範囲内で変動する(式(1))。ここでは、SAW発振器11の固有周波数(公称周波数)f0に対する、SAW発振器11から出力された一次信号LS1の周波数f1の誤差周波数をferrと表記する。理想的には、誤差周波数ferrはゼロである。 
 f1=f0+ferr   (1)
 これに対して、式(2)に示すように、目標周波数ftgtは、固有周波数f0に対して周波数fsシフトした周波数である。周波数fs(以下、シフト周波数fsともいう)は、好適にはSAW発振器11から出力された一次信号の周波数f1の±5%程度の範囲から選択された周波数である。換言すると、SAW発振器11は、目標周波数ftgtが固有周波数f0から固有周波数f0の±5%程度の範囲に収まる発振器が使用される。なお、目標周波数ftgtは固有周波数f0であってもよい。 
 ftgt =f0+fs  (2) 
 二次信号発生部20は、SAW発振器11の一次信号LS1に対してフィードフォワード処理を実行し、一次信号LS1の周波数f1又はそれに応じた周波数の基準周波数frefに対する誤差周波数ferrを検出し、その誤差周波数ferrに応じて一次信号LS1から目標周波数ftgtの二次信号LS2を発生する。
 二次信号発生部20は、一次信号LS1の周波数f1又はそれに応じた周波数の、SAW発振器11の固有周波数f0に対する誤差周波数ferrを検出する誤差周波数検出部12、誤差周波数ferrに応じた周波数の補正信号LScorを発生する補正信号発生部14、一次信号LS1に補正信号LScorを合成する信号合成部16、及び信号合成部16の後段に設けられる、目標周波数ftgtを中心とした通過帯域を有するBPF18を有する。誤差周波数検出部12と補正信号発生部14とは、デジタルシグナルプロセッサ(Digital Signal Processor:DSP)等のデジタル信号処理を行うためのマイクロプロセッサに実装される。なお、DSPに代えてCPU(Central Processing Unit)などを用いるような構成としてもよい。ただし、発振装置10は一次信号LS1に対するフィードフォワード処理がなされるため、誤差周波数検出部12と補正信号発生部14とには高速な処理が求められる。それに対応するためにDSPを用いることが好ましい。
 誤差周波数検出部12は、アナログーデジタル変換部(ADC)121、乗算器122、NCO(Numerically Controlled Oscillator)123、基準周波数出力部124、ローパスフィルタ(LPF)125、及び誤差周波数演算部126を有する。誤差周波数検出部12による誤差周波数ferrの算出には、より具体的には、基準周波数frefのN倍(Nは任意の数)が固有周波数f0となる、あるいは、基準周波数frefの周波数の1/Nが固有周波数f0となる、といったように、基準周波数frefを利用する。
 ADC121は、SAW発振器11から出力される一次信号LS1をデジタル一次信号LS1´に変換する。なお、SAW発振器11の固有周波数f0が後述の基準周波数frefより高いため、ADC121はアンダーサンプリングにより一次信号LS1をデジタル一次信号LS1´に変換することを想定する。
 基準周波数出力部124は、典型的には、基準周波数frefの波形を示すデジタル基準信号LSrefを発生する。デジタル基準信号LSrefは、例えば水晶発振器の発振信号等をデジタル変換した信号である。基準周波数出力部124により発生されたデジタル基準信号LSrefはNCO123に入力される。なお、先に述べたように、発振装置10は、無線送受信回路において用いられるローカル信号を得ることを目的としている。そのため、発振装置10の二次信号LS2の目標周波数ftgtは、数百メガヘルツから数ギガヘルツといった、高い周波数帯である。一方で、基準周波数frefは、目標周波数ftgtよりも低い、数十メガヘルツ程度でよい。数十メガヘルツ程度であれば、水晶発振器により基準周波数frefの発振信号を安定して出力することができる。
 NCO123は乗算器122とともに、ADC121により変換されたデジタル一次信号LS1´に対してPLL回路を構成する。乗算器122は、デジタル一次信号LS1´に対してNCO123の出力信号を乗算する。乗算器122の出力信号は、NCO123に帰還されるとともに、LPF125を介して誤差周波数演算部126に入力される。これにより、NCO123は、基準周波数frefにより動作し、デジタル一次信号LS1´の周波数と位相とを表す周波数信号を出力する。NCO123は基準周波数frefにより動作し、発振器出力の周波数は基準周波数を元に検出される。
 LPF125は、乗算器122の出力信号に含まれる高い周波数のノイズを除去するか、又は減衰する。一般的に、PLL回路のループ帯域はできるだけ広いほうが好ましい。ループ帯域が広いほどNCO123は忠実にSAW発振器11の出力に追従するが、その一方で高いオフセット周波数にてノイズを生じる。従来の位相同期回路でも耐衝撃性を高めるためにループ帯域を広くすると高いオフセット周波数でノイズを生じる。ただし、従来の位相同期回路はフィードバック制御係であり、LPF挿入により制御が不安定になるため、高いオフセット周波数のノイズを除去するためのLPFを挿入することは難しい。
 誤差周波数演算部126は、デジタル基準信号とデジタル一次信号とに基づいて、誤差周波数ferrを演算する。具体的には、誤差周波数演算部126は、デジタル基準信号とデジタル一次信号に基づいて、一次信号LS1の周波数f1の値を特定し、固有周波数f0の値に対して、特定した周波数の値を減算する。それにより、誤差周波数ferrが演算される。式(3)に示すように、誤差周波数ferrは、SAW発振器11の固有周波数f0とSAW発振器11から実際に出力された一次信号の周波数f1との差である。
 
 ferr=f0-f1     (3)
 また、誤差周波数演算部126は、誤差周波数ferrとシフト周波数fsとに基づいて、補正周波数fcorを演算する。なお、誤差周波数演算部126による補正周波数fcorの演算処理は、後述の補正信号発生部14にて行われてもよい。シフト周波数fsは、目標周波数ftgtに対するSAW発振器11の固有周波数f0の周波数差を表す。式(4)に示すように、補正周波数fcorは、誤差周波数ferrとシフト周波数fsとの和で表せる。補正周波数fcorは、目標周波数ftgtに対するSAW発振器11から実際に出力された一次信号LS1の周波数の周波数差を表す。誤差周波数ferrは固有周波数f0の0.01%程度の範囲内であり、シフト周波数fsは周波数f0の5%程度の範囲内である。例えば、固有周波数f0が1ギガヘルツ程度のとき、補正周波数fcorは、数十メガヘルツ程度である。 
 fcor=ferr+fs=(f0-f1)+(ftgt-f0)=ftgt-f1           (4)
 補正信号発生部14は、基準周波数出力部141、デジタル補正信号発生部143及びデジタルーアナログ変換部(DAC)145を有する。典型的には、補正信号発生部14の基準周波数出力部141は、誤差周波数検出部12の基準周波数出力部124と共用される。実際には、図24に示すように、補正信号発生部14の基準周波数出力部141と誤差周波数検出部12の基準周波数出力部124とを共通化した基準周波数出力部19が、誤差周波数検出部12と補正信号発生部14とが実装されるDSPのクロック端子に接続される。基準周波数出力部19で発生された基準周波数のデジタル基準信号(クロック)が、DSPに実装されている各構成要素に供給される。
 デジタル補正信号発生部143は、誤差周波数ferrに応じた周波数の波形を示すデジタル補正信号LScorを発生する。SAW発振器11の固有周波数f0が目標周波数ftgtに対してシフトしている場合、デジタル補正信号発生部143は、誤差周波数ferrとシフト周波数fsとに基づいて計算された補正周波数fcorの波形を示すデジタル補正信号LScorを発生する。DAC145は、デジタル補正信号LScorをアナログ補正信号LScor´に変換する。
 デジタル補正信号発生部143は、典型的にはNCOからなる。デジタル補正信号発生部143は、基準周波数frefにより駆動し、補正周波数fcorに応じたデジタル補正信号LScorを発生する。デジタル補正信号発生部143は、2つの出力端子を備える。デジタル補正信号発生部143は補正周波数fcorに応じた、位相が90度異なる2つの正弦波をそれぞれ示すデジタル補正信号LScor1、LScor2を出力する。
 DAC145は、ここでは2つのDAC146,147から構成される。DAC146は、デジタル補正信号LScor1をアナログ補正信号LScor1´に変換する。DAC147は、デジタル補正信号LScor2をアナログ補正信号LScor2´に変換する。
 信号合成部16は、90度移相器161と乗算器163、165と加算器167とを有する。信号合成部16は、典型的には直交変調器もしくはIQ変調器で構成される。90度移相器161は、SAW発振器11から出力された一次信号LS1の位相を90度変化させた一次信号LS11を発生する。乗算器163は一次信号LS1に対してDAC146から出力されたアナログ補正信号LScor1´を乗算し、乗算信号LS21を発生する。乗算器165は、位相が90度変化された一次信号LS11に対してDAC147から出力されたアナログ補正信号LScor2´を乗算し、乗算信号LS22を発生する。加算器167は、乗算器163から出力された乗算信号LS21と乗算器165から出力された乗算信号LS22とを加算し、二次信号LS2を発生する。
 例えば、デジタル補正信号発生部143により、位相0度のデジタル補正信号LScor1と、位相90度のデジタル補正信号LScor2とが発生されるよう設定したとき、信号合成部16から出力された二次信号LS2は、図4に示すようなスペクトル分布を示す。すなわち信号合成部16から出力された二次信号LS2の周波数f2は、SAW発振器11の一次信号の周波数f1よりも、補正周波数fcor分低い周波数にシフトされる。一方、デジタル補正信号発生部143により、位相90度のデジタル補正信号LScor1と、位相0度のデジタル補正信号LScor2とが発生されるよう設定したとき、信号合成部16から出力された二次信号LS2は、図6示すようなスペクトル分布を有する。すなわち信号合成部16から出力された二次信号LS2の周波数f2は、SAW発振器11の一次信号の周波数f1よりも、補正周波数fcor分高い周波数にシフトされる。周波数f2は、目標周波数ftgtに等価である。
 二次信号LS2の周波数を一次信号LS1の周波数f1よりも高い周波数にシフトさせるか、又は一次信号LS1の周波数f1よりも低い周波数にシフトさせるかは、補正周波数fcorの符号に従って選択される。補正周波数fcorの符号が負のとき、デジタル補正信号発生部143から信号合成部16にかけて実行される処理により、二次信号LS2の周波数f2は、一次信号LS1の周波数f1よりも低い周波数にシフトされる。補正周波数fcorの符号が正のとき、デジタル補正信号発生部143から信号合成部16にかけて実行される処理により、二次信号LS2の周波数f2は一次信号の周波数f1よりも高い周波数にシフトされる。
 なお、図4、図6に示すように、信号合成部(IQ変調器)16の製造誤差等により、信号合成部16から目標周波数ftgt(=f2)以外の周波数の意図しない信号成分が出力される。周波数f1の信号は、SAW発振器11のローカルリーク信号である。周波数f1を挟んで目標周波数ftgt(=f2)の反対に洗われる信号は、信号合成部16から出力されるイメージ信号である。これらはSAW発振器11のスペクトル純度を劣化させる要因となる。そのため、これらの信号成分を減衰させるために、信号合成部16の後段にはBPF18が設けられる。BPF18は、目標周波数ftgtの信号成分を通過させ、目標周波数ftgt以外の他の周波数の信号成分を減衰させるための性能を備える。これにより、図4に示すような周波数スペクトル分布を有する二次信号LS2は、BPF18を通過させることで、図5に示すような周波数スペクトル分布を示す。同様に、図6に示すような周波数スペクトル分布を有する二次信号LS2は、BPF18を通過させることで、図7に示すような周波数スペクトル分布を示す。
 第1実施形態のように、固有周波数f0を目標周波数ftgtに対して周波数シフトさせたSAW発振器11を用い、補正周波数fcorを数十メガヘルツ程度と大きくすることで、二次信号LS2の周波数f2(目標周波数ftgt)をローカルリーク信号の周波数とイメージ信号の周波数とに対して離間させ、これにより誘電体共振タイプのバンドパスフィルタで容易にローカルリークとイメージ周波数を除去できる。
 なお、ローカルリーク信号の信号強度とイメージ信号の信号強度とが二次信号LS2の信号強度に対して十分小さい場合や、ローカルリーク信号の周波数とイメージ信号の周波数とが二次信号LS2の周波数f2に対して十分離間されているような場合など、信号合成部16から発生されるローカルリーク信号とイメージ信号とを無視してもよい場合は、BPF18は省略することができる。
 図8は、二次信号発生部20によるSAW発振器11から出力された一次信号LS1の補正処理を示すフローチャートである。ADC121により、SAW発振器11から出力された一次信号LS1がデジタル一次信号LS1´に変換される(S11)。デジタル一次信号LS1´と基準周波数信号LSrefとに基づいて、誤差周波数ferrが検出される(S12)。誤差周波数ferrに応じた、具体的には誤差周波数ferrとシフト周波数fsとに基づいて計算された補正周波数fcorの波形を示すデジタル補正信号LScorがデジタル補正信号発生部143により発生される(S13)。DAC145により、デジタル補正信号LScorがアナログ補正信号LScor´に変換される(S14)。信号合成部16により、SAW発振器11から出力された一次信号LS1に対して、アナログ補正信号LScor´が合成される(S15)。S15の処理の結果、二次信号発生部20により、SAW発振器11から出力された一次信号LS1から二次信号LS2が発生される。二次信号LS2は、目標周波数ftgtを持つものとなる。
 以上のようにして、第1実施形態に係る発振装置10は、SAW発振器11から出力された一次信号LS1に補正周波数fcorの補正信号を合成し、それにより目標周波数ftgtを持つ二次信号LS2を出力することができる。第1実施形態に係る二次信号発生部20による処理により、SAW発振器11のもつスペクトル純度を活かしながら周波数を安定化させることができる。
 また、第1実施形態係る発振装置10の二次信号発生部20は、SAW発振器11のような周波数を意図して可変させることが困難な発振器の発振周波数を、シフト周波数fsを変化させることで、意図して可変することを実現する回路といえる。その周波数可変幅が大きいとき、SAW発振器11の発振信号のスペクトル純度が補正信号発生部14で発生される補正信号により悪化する。そのため、シフト周波数fsは、発振器の固有周波数の±5%程度の範囲が適用である。しかしながら、シフト周波数fsは、この範囲内でしか可変させてはいけない訳ではなく、SAW発振器11のスペクトル純度を劣化させてもよいのであれば、上記範囲よりも大きく可変させることができる。
 (第2実施形態) 
 第2実施形態は、第1実施形態に係る発振装置10を組み込んだ無線送受信回路に関する。第2実施形態に係る無線送受信回路は、発振装置10により発生された二次信号とベースバンド出力信号とを乗算し、送信信号を生成し、発振装置10により発生された二次信号と受信信号とを乗算しベースバンド入力信号を生成する。
 図9は、第2実施形態に係る無線送受信回路の構成を示すブロック図である。第2実施形態に係る無線送受信回路はアンテナ70とRFフロントエンド回路30とベースバンド処理部40とを備える。RFフロントエンド回路30は、アンテナ70によって受信した受信信号RSrcvをベースバンド入力信号BSinに変換する。また、RFフロントエンド回路30は、ベースバンド出力信号BSoutをアンテナ70によって送信する送信信号RSsndに変換する。ベースバンド処理部40は、ベースバンド入力信号BSinを復調しシステム71への入力データDinを生成する。また、ベースバンド処理部40は、システム71から出力された出力データDoutを変調し、ベースバンド出力信号BSoutを生成する。
 RFフロントエンド回路30は、一次信号を出力するSAW発振器11と、一次信号LS1から二次信号LS2を発生する二次信号発生部20と、アンテナ70による送受信を切り替える送受信切り替えスイッチ39と、受信信号RSrcvより必要な周波数帯の信号を抽出するバンドパスフィルタ(BPF)31と、BPF31通過後の受信信号RSrcvに対して二次信号LS2nを乗算し、ベースバンド入力信号BSinを生成する乗算器33と、ベースバンド入力信号BSinをデジタル信号に変換するアナログ-デジタル変換部(ADC)35と、ベースバンド出力信号BSoutをアナログ信号に変換するデジタル-アナログ変換部(DAC)34と、二次信号LS2とアナログ信号に変換されたベースバンド出力信号BSoutとを乗算し、送信信号RSsndを生成する乗算器32とを有する。なお、第1実施形態で説明したように、二次信号LS2の周波数f2は目標周波数ftgtに等価である。
 ベースバンド処理部40は、ベースバンド入力信号BSinを復調し、システム71への入力データDinを出力する復調部41と、システム71からの出力データDoutを変調し、ベースバンド出力信号BSoutを出力する変調部42とを有する。システム71は、無線通信によるデータの送受信を要求する、任意のシステムである。例えば、第2実施形態に係る無線送受信回路を携帯電話やスマートフォン端末などに用いる場合には、システム71は、OS(Operating System、基本ソフトウェア)による入出力や、それを介した種々のアプリケーションプログラムであり得る。あるいは、第2実施形態に係る無線送受信回路を携帯電話等の基地局に用いる場合には、それを管理するシステムであり得る。
 図10は、第2実施形態に係る無線送受信回路によるRF信号の受信処理の手順を示すフローチャートである。図10では、アンテナ70により受信した受信信号RSrcvを復調し、入力データDinを得るまでの処理手順が記されている。受信信号RSrcvにBPF31を適用することにより、受信信号RSrcvより必要な周波数帯の信号のみが抽出される(S21)。乗算器33によってBPF31通過後の受信信号RSrcvに対して二次信号LS2が乗算され、ベースバンド入力信号BSinが生成される(S22)。ベースバンド入力信号BSinがデジタル信号に変換される(S23)。ベースバンド入力信号BSinが復調され、システム71への入力データDinが生成される(S24)。以上のようにして、第2実施形態に係る無線送受信回路によって、受信信号RSrcvの復調処理が行われ、システム71への入力データDinを得ることができる。
 図11は、第2実施形態に係る無線送受信回路によるRF信号の送信処理の手順を示すフローチャートである。図11では、システム71の出力データDoutを変調し、送信信号RSsndを得るまでの処理手順が記されている。システム71から出力された出力データDoutが変調され、ベースバンド出力信号BSoutが生成される(S31)。DAC34によってベースバンド出力信号BSoutがアナログ信号に変換される(S32)。アナログ信号へと変換されたベースバンド出力信号BSoutと、発振装置10から出力された二次信号LS2とが乗算器32により乗算され、アンテナ70からの送信信号RSsndが生成される(S33)。以上のようにして、第2実施形態に係る無線送受信回路によって、システム71からの出力データDoutの変調処理が行われ、送信信号RSsndを得ることができる。なお、図10の受信処理と、図11に示す送信処理は、送受信切り替えスイッチ39を切り替えることによってそれぞれ行うことができる。
 無線送受信回路において、受信信号をベースバンド入力信号にダウンコンバートするために受信信号に対して乗算されるローカル信号のスペクトル純度が低い場合、ダウンコンバートによりビットエラー率が上がってしまう。同様に、ベースバンド出力信号を送信信号にアップコンバートするためにベースバンド出力信号に対して乗算されるローカル信号のスペクトル純度が低い場合、アップコンバートによりビットエラー率が上がってしまう。第2実施形態に係る無線送受信回路のように、第1実施形態に係る発振装置10をローカル信号の発生源として用いることで、スペクトル純度が高く、周波数が安定したローカル信号によりアップコンバート/ダウンコンバート処理を行うことができるため、アップコンバート/ダウンコンバート処理が要因となるビットエラー率の低下を抑えられる。
 (第3実施形態) 
 第3実施形態に係る無線送受信回路は第2実施形態に係る無線送受信回路の回路構成の規模を縮小したものである。図12は、第3実施形態に係る無線送受信回路の構成を示すブロック図である。なお、同実施形態において、第2実施形態と基本的に同一の構成要素については、同一符号を付してその説明を簡略化する。第3実施形態に係る無線送受信回路は、アンテナ70とRFフロントエンド回路50とベースバンド処理部60とを備える。RFフロントエンド回路50は、SAW発振器11と、送受信切り替えスイッチ39と、BPF31と、乗算器33と、ADC35と、DAC34と、乗算器32とを有する。ベースバンド処理部60は復調部41と変調部42とを有する。RFフロントエンド回路50は、第2実施形態のRFフロントエンド回路30と同様に動作する。ベースバンド処理部60は、第2実施形態のベースバンド処理部40と同様に動作する。
 第3実施形態に係る無線送受信回路において、第2実施形態に係る無線送受信回路の二次信号発生部20の機能がベースバンド処理部60に組み込まれている。ベースバンド処理部60は、SAW発振器11の固有周波数f0とSAW発振器11から出力された一次信号LS1の周波数f1との誤差である、誤差周波数ferrを検出する誤差周波数検出部43と、誤差周波数ferrとシフト周波数fsとに基づいて計算された補正周波数fcorに応じたデジタル補正信号LScorを生成するデジタル補正信号発生部45と、ベースバンド入力信号BSinに対してデジタル補正信号LScorを合成するデジタル信号合成部46と、ベースバンド出力信号BSoutにデジタル補正信号LScorを合成するデジタル信号合成部47とを備える。デジタル信号合成部46、47は、第1実施形態の信号合成部16をデジタル演算で実現したものであり、乗算器とフィルタとで構成される。
 式(5)、(6)に示すように、デジタル信号合成部46により、ベースバンド入力信号BSinに対してデジタル補正信号LScorが乗算された信号には、ベースバンド入力信号BSinの周波数とデジタル補正信号LScorの周波数との差で表される周波数成分と和で表される周波数成分との2つの周波数成分が含まれる。2つの周波数成分のうち一方が、フィルタにより除去されるか、又は信号レベルが低下される。 
 BSin-LScor                         (5) 
 BSin+LScor                         (6)
 デジタル信号合成部47は、ベースバンド出力信号BSoutの周波数を補正周波数fcorだけ低い周波数にシフトさせるか、又は補正周波数fcorだけ高い周波数にシフトさせる。これにより、RFフロントエンド回路50において、ベースバンド出力信号BSoutに対して一次信号LS1を乗算した際に、誤差周波数ferrが補正され、さらに必要であればシフト周波数が補正された送信信号RSsndを得ることができる。
 図13は、第3実施形態に係る無線送受信回路による誤差検出処理の手順を示すフローチャートである。図13のフローチャートでは、SAW発振器11から出力された一次信号LS1の周波数f1と固有周波数f0との間に発生する誤差を検出する手順を記している。誤差周波数検出部43により、SAW発振器11から出力された一次信号LS1がデジタル変換される(S41)。誤差周波数検出部43により、目標周波数ftgtに対するデジタル信号に変換された一次信号LS1の周波数f1の周波数差fcorが検出される(S42)。周波数差fcorが補正信号の周波数(補正周波数)となる。デジタル補正信号発生部45により、周波数差fcorに応じた周波数の正弦波を示すデジタル補正信号LScorが生成される(S43)。なお、第3実施形態に係る無線送受信回路による誤差検出処理は、第1実施形態に係る発振装置10の二次信号発生部20により、一次信号からデジタル補正信号を生成するまでの処理と同様である。このようにして生成したデジタル補正信号LScorは、後に説明する復調処理及び変調処理における補正処理に利用する。
 図14は、第3実施形態に係る無線送受信回路によるRF信号の受信処理の手順を示すフローチャートである。図14では、アンテナ70により受信した受信信号RSrcvを復調し、入力データDinを得るまでの処理手順が記されている。受信信号RSrcvにBPF31を適用することにより、受信信号RSrcvより必要な周波数帯の信号のみが抽出される(S51)。乗算器33によってBPF適用後の受信信号RSrcvと一次信号LS1とが合成され、ベースバンド入力信号BSinが生成される(S52)。なお、一次信号LS1を受信信号RSrcvのダウンコンバートに用いているため、この時点においては、ベースバンド入力信号BSinには、一次信号LS1の周波数f1と目標周波数ftgtとの間に生じる誤差成分が含まれている。ベースバンド入力信号BSinがデジタル信号に変換される(S53)。デジタル信号合成部46により、デジタル信号に変換されたベースバンド入力信号BSinとデジタル補正信号LScorとが合成される(S54)。これにより、一次信号LS1の周波数f1と目標周波数ftgtとの間に生じる誤差成分が補正される。デジタル信号合成部46から出力されたデジタル信号が復調部41により復調され、システム71への入力データDinが生成される(S55)。
 図15は、第3実施形態に係る無線送受信回路によるRF信号の送信処理の手順を示すフローチャートである。図15では、システム71の出力データDoutを変調し、送信信号RSsndを得るまでの処理手順が記されている。システム71から出力された出力データDoutが変調され、ベースバンド出力信号BSoutが生成される(S61)。なお、この時点においては、ベースバンド出力信号BSoutには、一次信号LS1の周波数f1と目標周波数ftgtとの間の誤差周波数が含まれていない。デジタル信号合成部47により、ベースバンド出力信号BSoutとデジタル補正信号LScorとが合成される(S62)。これにより、ベースバンド出力信号BSoutに誤差周波数に応じた補正信号が含められる。具体的には、一次信号LS1の周波数f1が目標周波数ftgtよりも小さかった場合(ftgt>f1)には、デジタル信号合成部47の乗算処理により、ベースバンド出力信号BSoutの周波数は補正周波数fcorだけ高い周波数にシフトされる。一次信号LS1の周波数f1が目標周波数ftgtよりも大きかった場合(ftgt<f1)には、デジタル信号合成部47の乗算処理により、ベースバンド出力信号BSoutの周波数は補正周波数fcorだけ低い周波数にシフトされる。
 DAC34によってベースバンド出力信号BSoutがアナログ信号に変換される(S63)。アナログ信号へと変換されたベースバンド出力信号BSoutに対して一次信号LS1が乗算器32により乗算され、アンテナ70からの送信信号RSsndが生成される(S64)。一次信号LS1に含まれる誤差周波数が、ステップS62においてベースバンド出力信号BSoutに含められたデジタル補正信号により補正され、送信信号RSsndは誤差の影響を受けないものとなる。なお、図14の受信処理と、図15に示す送信処理は、送受信切り替えスイッチ39を切り替えることによってそれぞれ行うことができる。
 第3実施形態に係る無線送受信回路は、二次信号発生部20の機能をベースバンド処理部60に組み込んだ構成であっても、第2実施形態に係る無線送受信回路と同様の効果を得られる。第3実施形態に係る無線送受信回路は、第2実施形態に係る無線送受信回路に用いられた発振装置10のアナログ処理部とデジタル処理部とを分離し、それぞれをRFフロントエンド回路50とベースバンド処理部60とに組み込んだ。このような構成にすることで、発振装置10においてデジタル補正信号をアナログ信号に変換するDACと、ベースバンド出力信号BSoutをアナログ信号に変換するためのDACとを単一のDACで兼用させることができる。それにより、第3実施形態に係る無線送受信回路は、第2実施形態に比べて、回路の小規模化や省電力化ができる。
 また、ベースバンド処理部60はDSPによって実現され、デジタル演算を行う。そのため、ベースバンド処理部60内に誤差補正用のデジタル信号合成部46、47などの機能の追加を、DSP内の論理的な処理ブロックの追加によって簡単に実現できる。そのため、アナログ素子としての乗算器などを追加する場合と比較して、回路規模や消費電力、生産コストの増加を抑えることができる。さらに、乗算器32、33、ADC35、DAC34、復調部41、変調部42、誤差周波数検出部43などを単一のIC(Integrated Circuit、集積回路)として構成すれば、無線送受信回路を更に小規模化することができる。なお、第3実施形態に係る無線送受信回路は携帯電話やスマートフォン端末などのような端末装置から、携帯電話等の基地局のような設備まで、種々の無線通信機器に用いることができる。
 (第4実施形態) 
 第4実施形態に係る無線送受信回路は、2系統の送受信回路を備え、MIMO技術に対応する。 
 図16は、第4実施形態に係る無線送受信回路を示すブロック図である。なお第4実施形態において、第2、第3実施形態と基本的に同一の構成要素については、同一符号を付してその説明を簡略化する。図16に示すように、第4実施形態に係る無線送受信回路は、無線信号の送受信を行う2つのアンテナ400、500と、RFフロントエンド回路200と、ベースバンド処理部300とを有する。RFフロントエンド回路200は、アンテナ400,500で受信した受信信号RSrcv1、RSrcv2をベースバンド入力信号BSin1、BSin2にそれぞれ変換する。また、RFフロントエンド回路200は、ベースバンド出力信号BSout1、BSout2をアンテナ400、500によって送信する送信信号RSsnd1、RSsnd2にそれぞれ変換する。ベースバンド処理部300は、ベースバンド入力信号BSin1、BSin2を復調し、それぞれのデータを統合することによりシステム600への入力データDinを生成する。ベースバンド処理部300は、システム600から出力された出力データDoutを分割し、分割したそれぞれのデータを変調することにより、ベースバンド出力信号BSout1、BSout2を生成する。
 RFフロントエンド回路200において、SAW発振器210は第1、第2送受信系統で共用される。RFフロントエンド回路200の第1送受信系統は、アンテナ400による送受信を切り替える送受信切り替えスイッチ201と、受信信号RSrcv1より必要な周波数帯の信号を抽出するBPF271と、BPF271通過後の受信信号RSrcv1に対してSAW発振器210から出力された一次信号LS1を乗算し、ベースバンド入力信号BSin1を出力する乗算器231と、ベースバンド入力信号BSin1をデジタル信号に変換するADC251と、ベースバンド出力信号BSout1をアナログ信号に変換するDAC261と、アナログ信号に変換されたベースバンド出力信号BSout1に対して一次信号LSoutを乗算する乗算器241とを有する。
 同様に、RFフロントエンド回路200の第2送受信系統は、アンテナ500による送受信を切り替える送受信切り替えスイッチ202と、受信信号RSrcv2より必要な周波数帯の信号を抽出するBPF272と、BPF272通過後の受信信号RSrcv2に対して一次信号LS1を乗算し、ベースバンド入力信号BSin2を出力する乗算器232と、ベースバンド入力信号BSin2をデジタル信号に変換するADC252と、ベースバンド出力信号BSout2をアナログ信号に変換するDAC262と、アナログ信号に変換されたベースバンド出力信号BSout2に対して一次信号LS1を乗算する乗算器242とを有する。
 ベースバンド処理部300において、デジタル補正信号を生成するための誤差周波数検出部330とデジタル補正信号発生部340とは、第1、第2送受信系統で共用される。誤差周波数検出部330は、SAW発振器210の固有周波数f0に対する一次信号LS1の周波数f1の周波数誤差である、誤差周波数ferrを検出し、さらに誤差周波数ferrにシフト周波数を加算して補正周波数fcorを算出する。デジタル補正信号発生部340は、補正周波数fcorに応じた周波数の波形を示すデジタル補正信号LScorを生成する。生成されたデジタル補正信号LScorは、後に説明する復調処理及び変調処理における補正処理に利用される。
 具体的には、ベースバンド処理部300の第1送受信系統は、ベースバンド入力信号BSin1を復調し、入力データDin1を生成する復調部311と、出力データDout1を変調し、ベースバンド出力信号BSout1を生成する変調部321と、デジタル信号に変換されたベースバンド入力信号BSin1にデジタル補正信号LScorを合成するデジタル信号合成部361と、ベースバンド出力信号BSout1にデジタル補正信号LScorを合成するデジタル信号合成部371とを有する。
 同様に、ベースバンド処理部300の第2送受信系統は、ベースバンド入力信号BSin2を復調し、入力データDin2を生成する復調部312と、出力データDout2を変調し、ベースバンド出力信号BSout2を生成する変調部322と、デジタル信号に変換されたベースバンド入力信号BSin2にデジタル補正信号LScorを合成するデジタル信号合成部362と、ベースバンド出力信号BSout2にデジタル補正信号LScorを合成するデジタル信号合成部372とを有する。
 ベースバンド処理部300は、アンテナ400、500によって発生した混信による影響を取り除くために、復調部311、312によって復調された入力データDin1、Din2の入力を受け付け、それぞれの入力データから混信データを分離する混信データ分離部380と、混信データ分離部380から出力された混信による影響を排した入力データDin1、Din2を統合し、システム600への入力データDinを生成するデータ統合部390と、システム600からの出力データDoutを2つの出力データDout1、Dout2に分割するデータ分割部310とを有する。
 第4実施形態では、第3実施形態と同様に、RFフロントエンド回路200でSAW発振器210から出力される一次信号LS1の周波数を補正しない。目標周波数ftgtに対する一次信号LS1の周波数の周波数差を補正するデジタル補正信号LScorは、ベースバンド処理部300内において、復調処理前の信号と変調処理後の信号とにそれぞれ合成される。したがって、受信処理においては、一次信号の周波数を補正するための補正信号が、受信信号に対して一次信号が乗算され、ダウンコンバートされた後のベースバンド信号に対して乗算される。一方、送信処理においては、一次信号の周波数を補正するための補正信号が、一次信号が乗算され、アップコンバートされる前のベースバンド出力信号に対して乗算される。
 図17は、第4実施形態に係る無線送受信回路のRF信号の受信処理の手順を示すフローチャートである。図17では、アンテナ400,500でRF信号を受信し、受信信号RSrcv1、RSrcv2を復調し、復調した受信信号RSrcv1、RSrcv2を統合し、入力データDinを得るまでの手順が記されている。
 第1送受信系統により、アンテナ400によって受信した受信信号RSrcv1が入力データDin1に復調される(S71)。ステップS71の受信処理は、第3実施形態の図16を参照して説明した処理と同様の処理を、BPF271、乗算器231、ADC251、デジタル信号合成部361、復調部311を用いて行うものである。なお、ここでの復調処理は、図14を参照して説明したように、ベースバンド処理部300に入力されたベースバンド入力信号BSin1とデジタル補正信号LScorとを乗算した後に行われる。これにより、SAW発振器210から出力された一次信号LS1の周波数f1と目標周波数ftgtとの誤差に影響されず、入力データDin1を生成することができる。
 第2送受信系統により、アンテナ500によって受信した受信信号RSrcv2が入力データDin2に復調される(S72)。この処理は、ステップS71の処理を、BPF272、乗算器232、ADC252、デジタル信号合成部362、復調部312を用いて行うものである。 
 入力データDin1、入力データDin2が混信データ分離部380にそれぞれ入力され、アンテナ400、500による混信の影響が排される(S73)。混信データ分離部380から出力された混信の影響が排された入力データDin1、入力データDin2がデータ統合部390により統合され、システム600への入力データDinが生成される(S74)。生成された入力データDinはシステム600に入力される。
 図18は、第4実施形態に係る無線送受信回路によるRF信号の送信処理の手順を示すフローチャートである。図18では、システム600から出力された出力データDoutを分割、変調し、送信信号RSsnd1、RSsnd2を得るまでの手順が記されている。
 データ分割部310により、システム600から出力された出力データDoutが第1送受信系統より出力するための出力データDout1と、第2送受信系統より出力するための出力データDout2へと分割される(S81)。第1送受信系統により、出力データDout1が送信信号RSsnd1に変調される(S82)。ステップS82の送信処理は、第3実施形態で図15を参照して説明した処理と同様の処理を、変調部321、デジタル信号合成部371、DAC261、乗算器241を用いて行うものである。なお、ここでの変調処理においては、図15を参照して説明したように、変調部322によって出力データDout2が変調された後に、その変調後の出力データDout2とデジタル補正信号LScorとを乗算することによって、ベースバンド出力信号BSoutに予め一次信号LS1の周波数f1を補正する補正信号成分を含めておく。これにより、ベースバンド出力信号BSoutとローカル発振器の出力としての一次信号LS1とを乗算した際に、誤差周波数を補正した上で、必要であれば周波数をシフトさせることができる。
 第2送受信系統により、出力データDout2が送信信号RSout2に変調される(S83)。ステップS83は、ステップS82の処理が、変調部322、デジタル信号合成部372、DAC262、乗算器242を用いて行われるものである。図17の受信処理と図18の送信処理は、送受信切り替えスイッチ201,202を切り替えることによってそれぞれ行うことができる。
 以上のように、第4実施形態に係る無線送受信回路を用いることにより、SAW発振器の高いスペクトル純度を用いることによる通信の大容量化に加え、複数の送受信系統を用いることによる通信の大容量化を図ることができる。第4実施形態においては2つの送受信系統を有する構成を例示したが、無線送受信回路が更に多くの送受信系統を備える構成としてもよい。これにより、通信容量をより大容量にすることができる。なお、第4実施形態に係る無線送受信回路は携帯電話やスマートフォン端末などのような端末装置から、携帯電話等の基地局のような設備まで、種々の無線通信機器に用いることができる。また、変調部321、322において位相の制御を行い、アンテナ400、500から電波を送信する方向や距離などを制御する、ビームフォーミングが可能な構成としてもよい。このような構成とすれば、第4実施形態に係る無線送受信回路を携帯電話等の基地局設備に適用した場合にも、より効果的に電波を搬送することができる。
 (第5実施形態) 
 第1実施形態に係る発振装置10では、目標周波数ftgtと周波数が異なる固有周波数f0のSAW発振器11を用いることができる。目標周波数ftgtと周波数が異なる固有周波数f0のSAW発振器11を用いることで、目標周波数ftgtのSAW発振器11を用いる場合に比べて、補正周波数fcorを意図的に大きくし、一次信号LS1と補正信号LScorとの合成後の二次信号LS2に含まれるローカルリーク信号の周波数とイメージ信号の周波数とを目標周波数ftgtから離間させることができる。それにより、二次信号にローカルリーク信号とイメージ信号とが含まれた状態であっても、二次信号LS2の周波数スペクトルの純度の劣化を抑制することができる。また、安価なBPF18でも、二次信号LS2からローカルリーク信号とイメージ信号とを除去することが期待できる。このように、あえて目標周波数ftgtと周波数が異なる固有周波数f0のSAW発振器11を用いることで、安価なBPF18を使用でき、又はBPF18を省略することができる。
 しかしながら、第1実施形態に係る発振装置10は、目標周波数ftgtを可変可能なローカル発振器として使用することもできる。発振器から出力される信号の周波数と固有周波数との間の誤差を補正しなくてもよい場合、例えばそれほど高いスペクトル純度の発振信号が要求されない場合であれば、第1実施形態に係る発振装置10の構成は簡略化されてもよい。
 図19は、第5実施形態に係る発振装置910の構成を示すブロック図である。第5実施形態に係る発振装置910は、発振周波数が制御不可である発振器911と二次信号発生部920とを有する。ここでは、発振周波数が制御不可である発振器911はSAW発振器とする。SAW発振器911は一次信号を出力する。二次信号発生部920は、SAW発振器911から出力された一次信号から二次信号を発生する。二次信号の周波数は、一次信号のそれとは異なる。
 二次信号発生部920は、チャンネル信号出力部914と信号合成部916とを有する。チャンネル信号出力部914は、周波数の異なる複数のチャンネル信号を選択的に出力する。チャンネル信号出力部914は、第1実施形態の補正信号発生部14と同様の構成を備える。すなわち、チャンネル信号出力部914は、CPU等のシステムから指示されたチャンネルに応じた周波数とSAW発振器911の固有周波数との間の周波数差を示すデジタルチャンネル信号を生成し、生成したデジタルチャンネル信号をアナログチャンネル信号に変換する。信号合成部916は、SAW発振器911から出力された一次信号とチャンネル信号出力部914から出力されたアナログチャンネル信号とを合成し、二次信号を発生する。信号合成部916により発生された二次信号の周波数は、システムから指示されたチャンネルに対応する周波数を有する。
 以上説明した第5実施形態に係る発振装置910により、発振周波数が制御不可であった発振器、例えばSAW発振器から出力される信号の周波数を意図した周波数にシフトすることができる。
 なお、第1実施形態において、スペクトル純度の高い信号を出力するSAW発振器11の特性を活かすために、シフト周波数fsは固有周波数f0の5%以内が理想的である。目標周波数ftgtがSAW発振器11の固有周波数f0の2倍、3倍・・であるとき、シフト周波数fsが固有周波数f0の5%よりも大きく、補正信号が支配的になると、発振装置10から最終的に出力される信号のスペクトル純度が、SAW発振器11から出力された信号のスペクトル純度に比べて大きく低下してしまう。しかしながら、目標周波数ftgtが固有周波数f0に対して大きく離間している場合であっても、SAW発振器11を含めたSAW発振ユニットを以下のように構成することで、SAW発振器11の特性を大きく劣化させることなく、かつ安定した周波数の出力信号を出力する発振装置10を提供することができる。
 なお、ここでは、発振装置10内における初期的な発振信号を発生する発生源はSAW発振器11であったが、SAW発振器11だけでは目標の高周波数帯の信号を得られないとき、発振装置10を高い周波数帯の発振信号を発生する装置として動作させるために、SAW発振器11と他の要素とを組み合わせてもよい。
 図20、図21、図22は、第1実施形態に係る発振装置の第1、第2、第3変形例をそれぞれ示すブロック図である。もちろん、図20、図21,図22の構成は、他の実施形態に対してもそれぞれ適用することができる。
 図20に示すように、SAW発振器11は、その後段に配置される逓倍器51とともに単一のSAW発振ユニットを構成する。逓倍器51は、SAW発振器11の出力信号の周波数を所定の逓倍数で逓倍する。例えば、固有周波数f0が1GHzのSAW発振器51と、逓倍数が10の逓倍器51とを使用することで、SAW発振ユニットは、固有周波数が10GHzの発振器として動作させることができる。しかしながら、SAW発振器11の出力信号に含まれる誤差周波数も逓倍器51により逓倍されてしまう。逓倍器51の出力信号を二次信号発生部20に入力する構成とすることで、二次信号発生部20は、逓倍器51の出力信号に基づいて、逓倍された誤差周波数を検出し、逓倍された誤差周波数を補正した発振信号を出力することができる。
 逓倍器51は、SAW発振器11の出力信号の周波数を所定の逓倍数で逓倍するために、その逓倍数に従って、SAW発振器11の出力信号同士を乗算する。したがって、SAW発振器11の後段に逓倍器51を配置しても、逓倍器51の出力信号のスペクトル純度は、SAW発振器11の出力信号の優れたスペクトル純度と同等に高い。逓倍器51の出力信号には、所望周波数の信号成分の他に、SAW発振器11の出力信号の周波数を整数倍した周波数のスプリアスが発生してしまうが、これらのスプリアスは、所望周波数に対して離間しており、BPF18により除去することが容易である。図20に示す構成によれば、SAW発振ユニットは、出力信号のスペクトル純度を、SAW発振器11の出力信号のスペクトル純度に比べて劣化させることなく、SAW発振器11単体だけでは得ることができない高い周波数帯の信号を発生することができる。
 図21に示すように、SAW発振器11は、その後段に配置されるVCO52とともに単一のSAW発振ユニットを構成する。SAW発振器11には、目標周波数ftgtを整数で除算した固有周波数f0で発振するものが用いられる。VCO52は、目標周波数ftgtで共振するように制御される。VCO52は、SAW発振器11と注入同期するように配置される。具体的には、VCO52は、SAW発振器11が実装された基板上に実装されるか、VCO52の配線の一部がSAW発振器11の出力端子に接続されるか、又はVCO52はSAW発振器11と電磁結合する位置に配置される。
 これにより、VCO52にSAW発振器11の出力信号が注入され、VCO52の出力信号がSAW発振器11の出力信号の周波数の整数倍である目標周波数に引き込まれる。その結果、VCOの出力信号のスペクトル純度は、SAW発振器の出力信号の優れたスペクトル純度に準拠される。SAW発振器11はVCO52に比べてQ値が高いので、SAW発振器11はVCO52に影響されない。例えば、目標周波数ftgtが10GHzであれば、1GHzで共振するSAW発振器11と10GHzで共振するように調整されたVCO52とが組み合わされる。これにより、SAW発振ユニットを固有周波数が10GHzであって、高いスペクトル純度の発振信号を出力する発振器として動作させることができる。当然、SAW発振器11の出力信号の周波数が公称周波数に対してズレていれば、SAW発振ユニットの出力信号の周波数も、目標周波数に対してズレる。SAW発振ユニットの出力信号の周波数は、SAW発振器11の出力信号の誤差周波数を整数倍した周波数分、目標周波数に対してズレる。しかし、SAW発振ユニットの出力信号を二次信号発生部20に入力する構成とすることで、二次信号発生部20は、SAW発振ユニットの出力信号に基づいて、整数倍された誤差周波数を検出し、SAW発振ユニットの出力信号の周波数を補正することができる。
 もちろん、既に説明したように、SAW発振ユニットの出力信号の誤差補正だけではなく、SAW発振ユニットの出力信号の周波数を周波数シフトすることもできる。したがって、目標周波数ftgtが10.1GHzであっても、固有周波数f0が1GHzのSAW発振器11と10GHzで共振するように制御されたVCO52とを組み合わせて使用することができる。
 このように、注入同期を積極的に活用することで、VCO52とSAW発振器11との両方の特性を備えるSAW発振ユニットを構成することができる。例えば、VCO52から出力される信号のスペクトル純度(位相雑音特性)は、SAW発振器11から出力される信号のスペクトル純度(位相雑音特性)に依存する。図21に示すSAW発振ユニットは、PLL回路に比べて構成がシンプルであり、位相雑音を劣化させる要因となる位相比較器等が不要となる。さらにループ帯域も数十メガヘルツと広くとることができ、VCOの位相雑音をSAW発振器の優れた位相雑音に準拠させることができる。図21に示す構成によれば、SAW発振ユニットは、出力信号のスペクトル純度を、SAW発振器11の出力信号のスペクトル純度に比べて劣化させることなく、SAW発振器11単体だけでは得ることができない高い周波数帯の信号を発生することができる。
 図22に示すように、第1実施形態の第3変形例において、SAW発振器11は、位相比較器53、ループフィルタ54、VCO55及び分周器56とともにSAW発振ユニットを構成する。SAW発振ユニットは、SAW発振器11を基準信号の発生源としたPLL発振回路である。SAW発振器11の基準信号とVCO55から出力され分周器56で分周された信号とが位相比較器53に入力され、これらの周波数差に応じたパルス信号がループフィルタ54に入力される。位相比較器53から出力されたパルス信号は、ループフィルタ54で直流電圧に変換され、VCO55に制御電圧として入力される。VCO55は入力された制御電圧に応じた周波数の信号を出力する。例えば、目標周波数ftgtが10GHz、SAW発振器11の固有周波数f0が1GHzであれば、分周比が(1/10)の分周器56を用いることで、SAW発振ユニットを固有周波数10GHzの発振器として動作させることができる。この場合、SAW発振器11の出力信号に含まれる誤差周波数は10倍される。しかし、VCO55の出力信号を二次信号発生部20に入力する構成とすることで、二次信号発生部20は、VCO55の出力信号に基づいて、10倍された誤差周波数を検出し、検出した10倍された誤差周波数を補正することができる。もちろん、SAW発振ユニットの固有周波数f0を目標周波数ftgtに対して僅かにシフトさせ、その僅かなシフト分を二次信号発生部20に補正させることもできる。
 PLL回路を構成する、分周器56、ループフィルタ54及び位相比較器53は位相雑音の劣化要因となり得る。しかし、基準信号の発生源として高い周波数で共振するSAW発振器11を用いることで、分周器56の分周比を小さくするとともに、ループフィルタ54のループ帯域を広くすることができる。その結果、SAW発振ユニットは、SAW発振器11よりも低い周波数で共振する水晶発振器を用いたPLL回路に比べて位相雑音の劣化要因となる位相比較器53、ループフィルタ54、分周器56のそれぞれの影響を抑制する。図22に示す構成によれば、SAW発振ユニットは、出力信号のスペクトル純度を、SAW発振器11の出力信号のスペクトル純度に比べて劣化させることなく、SAW発振器11単体だけでは得ることができない高い周波数帯の信号を発生することができる。
 本実施形態に係る発振装置10において、ADC121はアンダーサンプリング方式により一次信号をデジタル信号に変換する。しかしながら、ADC121がナイキスト・サンプリング方式で一次信号をデジタル信号に変換できるように発振装置10を構成してもよい。図23は、第1実施形態に係る発振装置の第4変形例を示すブロック図である。
 図23に示すように、発振装置10は発振器57と、第3乗算器58とを備える。発振器57は、ダウンコンバート用の信号を発生する第3乗算器58は、ADC121の前段に配置され、一次信号をダウンコンバートするために、、一次信号に対してダウンコンバート用信号を乗算する。第3乗算器58により低い周波数帯にダウンコンバートされた一次信号はADC121に入力される。
 ADC121以降のデジタル信号処理は、誤差周波数を検出するために行われる。一次信号のスペクトル純度が高いため、誤差周波数検出部12は直流成分も含めた全帯域を対象にデジタル信号処理を行うわけではなく、ダウンコンバート後の一次信号の中心周波数に近い周波数成分のみに対して処理を行う。したがって、ダウンコンバート用信号は、中心周波数から離れた周波数において雑音が多くても支障がない。すなわち、ダウンコンバート用信号には高いスペクトル純度は要求されない。したがって、発振器57には、PLL回路等の任意の発振器を適用することができる。
 本実施形態に係る発振装置10において、一次信号の周波数は数GHz~数十GHzに及ぶことが想定される。図2の発振装置10において、周波数10GHzの一次信号をナイキスト・サンプリング方式でアナログ-デジタル変換しようとすれば、ADC121には少なくとも20GHzの高い処理性能が求められる。一方、図23の発振装置10において、一次信号の周波数が10GHzであっても、周波数が9.9GHzのダウンコンバート用信号で一次信号を周波数が100MHzの信号にダウンコンバートすることで、ADC121は少なくとも200MHz程度の処理性能を備えるものであれば、ナイキスト・サンプリング方式で一次信号をデジタル信号に変換することができる。これにより、図2に示す構成に比べて、発振器57と乗算器58とが追加されるが、アパーチャタイムの優れたADCを使用する必要がなくなるため、コスト的に優位になるかもしれない。また、アンダーサンプリング方式では処理が困難である非周期性の信号や広い周波数帯域を有する信号を処理対象とする場合において、図23に示す構成は、図2に示す構成に比べて優位である。
 (第6実施形態) 
 図25は、第6実施形態に係る発振装置10の構成を示すブロック図である。図26は、図25の周波数シフト部80の構成を示すブロック図である。図27は、第1、第2分数分周器831,832に入力される信号と第1、第2分数分周器831,832各々から出力される信号との一例を示す図である。図28は、第1、第2分数分周器831,832各々から出力される信号の周波数スペクトルを示す図である。
 図2に示す発振装置10でも、発振装置10から最終的に出力される発振信号の周波数をシフトすることができるが、その周波数シフト範囲は、SAW発振器11の公称周波数の5%の範囲であった。例えば、SAW発振器11の公称周波数が1GHzであれば、周波数シフト範囲は±50MHz程度であった。第6実施形態に係る発振装置10は、第1実施形態に係る発振装置10に比べて、周波数シフト範囲が広い。以下、第6実施形態に係る発振装置10の構成を説明する。
 図25に示すように、SAW発振器11と信号合成部16との間に周波数シフト部80が配置される。周波数シフト部80は、SAW発振器11の出力信号の周波数f1を(N+2×(F/M))倍(変数N,変数F及び変数Mは、いずれも整数)する。変数Nは、周波数シフト部80の逓倍部の逓倍数(N)に対応する。変数F、変数Mは、周波数シフト部80の分周器の分数分周比(F/M)の分子、分母にそれぞれ対応する。逓倍数(N)、分数分周比(F/M)は、制御部90の制御に従って任意に設定される。なお、制御部90は、発振装置10が組み込まれたシステムなどの外部のシステム制御部からの指示に従って、逓倍部、分周部83及び誤差周波数検出部12を制御する。逓倍数(N)、分数分周比(F/M)に関する情報は、誤差周波数検出部12にも提供される。なお、誤差周波数検出部12は、分周部83の前段に配置された逓倍器85-2の逓倍数(2)に関する情報を保持する。もちろん、この情報も制御部90から提供されてもよい。
 誤差周波数検出部12は、SAW発振器11の出力信号に基づいて、誤差周波数feを検出し、検出した誤差周波数feと、制御部90から提供された逓倍数(N)及び分数分周比(F/M)とに基づいて、周波数シフト部80の出力信号に含まれる誤差成分を補正するために必要な周波数(fe×(N+2×(F/M)))を計算する。補正信号発生部14は、誤差周波数検出部12により計算された周波数(fe×(N+2×(F/M)))のアナログ補正信号を発生する。信号合成部16は、周波数シフト部80の出力信号の周波数((f0+fe)×((N+2×(F/M))))を周波数(f0×(N+2×(F/M)))に変換するために、周波数シフト部80の出力信号に補正信号発生部14により発生されたアナログ補正信号を合成する。これにより、周波数シフト部80の出力信号に含まれる誤差成分(fe×(N+2×(F/M)))は、信号合成部16による信号合成処理によりキャンセルされ、発振装置10から最終的に出力される発振信号の周波数は(f0×(N+2×(F/M)))を示す。BPF18は、信号合成部16の出力信号に含まれる所望信号成分以外のスプリアスを除去する。つまり、発振装置10から最終的に出力される発振信号は、SAW発振器11が起因となる誤差成分の影響を受けない。
 図26に示すように、周波数シフト部80は、制御部90の制御に従って設定された逓倍数(N)でSAW発振器11の出力信号の周波数(f1)を逓倍する逓倍部と、制御部90の制御に従って設定された分数分周比(F/M)でSAW発振器11の出力信号又は逓倍部の出力信号を分周する分周部83と、SAW発振器11の出力信号の周波数をシフトするために逓倍部の出力信号に分周部83の出力信号を合成する信号合成部82とを有する。
 逓倍部は、複数の逓倍器85(2逓倍器85-2、・・・・、N逓倍器85-n)と選択部81とからなる。選択部81は、外部の制御信号によって信号合成部82に接続される逓倍器を切り替える電子スイッチにより構成される。選択部81は、制御部90からの逓倍数(N)を表す制御信号に従って、複数の逓倍器85のうち一の逓倍器を選択的に信号合成部82に接続する。
 分周器83は、第1、第2分数分周器831,832からなる。第1、第2分数分周器831,832は、逓倍数(2)の2逓倍器85-2の後段に並列に配置される。第1、第2分数分周器831,832は、2逓倍器85-2の出力信号の周波数を、所定の分数分周比(F/M)で分周する。また、第1、第2分数分周器831,832は、制御部90の制御に従って、互いに位相が略90度異なる信号を出力する。分数分周比(F/M)は、制御部90の制御に従って設定される。分数分周比(F/M)は、変数Fが変数Mより小さく、且つ分数分周比(F/M)が(1/4)より小さくなる範囲で設定される。これは、第1、第2分数分周器831,832のそれぞれの出力信号の位相差を略90度確保する必要であるためである。
 変数Mが大きいほど、周波数シフト部80の出力信号の周波数分解能を向上させることができ、発振装置10から最終的に出力される信号の周波数を細かいピッチで調整することができる。一方で、第1、第2分数分周器831,832は、2逓倍器85-2の出力信号の周波数を変数Mで除算した周波数の整数倍のスプリアスを発生する。したがって、変数Mが大きいほど、第1、第2分数分周器831,832の出力信号に含まれるスプリアスが所望周波数に接近する。所望周波数にスプリアスが接近しすぎていると、BPF18によるスプリアスの除去が困難となるか、又はBPF18の性能を向上せざるを得ない。そのため、変数Mは、第1、第2分数分周器831,832に入力される信号の周波数に応じて、その上限値が決められる。例えば、第1、第2分数分周器831,832に入力される信号の周波数が2GHzであれば、スプリアスが発生する周波数間隔が数10MHz以上となるように、変数Mの上限値は100程度まで許容される。
 例えば、分数分周比(F/M)が(2/9)に設定されているとする。第1、第2分数分周器831,832には、2逓倍器85-2の出力信号(図27(a)に示す信号)が入力される。第1、第2分数分周器は、2逓倍器85-2の出力信号の周波数を分数分周比(2/9)で分周する。その結果、第1分数分周器831は、図27の(b)に示す波形を出力する。第2分数分周器832は、図27の(c)に示す波形を出力する。第1、第2分数分周器831,832の出力信号の2周期は2逓倍器85-2の出力信号の9周期に対応する。2逓倍器85-2の出力信号の1周期は、第1、第2分数分周器831,832の出力信号の位相80度に対応する。第2分数分周器832は、制御部90の制御に従って、第1分数分周器831の出力信号に対して、2逓倍器85-2の出力信号の1周期分、つまり位相80度遅延された信号を出力する。図28に示すように、第1、第2分数分周器831,832の出力信号には、所望周波数(f1×2×(2/9))の信号成分と、周波数(f1×2×(1/9))の整数倍のスプリアス成分とが含まれる。このスプリアス成分はBPF18で除去することができる。
 信号合成部82は、逓倍部の出力信号に分周器83の出力信号を合成する。信号合成部82の出力信号は後段の信号合成部16に入力される。信号合成部82は、直交変調器により構成され、乗算器823,825と、加算器827とを有する。信号合成部82は、既に説明した信号合成部16と同様に動作する。
 信号合成部16は、信号合成部82の出力信号に補正信号発生部14の出力信号を合成する。その結果、信号合成部82の出力信号に含まれる誤差成分は、補正信号発生部14の出力信号によりキャンセルされ、信号合成部16の出力信号は、SAW発振器11が起因となる誤差周波数の影響を受けない。
 図26に示すように、信号合成部82がn逓倍器85-nに接続され、分周器83が2逓倍器85-2に接続され、分周器83の分数分周比(F/M)が(2/9)に設定されているとする。
 この場合、n逓倍器85-nの出力信号の周波数は((f0+fe)×n)で表される。分周器83の出力信号の周波数は(f0+fe)×(2×(2/9))で表される。すなわち、信号合成部82の出力信号の周波数は、((f0+fe)×(n+(4/9)))を示す。誤差周波数検出部12は、誤差周波数fe、逓倍数(n)及び分数分周比(2/9)に基づいて、シフト周波数(fe×(n+2×(2/9)))を計算する。補正信号発生部14の出力信号の周波数は(fe×(n+(4/9)))を示す。信号合成部16において、信号合成部82の出力信号に補正信号発生部14の出力信号が合成される。その結果、信号合成部82の出力信号に含まれる誤差周波数(fe)に関連する誤差成分がキャンセルされ、信号合成部16の出力信号の周波数は(f0×(n+(4/9)))を示す。
 以上説明した第6実施形態に係る発振装置10によれば、SAW発振器11の出力信号の周波数(f1)を(N+2×(F/M))倍することができる。 
 変数Nは整数であって、信号合成部82に接続される逓倍器の逓倍数に対応する。したがって、逓倍数の異なる複数の逓倍器を用意し、制御部90の制御に従って、複数の逓倍器のうち一の逓倍器を選択的に信号合成部82に接続する構成とすることで、最終的に発振装置10から出力される信号の周波数を、SAW発振器11の出力信号の周波数を整数倍した周波数にシフトすることができる。当然、逓倍部の周波数逓倍処理によるシフト範囲は、多数の逓倍器を用いる程、拡大することができる。
 変数F、変数Mは、第1、第2分数分周器831,832に対して設定された分数分周比(F/M)の分子、分母にそれぞれ対応する。分数分周比(F/M)を(1/4)未満にするという制約があるものの、前段の2逓倍器85-2と合わせて、逓倍部の出力信号の周波数を、SAW発振器11の出力信号の周波数の最大(1/2)倍した周波数分、高い周波数にシフトすることができる。もちろん、第1、第2分数分周器831,832を制御し、これらの出力信号の位相を変化させることで、逓倍部の出力信号の周波数を、SAW発振器11の出力信号の周波数の最大(1/2)倍した周波数分、低い周波数にシフトすることができる。すなわち、分数分周比(F/M)と出力信号の位相とを制御することで、SAW発振器11の出力信号の周波数を、SAW発振器11の出力信号の周波数(f1)の(-1/2)倍した周波数とSAW発振器11の出力信号の周波数(f1)を(+1/2)倍した周波数との間の範囲で、細かく周波数シフトすることができる。
 逓倍部は、SAW発振器11の出力信号の周波数を整数倍することしかできないため、最終的に発振装置10から出力される信号の周波数の可変幅を拡大することができるが、細かい可変ピッチで周波数シフトすることができない。一方、分周部83は、SAW発振器11の出力信号の周波数を所定の分数分周比で分周することしかできないため、逓倍部の出力信号の周波数を細かい可変ピッチで周波数シフトすることができるが、周波数シフトの可変幅の拡大には大きく寄与しない。周波数の可変幅を拡大するための逓倍部と、周波数の可変ピッチの細かくするための分周部83とを組み合わせた構成とすることで、発振装置10から最終的に出力される発振信号の周波数シフトの可変幅の拡大と、その可変ピッチの微細化とを両立することができる。
 さらに、2逓倍器85-2の出力信号を分周部83に入力する構成とすることは、周波数シフト範囲内の周波数抜けを回避し、発振装置10から最終的に出力される発振信号の周波数を、周波数シフト範囲内の任意の周波数にシフトすることを実現する。もちろん、分周部83の前段の逓倍器を逓倍数が2よりも大きい逓倍器に変更することで、分周部83による周波数シフトの可変幅の拡大への寄与を向上することができる。一方で、周波数シフト範囲内における周波数シフトが可能な周波数の抜けを許容するのであれば、SAW発振器11の出力信号を分周部83に入力する構成としてもよい。さらに、逓倍器を選択的に分周部83に接続する構成にしてもよい。この場合、分周部83に接続された逓倍器の逓倍数に関する情報も、誤差周波数検出部12に提供される。これにより、補正信号の周波数を計算し、信号合成部82の出力信号の誤差成分をキャンセルすることができる。
 周波数シフト部80によって、SAW発振器11の出力信号の周波数に含まれる誤差周波数(fe)も(N+2×(F/M))倍されてしまうが、誤差周波数検出部12は、検出した誤差周波数(fe)と、制御部90から提供された逓倍数(N)及び分数分周比(F/M)とに基づいて、周波数シフト部80の出力信号に含まれる誤差成分をキャンセルするために必要なシフト周波数(fe×(N+2×(F/M))を計算することができる。信号合成部16における、周波数シフト部80の出力信号に補正信号発生部の出力信号を合成する処理により、周波数シフト部80の出力信号に含まれる誤差成分(fe×(N+2×(F/M))をキャンセルすることができる。こうして、発振装置10から最終的に出力される信号の周波数は(f0×(N+2×(F/M)))で表される。つまり、SAW発振器11の温度変化等が起因となる誤差周波数(fe)の影響を受けないため、発振装置10から最終的に出力される信号を、周波数(f0×(N+2×(F/M)))で安定させることができる。
 このように、図2に示す発振装置10に周波数シフト部80を組み込むことで、発振装置10から出力される発振信号の周波数を可変することができる。発振装置10による周波数の可変の範囲は広く、且つその範囲において細かいピッチで周波数を可変することができる。もちろん、発振装置10から出力される発振信号のスペクトル純度が高く、周波数は安定している。
 本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…発振装置、11…SAW発振器、12…誤差周波数検出部、14…補正信号発生部、143…デジタル補正信号発生部、146,147…DAC、16…信号合成部、161…90度移相器、163,165…乗算器、167…加算器、18…BPF、80…周波数シフト部、81…選択部、82…信号合成部、821…90度移相器、823,825…乗算器、827…加算器、83…分周器、831,832…分数分周器、85…逓倍器。

 

Claims (5)

  1.  発振周波数が制御不可である発振器と、
     前記発振器の出力信号の周波数を所定の逓倍数で逓倍する逓倍器と、
     前記逓倍器の出力信号を所定の分周比で分周する分周器と、
     前記逓倍器の出力信号に前記分周器の出力信号を合成する第1信号合成部と、
     前記発振器の出力信号に基づいて、前記発振器の公称周波数に対する前記発振器の出力信号の周波数の誤差周波数を検出する誤差周波数検出部と、
     前記誤差周波数、前記逓倍数及び前記分周比に基づいて、補正信号を発生する補正信号発生部と、
     前記第1信号合成部の出力信号の周波数を補正するために、前記第1信号合成部の出力信号に前記補正信号を合成する第2信号合成部と、を具備する発振装置。
  2.  前記逓倍器と逓倍数の異なる他の逓倍器と、
     前記逓倍器と前記他の逓倍器とのいずれか一方を選択的に前記第1信号合成部に接続する選択部とをさらに備える請求項1記載の発振装置。
  3.  前記逓倍数が2である請求項1記載の発振装置。
  4. 前記分周器は分数分周器であることを特徴とする請求項1に記載の発振装置。
  5.  発振周波数が制御不可である発振器と、
     前記発振器の出力信号の周波数を逓倍する複数の逓倍器と、
     前記複数の逓倍器のうち一の逓倍器の出力信号を分周する分周器と、
     前記複数の逓倍器のうち他の逓倍器を選択的に前記第1信号合成部に接続する選択部と、
     前記他の逓倍器の出力信号に前記分周器の出力信号を合成する第1信号合成部と、
     前記発振器の出力信号に基づいて、前記発振器の公称周波数に対する前記発振器の出力信号の周波数の誤差周波数を検出する誤差周波数検出部と、
     前記誤差周波数、前記一の逓倍器の逓倍数、前記他の逓倍器の逓倍数、及び前記分周器の分周比に基づいて、補正信号を発生する補正信号発生部と、
     前記第1信号合成部の出力信号の周波数を補正するために、前記第1信号合成部の出力信号に前記補正信号を合成する第2信号合成部と、を具備する発振装置。
     

     
PCT/JP2018/016808 2017-07-07 2018-04-25 発振装置 WO2019008879A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-133908 2017-07-07
JP2017133908A JP2020167440A (ja) 2017-07-07 2017-07-07 発振装置

Publications (1)

Publication Number Publication Date
WO2019008879A1 true WO2019008879A1 (ja) 2019-01-10

Family

ID=64949914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016808 WO2019008879A1 (ja) 2017-07-07 2018-04-25 発振装置

Country Status (2)

Country Link
JP (1) JP2020167440A (ja)
WO (1) WO2019008879A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298459A (ja) * 1995-04-27 1996-11-12 Matsushita Electric Ind Co Ltd 周波数シンセサイザー装置
JP6124382B1 (ja) * 2016-08-13 2017-05-10 アール・エフ・アーキテクチャ株式会社 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置
WO2017110657A1 (ja) * 2015-12-24 2017-06-29 アール・エフ・アーキテクチャ株式会社 位相同期回路、rfフロントエンド回路、無線送受信回路、携帯型無線通信端末装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298459A (ja) * 1995-04-27 1996-11-12 Matsushita Electric Ind Co Ltd 周波数シンセサイザー装置
WO2017110657A1 (ja) * 2015-12-24 2017-06-29 アール・エフ・アーキテクチャ株式会社 位相同期回路、rfフロントエンド回路、無線送受信回路、携帯型無線通信端末装置
JP6124382B1 (ja) * 2016-08-13 2017-05-10 アール・エフ・アーキテクチャ株式会社 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置

Also Published As

Publication number Publication date
JP2020167440A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
JP5869043B2 (ja) 複数の同調ループを有する周波数シンセサイザ
US7809338B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
US7756487B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using pulse generation and selection
US7324789B2 (en) PLL frequency synthesizer architecture for low phase noise and reference spurs
US9041576B2 (en) Circuit and method
US20080056337A1 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation
EP2064814B1 (en) Digital polar radiofrequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device
WO2018034026A1 (ja) 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置
JP6652130B2 (ja) 無線アクセスシステム及びその制御方法
US8744380B2 (en) Unified frequency synthesizer for direct conversion receiver or transmitter
KR100646314B1 (ko) 다중 대역 rf 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법
US10063368B2 (en) Phase locked loop circuit, RF front-end circuit, wireless transmission/reception circuit, and mobile wireless communication terminal apparatus
US20090253398A1 (en) Modulation and upconversion techniques
WO2019008879A1 (ja) 発振装置
JP6709454B2 (ja) 位相同期回路、rfフロントエンド回路、無線送受信回路、携帯型無線通信端末装置
JP6327593B2 (ja) 無線送受信回路及び携帯型無線通信端末装置
JPWO2004002098A1 (ja) 無線通信装置
JP2010226272A (ja) Rfタグリーダ回路
JP2018125868A (ja) 発振装置
TWI650948B (zh) 使用鎖相迴路之頻率合成
KR20020000895A (ko) 통신 시스템
JP2021073750A (ja) 発振装置
JPWO2007102300A1 (ja) 周波数シンセサイザ
JP2006270873A (ja) 周波数生成装置、およびこれを利用した送信装置、受信装置
JP2005151477A (ja) 送信装置及びそれに用いるデジタル直交変調回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18828280

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 09/07/2020)

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 18828280

Country of ref document: EP

Kind code of ref document: A1