CN104467836A - 一种时钟信号发生方法及系统 - Google Patents
一种时钟信号发生方法及系统 Download PDFInfo
- Publication number
- CN104467836A CN104467836A CN201410629710.0A CN201410629710A CN104467836A CN 104467836 A CN104467836 A CN 104467836A CN 201410629710 A CN201410629710 A CN 201410629710A CN 104467836 A CN104467836 A CN 104467836A
- Authority
- CN
- China
- Prior art keywords
- harmonic
- clock signal
- control word
- amplitude
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种时钟信号发生方法及系统,该方法包括,生成初始时钟信号,并通过对初始时钟信号的分析得到预设个数的谐波的谐波次数、谐波幅值以及谐波相位,然后预设个数的谐波信号发生器对应接收上位机发送的谐波频率控制字以及谐波相位偏移控制字,对应生成每一路初始谐波时钟信号;预设个数的谐波幅度控制器对应接收上位机发送的谐波幅值控制字,对初始谐波时钟信号进行幅度调整,对应生成每一路的谐波时钟信号,使得各路谐波时钟信号与离散时钟信号各路谐波的频率、幅值均相同,并且相位相差180度,通过幅度值相消,达到了消除谐波的目的,有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高了DDS输出时钟信号的频谱纯度。
Description
技术领域
本发明涉及数字信号处理领域,特别是涉及一种时钟信号发生方法及系统。
背景技术
DDS(Direct Digital Synthesizer,即直接数字合成技术)作为一种新型的频率合成技术,正在以其频率切换时间短、频率分辨率高、相位变换连续、低相位噪声、低漂移以及频带范围宽等优点被越来越多的应用于雷达、通信、电子对抗等电子系统中。但是在频率合成过程中,数模转换器DAC(Digital toAnalog Converter,即数/模转换器)的非线性特性导致其输出信号中含有基波频率的谐波分量,这些谐波分量会在镜像中再现,可能会扩展到第一奈奎斯特带频率区,也就导致这些镜像可能会出现在滤波器通带以内,直接影响DDS输出时钟信号的抖动性能,加剧了输出信号的时钟抖动。
为解决上述问题,现有技术公开了一种基于FPGA(Field-ProgrammableGate Array,即现场可编程门阵列)的DDS任意波形信号发生器,该技术采用相位扰动技术使得频谱优化,具有兼容性、通用性强、控制操作简便等优点。但其不足之处在于,对于DAC的非线性导致其输出信号中含有基波频率的谐波分量,即落在第一奈奎斯特带频率的谐波分量或者镜像分量,没有得到有效地抑制,DDS输出时钟信号的频谱纯度低。
因此,如何有效抑制DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高DDS输出时钟信号的频谱纯度是本领域技术人员目前需要解决的技术问题。
发明内容
本发明的目的是提供一种时钟信号发生方法,有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高了DDS输出时钟信号的频谱纯度;本发明的另一目的是提供一种时钟信号发生系统。
为解决上述技术问题,本发明提供了一种时钟信号发生方法,该方法包括:
步骤A:直接频率合成DDS时钟信号发生器接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号,生成离散时钟信号;
步骤B:所述离散时钟信号经过数模转换器DAC进行数模转换,低通滤波后得到初始时钟信号;
步骤C:信号分析器分析所述初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
步骤D:所述上位机获取所述谐波次数、所述谐波幅值以及所述谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,所述谐波频率控制字对应的谐波次数与所述谐波次数相同,所述谐波幅值控制字对应的谐波幅值与所述谐波幅值相同,所述谐波相位偏移控制字对应的相位与所述谐波的相位的差值为180度;
步骤E:预设个数的谐波信号发生器分别接收所述上位机发送的,与其对应的所述谐波频率控制字以及所述谐波相位偏移控制字,并依据所述谐波频率控制字以及所述谐波相位偏移控制字生成每一路初始谐波时钟信号;
步骤F:预设个数的谐波幅度控制器分别接收所述上位机发送的,与其对应的所述谐波幅值控制字,依据所述谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
步骤G:将所述离散时钟信号与各路所述谐波时钟信号进行合成,得到目的时钟信号;
步骤H:当所述抑制谐波使能信号有效时,将所述目的时钟信号输出。
优选的,步骤A中,所述DDS时钟信号发生器生成所述初始时钟信号的过程具体包括:
步骤A1:DDS时钟信号发生器在时钟脉冲的控制下以所述频率控制字为步进进行累加,得到初始相位值;
步骤A2:所述初始相位值与所述相位偏移控制字相加得到最终相位值;
步骤A3:所述最终相位值经过相位幅度转换后得到离散时钟信号。
优选的,步骤A1中的所述初始相位值为所述频率控制字与上一时钟脉冲作用后产生的初始相位值的和。
优选的,步骤A2具体包括:
截取所述初始相位值的高19位和14位的所述相位偏移控制字相加得到所述最终相位值。
优选的,步骤D中所述谐波频率控制字为所述频率控制字与所述谐波次数的乘积;
步骤F中所述谐波时钟信号的幅值为所述初始谐波时钟信号的幅值与所述谐波幅值控制字的乘积。
优选的,步骤G具体包括:
将所述离散时钟信号的幅值与各路所述谐波时钟信号的幅值进行合成,得到16位幅值的目的时钟信号。
优选的,步骤H还包括:
当所述抑制谐波使能信号无效时,将所述离散时钟信号输出。
优选的,还包括:
对所述目的时钟信号进行数模转换、低通滤波及限幅处理。
为解决上述技术方案,本发明还提供了一种时钟信号发生系统,该系统包括:
DDS时钟信号发生器,用于接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号,生成离散时钟信号;
信号处理模块,用于所述离散时钟信号经过数模转换器DAC进行数模转换,低通滤波后得到初始时钟信号;
信号分析器,用于分析所述初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
上位机,用于获取所述谐波次数、所述谐波幅值以及所述谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,所述谐波频率控制字对应的谐波次数与所述谐波次数相同,所述谐波幅值控制字对应的谐波幅值与所述谐波幅值相同,所述谐波相位偏移控制字对应的相位与所述谐波的相位的差值为180度;
预设个数的谐波信号发生器,用于分别接收所述上位机发送的,与其对应的所述谐波频率控制字以及所述谐波相位偏移控制字,并依据所述谐波频率控制字以及所述谐波相位偏移控制字生成每一路初始谐波时钟信号;
预设个数的谐波幅度控制器,用于分别接收所述上位机发送的,与其对应的所述谐波幅值控制字,依据所述谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
信号合成器,用于将所述离散时钟信号与各路所述谐波时钟信号进行合成;
信号选择器,用于当所述抑制谐波使能信号有效时,将所述目的时钟信号输出。
优选的,所述信号分析器为频谱仪。
本发明提供了一种抑制DDS特定谐波的时钟信号发生方法。本发明首先生成初始时钟信号,并通过对初始时钟信号的分析得到预设个数的谐波的谐波次数、谐波幅值以及谐波相位,然后预设个数的谐波信号发生器对应接收上位机发送的谐波频率控制字以及谐波相位偏移控制字,对应生成每一路初始谐波时钟信号;预设个数的谐波幅度控制器对应接收上位机发送的谐波幅值控制字,对初始谐波时钟信号进行幅度调整,对应生成每一路的谐波时钟信号,使得各路谐波时钟信号与离散时钟信号的频率、幅值均相同,并且相位相差180度,通过幅度值相消,达到了消除谐波的目的,有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高了DDS输出时钟信号的频谱纯度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种时钟信号发生方法的过程的流程图;
图2为本发明实施例提供的另一种时钟信号发生方法的过程的流程图;
图3为本发明提供的一种时钟信号发生系统的结构示意图。
具体实施方式
本发明的核心是提供一种时钟信号发生方法,有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高了DDS输出时钟信号的频谱纯度;本发明的另一核心是提供一种时钟信号发生系统。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
请参照图1,图1为本发明实施例提供的一种时钟信号发生方法的过程的流程图,该方法包括:
步骤s101:直接频率合成DDS时钟信号发生器接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号,生成离散时钟信号;
可以理解的是,上位机的参数控制模块首先配置生成频率控制字、相位偏移控制字以及抑制谐波使能信号,并将其传送至直接频率合成DDS时钟信号发生器,DDS时钟信号发生器依据频率控制字和相位偏移控制字在基准时钟信号的作用下,生成离散时钟信号。
步骤s102:离散时钟信号经过数模转换器DAC进行数模转换,低通滤波后得到初始时钟信号;
可以理解的是,将离散时钟信号送至数模转换器DAC进行数模转换,将数字量的的波形幅值转换成所要求的模拟量形式时钟信号,然后再将模拟量形式时钟信号送至重构滤波器,滤除掉高频成分,得到光滑的初始时钟信号。
值得注意的是,这里的重构滤波器通过低通滤波器来实现。
步骤s103:信号分析器分析初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
可以理解的是,利用信号分析器分析输出的初始时钟信号,按照幅值的大小,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位。
值得注意的是,这里的信号分析器可以是频谱仪,但并不仅限于频谱仪,能够完成此技术效果的信号分析器均在本发明的保护范围之内。
步骤s104:上位机获取谐波次数、谐波幅值以及谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,谐波频率控制字对应的谐波次数与谐波次数相同,谐波幅值控制字对应的谐波幅值与谐波幅值相同,谐波相位偏移控制字对应的相位与谐波的相位的差值为180度;
可以理解的是,上位机获取信号分析器分析出的幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位,并依据此生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字。
值得注意的是,这里的谐波频率控制字为频率控制字与谐波次数的乘积。
步骤s105:预设个数的谐波信号发生器分别接收上位机发送的,与其对应的谐波频率控制字以及谐波相位偏移控制字,并依据谐波频率控制字以及谐波相位偏移控制字生成每一路初始谐波时钟信号;
可以理解的是,这里的谐波信号发生器的数量与上一步骤中的预设个数的谐波的数量是相同的,上位机将生成的谐波频率控制字以及谐波相位偏移控制字对应发送给谐波信号发生器,谐波信号发生器依据此在基准时钟信号的作用下,生成每一路初始谐波时钟信号。此时初始谐波时钟信号的谐波次数与与其对应的谐波的次数相同,初始谐波时钟信号的相位与与其对应的谐波的相位的差值为180度。
步骤s106:预设个数的谐波幅度控制器分别接收上位机发送的,与其对应的谐波幅值控制字,依据谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
可以理解的是,这里的谐波幅度控制器的数量与上一步骤中的预设个数的谐波信号发生器的数量是相同的,上位机将生成的谐波幅度控制字对应的发送给谐波幅度控制器,谐波幅度控制器依据谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,最终使得生成的每一路谐波时钟信号的幅值与与其对应的谐波的幅值相同。
值得注意的是,这里的谐波时钟信号的幅值为初始谐波时钟信号的幅值与谐波次数的乘积。
步骤s107:将离散时钟信号与各路谐波时钟信号进行合成,得到目的时钟信号;
可以理解的是,将离散时钟信号的幅值与各路谐波时钟信号的幅值进行合成,得到16位幅值的目的时钟信号,并将目的时钟信号传送至信号选择器。
步骤s108:当抑制谐波使能信号有效时,信号选择器将目的时钟信号输出。
可以理解的是,信号选择器对抑制谐波使能信号是否有效作出判断,当抑制谐波使能信号有效时,将目的时钟信号输出。
本发明实施例提供了一种抑制DDS特定谐波的时钟信号发生方法。与现有技术相比,本发明通过预设个数的谐波信号发生器生成谐波时钟信号,并调节谐波时钟信号的相位,使得谐波时钟信号的相位与离散时钟信号的相位相差180度,再通过调节谐波时钟信号的谐波幅值,并将谐波时钟信号的谐波幅值与DDS时钟信号发生器产生的离散时钟信号的幅值进行合成,通过幅度值相消,达到了消除谐波的目的,有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高了DDS输出时钟信号的频谱纯度。
实施例二
请参照图2,图2为本发明实施例提供了另一种时钟信号发生方法的过程的流程图,该方法包括:
步骤s201:直接频率合成DDS时钟信号发生器接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号;
可以理解的是,上位机的参数控制模块首先配置生成频率控制字、相位偏移控制字以及抑制谐波使能信号,并将其传送至直接频率合成DDS时钟信号发生器。
步骤s202:DDS时钟信号发生器在时钟脉冲的控制下以频率控制字为步进进行累加,得到初始相位值;
可以理解的是,每来一个基准时钟脉冲,DDS时钟信号发生器将以频率控制字为步进与上一基准时钟脉冲作用后得到的初始相位值进行累加,得到最新时钟脉冲作用后的初始相位值。以后,每来一个基准时钟脉冲,DDS时钟信号发生器就在初始相位值的基础上累加一个频率控制字。
步骤s203:初始相位值与相位偏移控制字相加得到最终相位值;
可以理解的是,每来一个基准时钟脉冲,就将上一步骤中得到的初始相位值与相位偏移控制字进行相加,得到最终相位值。
值得注意的是,本发明中采用截取初始相位值的高19位和14位的相位偏移控制字相加的方法,得到最终相位值。但也并不仅限于此种方法,能够实现此技术方案效果的最终相位值算法均在本发明的保护范围之内。
步骤s204:最终相位值经过相位幅度转换后得到离散时钟信号;
可以理解的是,此时的相位幅度转换利用波形存储器来实现,即把一个周期的时钟信号按相位分成4个区间: 利用时钟信号周期内的对称性,只需在RAM(Random Access Memory,即随机存取存储器)中存储的波形。
上一步骤已得到19位的最终相位值,其中,最终相位值的低17位形成RAM的地址,高2位用于识别不同的相位区间,以决定输入RAM地址的变化。通过将最终相位值作为波形存储器(ROM,Read-Only Memory,即只读存储器)的相位取样地址,这样就可以把存储在波形存储器中的波形抽样值经查找表查出,完成相位到幅度的转换,得到离散时钟信号。
步骤s205:离散时钟信号经过数模转换器DAC进行数模转换,低通滤波后得到初始时钟信号;
可以理解的是,将离散时钟信号送至数模转换器DAC进行数模转换,将数字量的的波形幅值转换成所要求的模拟量形式时钟信号,然后再将模拟量形式时钟信号送至重构滤波器,滤除掉高频成分,得到光滑的初始时钟信号。
值得注意的是,这里的重构滤波器通过低通滤波器来实现。
步骤s206:信号分析器分析初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
可以理解的是,利用信号分析器分析输出的初始时钟信号,按照幅值的大小,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位。
步骤s207:上位机获取谐波次数、谐波幅值以及谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,谐波频率控制字对应的谐波次数与谐波次数相同,谐波幅值控制字对应的谐波幅值与谐波幅值相同,谐波相位偏移控制字对应的相位与谐波的相位的差值为180度;
可以理解的是,上位机获取信号分析器分析出的幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位,并依据此生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字。
值得注意的是,这里的谐波频率控制字为频率控制字与谐波次数的乘积。
步骤s208:预设个数的谐波信号发生器分别接收上位机发送的,与其对应的谐波频率控制字以及谐波相位偏移控制字,并依据谐波频率控制字以及谐波相位偏移控制字生成每一路初始谐波时钟信号;
可以理解的是,这里的谐波信号发生器的数量与上一步骤中的预设个数的谐波的数量是相同的,上位机将生成的谐波频率控制字以及谐波相位偏移控制字对应发送给谐波信号发生器,谐波信号发生器依据此在基准时钟信号的作用下,生成每一路初始谐波时钟信号。此时初始谐波时钟信号的谐波次数与与其对应的谐波的次数相同,初始谐波时钟信号的相位与与其对应的谐波的相位的差值为180度。
步骤s209:预设个数的谐波幅度控制器分别接收上位机发送的,与其对应的谐波幅值控制字,依据谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
可以理解的是,这里的谐波幅度控制器的数量与上一步骤中的预设个数的谐波信号发生器的数量是相同的,上位机将生成的谐波幅度控制字对应的发送给谐波幅度控制器,谐波幅度控制器依据谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,最终使得生成的每一路谐波时钟信号的幅值与与其对应的谐波的幅值相同。
值得注意的是,这里的谐波时钟信号的幅值为初始谐波时钟信号的幅值与谐波次数的乘积;
步骤s210:将离散时钟信号的幅值与各路谐波时钟信号的幅值进行合成,得到16位幅值的目的时钟信号;
可以理解的是,信号合成器将离散时钟信号的幅值和各路谐波时钟信号的幅值进行合成,就会得到16位幅值的目的时钟信号,并将目的时钟信号传送至信号选择器。
步骤s211:当抑制谐波使能信号有效时,将目的时钟信号输出;
可以理解的是,信号选择器对抑制谐波使能信号是否有效进行判断,当抑制谐波使能信号有效时,信号选择器选择将目的时钟信号输出。
当抑制谐波使能信号无效时,信号选择器选择将离散时钟信号输出。
步骤s212:对目的时钟信号进行数模转换、低通滤波及限幅处理。
可以理解的是,信号选择器将目的时钟信号送至数模转换器DAC进行数模转换,将数字量的的波形幅值转换成所要求的模拟量形式时钟信号,然后再将模拟量形式时钟信号送至重构滤波器,滤除掉高频成分,得到光滑的初始时钟信号。重构滤波器再将初始时钟信号传送至限幅器,对其进行限幅,将目的时钟信号转换为方波时钟信号输出。
值得注意的是,这里的重构滤波器由低通滤波器来实现。
本发明实施例提供了一种抑制DDS特定谐波的时钟信号发生方法。本发明首先生成初始时钟信号,并通过对初始时钟信号的分析得到预设个数的谐波的谐波次数、谐波幅值以及谐波相位,然后预设个数的谐波信号发生器对应接收上位机发送的谐波频率控制字以及谐波相位偏移控制字,对应生成每一路初始谐波时钟信号;预设个数的谐波幅度控制器对应接收上位机发送的谐波幅值控制字,对初始谐波时钟信号进行幅度调整,对应生成每一路的谐波时钟信号,使得各路谐波时钟信号与离散时钟信号的频率、幅值均相同,并且相位相差180度,通过幅度值相消,达到了消除谐波的目的,有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量,提高了DDS输出时钟信号的频谱纯度。
与上述实施例相对应,本发明实施例还提供了一种时钟信号发生系统,请参照图3,图3提供了一种时钟信号发生系统的结构示意图,该系统包括DDS时钟信号发生器100、信号处理模块200、信号分析器300、上位机400、预设个数的谐波信号发生器500、预设个数的谐波幅度控制器600、信号合成器700以及信号选择器800,其中,
DDS时钟信号发生器100,用于接收上位机400发送的频率控制字、相位偏移控制字以及抑制谐波使能信号,生成离散时钟信号;
信号处理模块200,用于离散时钟信号经过数模转换器DAC201进行数模转换,低通滤波后得到初始时钟信号;
信号分析器300,用于分析初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
上位机400,用于获取谐波次数、谐波幅值以及谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,谐波频率控制字对应的谐波次数与谐波次数相同,谐波幅值控制字对应的谐波幅值与谐波幅值相同,谐波相位偏移控制字对应的相位与谐波的相位的差值为180度;
预设个数的谐波信号发生器500,用于分别接收上位机400发送的,与其对应的谐波频率控制字以及谐波相位偏移控制字,并依据谐波频率控制字以及谐波相位偏移控制字生成每一路初始谐波时钟信号;
预设个数的谐波幅度控制器600,用于分别接收上位机400发送的,与其对应的谐波幅值控制字,依据谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
信号合成器700,用于将离散时钟信号与各路谐波时钟信号进行合成。
信号选择器800,用于当抑制谐波使能信号有效时,将目的时钟信号输出。
进一步的,信号选择器800,还用于当抑制谐波使能信号无效时,将离散时钟信号输出。
可以理解的是,如图3所示,离散时钟信号也通过信号选择器输出至模数转换器DAC201,为了在该系统工作初期,信号分析器300能够分析到初始时钟信号,则在系统开始工作的时候,抑制谐波使能信号无效。
进一步的,DDS时钟信号发生器100具体包括相位累加器101、加法器102以及相位幅度转换器103,其中,
相位累加器101,用于在时钟脉冲的控制下以频率控制字为+步进进行累加,得到初始相位值;
可以理解的是,每来一个基准时钟脉冲,相位累加器101将以频率控制字为步进与上一脉冲作用后得到的初始相位值进行累加,得到最新时钟脉冲作用后的初始相位值。以后,每来一个基准时钟脉冲,相位累加器101就在初始相位值的基础上累加一个频率控制字。
加法器102,用于将初始相位值与相位偏移控制字相加得到最终相位值;
可以理解的是,每来一个基准时钟脉冲,加法器102就将上一步骤中得到的初始相位值与相位偏移控制字进行相加,得到最终相位值。
值得注意的是,本发明中采用截取初始相位值的高19位和14位的相位偏移控制字相加的方法,得到最终相位值。但也并不仅限于此种方法,能够实现此技术方案效果的最终相位值算法均在本发明的保护范围之内。
相位幅度转换器103,用于将最终相位值经过相位幅度转换后得到离散时钟信号。
可以理解的是,在这里,相位幅度转换器103可以通过波形存储器来实现,即把一个周期的时钟信号按相位分成4个区间: 利用时钟信号周期内的对称性,只需在RAM(Random Access Memory,即随机存取存储器)中存储的波形。
上一步骤已得到19位的最终相位值,其中,最终相位值的低17位形成RAM的地址,高2位用于识别不同的相位区间,以决定输入RAM地址的变化。通过将最终相位值作为波形存储器(ROM,Read-Only Memory,即只读存储器)的相位取样地址,这样就可以把存储在波形存储器中的波形抽样值经查找表查出,完成相位到幅度的转换,得到离散时钟信号。
进一步的,信号处理模块200具体包括数模转换器DAC201以及重构滤波器202,其中,
数模转换器DAC201,用于对离散时钟信号进行数模转换;
重构滤波器202,用于对经过数模转换后的时钟信号进行低通滤波。
可以理解的是,将离散时钟信号送至数模转换器DAC201进行数模转换,将数字量的的波形幅值转换成所要求的模拟量形式时钟信号,然后再将模拟量形式时钟信号送至重构滤波器202,滤除掉高频成分,得到光滑的初始时钟信号。
值得注意的是,这里的重构滤波器202通过低通滤波器来实现。
进一步的,信号处理模块200还包括:
限幅器203,用于对目的时钟信号进行限幅。
可以理解的是,将目的时钟信号传送至限幅器203,限幅器203对其进行限幅,将目的时钟信号转换为方波时钟信号输出。
进一步的,信号分析器300为频谱仪。
可以理解的是,当信号分析器为频谱仪时,本实施例中的信号分析器分析初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位的具体过程为,首先利用频谱仪分析输出的初始时钟信号,得到初始时钟信号中的幅值和谐波次数,按照幅值的大小,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值,然后将谐波次数和谐波幅值发送给上位机,这里以某一路谐波为例,上位机根据某一谐波次数和谐波幅值生成控制字,发送给该路谐波对应的谐波信号发生器,并同时向该谐波信号发生器发送预先设定的相位偏移控制字,使得生成的谐波频率及幅值与频谱仪分析出的该路谐波相同,但是相位不一定相同,并将其输出,当频谱仪再次检测到该路谐波时,则证明该路谐波并未被抑制,上位机则将上一次输出的相位控制字进行调整,直到频谱仪检测不到该路谐波,则证明本次上位机输出的相位与该路谐波的相位相差一百八十度,然后固定该相位值,将其与频率和幅值控制字一起发送,从而实现谐波发生器生成的谐波与该路谐波频率幅值相同,相位相差一百八十度。
更进一步的,还可以将频谱仪与能够直接分析得到谐波相位的设备或者电路相连,从而能够直接得到谐波的相位,省去了上位机调整的过程。
值得注意的是,这里的对信号进行频率和幅值分析的仪器并不仅限于频谱仪,能够完成此技术效果的信号分析器300均在本发明的保护范围之内。
对应上述时钟信号发生方法,每个模块执行的具体操作可以参考前述的方法实施例,在此不再赘述。
本实施例并不限定该时钟信号发生系统的各个功能由独立的硬件来实现,也可以通过现场可编程逻辑门阵列FPGA来实现。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种时钟信号发生方法,其特征在于,该方法包括:
步骤A:直接频率合成DDS时钟信号发生器接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号,生成离散时钟信号;
步骤B:所述离散时钟信号经过数模转换器DAC进行数模转换,低通滤波后得到初始时钟信号;
步骤C:信号分析器分析所述初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
步骤D:所述上位机获取所述谐波次数、所述谐波幅值以及所述谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,所述谐波频率控制字对应的谐波次数与所述谐波次数相同,所述谐波幅值控制字对应的谐波幅值与所述谐波幅值相同,所述谐波相位偏移控制字对应的相位与所述谐波的相位的差值为180度;
步骤E:预设个数的谐波信号发生器分别接收所述上位机发送的,与其对应的所述谐波频率控制字以及所述谐波相位偏移控制字,并依据所述谐波频率控制字以及所述谐波相位偏移控制字生成每一路初始谐波时钟信号;
步骤F:预设个数的谐波幅度控制器分别接收所述上位机发送的,与其对应的所述谐波幅值控制字,依据所述谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
步骤G:将所述离散时钟信号与各路所述谐波时钟信号进行合成,得到目的时钟信号;
步骤H:当所述抑制谐波使能信号有效时,将所述目的时钟信号输出。
2.如权利要求1所述的时钟信号发生方法,其特征在于,步骤A中,所述DDS时钟信号发生器生成所述初始时钟信号的过程具体包括:
步骤A1:DDS时钟信号发生器在时钟脉冲的控制下以所述频率控制字为步进进行累加,得到初始相位值;
步骤A2:所述初始相位值与所述相位偏移控制字相加得到最终相位值;
步骤A3:所述最终相位值经过相位幅度转换后得到离散时钟信号。
3.如权利要求2所述的时钟信号发生方法,其特征在于,步骤A1中的所述初始相位值为所述频率控制字与上一时钟脉冲作用后产生的初始相位值的和。
4.如权利要求3所述的时钟信号发生方法,其特征在于,步骤A2具体包括:
截取所述初始相位值的高19位和14位的所述相位偏移控制字相加得到所述最终相位值。
5.如权利要求4所述的时钟信号发生方法,其特征在于,步骤D中所述谐波频率控制字为所述频率控制字与所述谐波次数的乘积;
步骤F中所述谐波时钟信号的幅值为所述初始谐波时钟信号的幅值与所述谐波幅值控制字的乘积。
6.如权利要求5所述的时钟信号发生方法,其特征在于,步骤G具体包括:
将所述离散时钟信号的幅值与各路所述谐波时钟信号的幅值进行合成,得到16位幅值的目的时钟信号。
7.如权利要求6所述的时钟信号发生方法,其特征在于,步骤H还包括:
当所述抑制谐波使能信号无效时,将所述离散时钟信号输出。
8.如权利要求6所述的时钟信号发生方法,其特征在于,还包括:
对所述目的时钟信号进行数模转换、低通滤波及限幅处理。
9.一种时钟信号发生系统,其特征在于,该系统包括:
DDS时钟信号发生器,用于接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号,生成离散时钟信号;
信号处理模块,用于所述离散时钟信号经过数模转换器DAC进行数模转换,低通滤波后得到初始时钟信号;
信号分析器,用于分析所述初始时钟信号,确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位;
上位机,用于获取所述谐波次数、所述谐波幅值以及所述谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字,其中,所述谐波频率控制字对应的谐波次数与所述谐波次数相同,所述谐波幅值控制字对应的谐波幅值与所述谐波幅值相同,所述谐波相位偏移控制字对应的相位与所述谐波的相位的差值为180度;
预设个数的谐波信号发生器,用于分别接收所述上位机发送的,与其对应的所述谐波频率控制字以及所述谐波相位偏移控制字,并依据所述谐波频率控制字以及所述谐波相位偏移控制字生成每一路初始谐波时钟信号;
预设个数的谐波幅度控制器,用于分别接收所述上位机发送的,与其对应的所述谐波幅值控制字,依据所述谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整,生成每一路谐波时钟信号;
信号合成器,用于将所述离散时钟信号与各路所述谐波时钟信号进行合成;
信号选择器,用于当所述抑制谐波使能信号有效时,将所述目的时钟信号输出。
10.如权利要求9所述的时钟信号发生系统,其特征在于,所述信号分析器为频谱仪。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410629710.0A CN104467836B (zh) | 2014-11-10 | 2014-11-10 | 一种时钟信号发生方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410629710.0A CN104467836B (zh) | 2014-11-10 | 2014-11-10 | 一种时钟信号发生方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104467836A true CN104467836A (zh) | 2015-03-25 |
CN104467836B CN104467836B (zh) | 2017-12-08 |
Family
ID=52913306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410629710.0A Active CN104467836B (zh) | 2014-11-10 | 2014-11-10 | 一种时钟信号发生方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104467836B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112505747A (zh) * | 2020-12-22 | 2021-03-16 | 吉林大学 | 基于多信号发生器协同可控震源振动畸变抑制系统及方法 |
CN113311201A (zh) * | 2021-04-08 | 2021-08-27 | 深圳市鼎阳科技股份有限公司 | 一种用于信号发生器的校准方法及存储介质 |
CN116257730A (zh) * | 2023-05-08 | 2023-06-13 | 成都戎星科技有限公司 | 一种基于fpga实现频偏跟踪的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178613A (zh) * | 1995-03-16 | 1998-04-08 | 夸尔柯姆股份有限公司 | 带清除pll的直接数字合成器驱动pll频率合成器 |
US6124812A (en) * | 1998-01-12 | 2000-09-26 | Rhode & Schwarz Gmbh & Co. Kg | Method and arrangement for reducing the linearity influences in high-frequency circuits, particularly in A/D converters |
CN101278484A (zh) * | 2005-09-30 | 2008-10-01 | 泰瑞达公司 | 低杂散低失真数字模拟转换器 |
CN101847992A (zh) * | 2009-12-31 | 2010-09-29 | 南京国睿安泰信科技股份有限公司 | 提高直接数字式频率合成器频谱纯度的频率合成系统 |
CN102780490A (zh) * | 2012-08-14 | 2012-11-14 | 武汉滨湖电子有限责任公司 | 一种dds直接形成式的超宽带调频信号产生电路及方法 |
-
2014
- 2014-11-10 CN CN201410629710.0A patent/CN104467836B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178613A (zh) * | 1995-03-16 | 1998-04-08 | 夸尔柯姆股份有限公司 | 带清除pll的直接数字合成器驱动pll频率合成器 |
US6124812A (en) * | 1998-01-12 | 2000-09-26 | Rhode & Schwarz Gmbh & Co. Kg | Method and arrangement for reducing the linearity influences in high-frequency circuits, particularly in A/D converters |
CN101278484A (zh) * | 2005-09-30 | 2008-10-01 | 泰瑞达公司 | 低杂散低失真数字模拟转换器 |
CN101847992A (zh) * | 2009-12-31 | 2010-09-29 | 南京国睿安泰信科技股份有限公司 | 提高直接数字式频率合成器频谱纯度的频率合成系统 |
CN102780490A (zh) * | 2012-08-14 | 2012-11-14 | 武汉滨湖电子有限责任公司 | 一种dds直接形成式的超宽带调频信号产生电路及方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112505747A (zh) * | 2020-12-22 | 2021-03-16 | 吉林大学 | 基于多信号发生器协同可控震源振动畸变抑制系统及方法 |
CN112505747B (zh) * | 2020-12-22 | 2021-10-01 | 吉林大学 | 基于多信号发生器协同可控震源振动畸变抑制系统及方法 |
CN113311201A (zh) * | 2021-04-08 | 2021-08-27 | 深圳市鼎阳科技股份有限公司 | 一种用于信号发生器的校准方法及存储介质 |
CN113311201B (zh) * | 2021-04-08 | 2022-04-19 | 深圳市鼎阳科技股份有限公司 | 一种用于信号发生器的校准方法及存储介质 |
CN116257730A (zh) * | 2023-05-08 | 2023-06-13 | 成都戎星科技有限公司 | 一种基于fpga实现频偏跟踪的方法 |
CN116257730B (zh) * | 2023-05-08 | 2023-08-01 | 成都戎星科技有限公司 | 一种基于fpga实现频偏跟踪的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104467836B (zh) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071195B2 (en) | Method and system for signal synthesis | |
KR101954659B1 (ko) | 가우시안 펄스 생성 장치 및 방법 그리고 가우시안 펄스를 생성하는 초광대역 통신 장치 | |
CN106502309B (zh) | 基于da归零保持函数的时域交织任意波形合成装置及方法 | |
CN104467836A (zh) | 一种时钟信号发生方法及系统 | |
EP3335057B1 (en) | Programmable apparatus for synthesized filter notch | |
US7242225B2 (en) | Direct digital frequency synthesizer | |
EP2728746B1 (en) | Signal modulation for radiofrequency communications | |
Liu et al. | Method of high timing resolution pulse synthesis based on virtual sampling | |
CN102543091A (zh) | 一种模拟音效的生成系统及方法 | |
CN102468847B (zh) | 方波的输出方法及装置 | |
US8791849B1 (en) | Digital clock update methodology for multi-Nyquist constructive interference to boost signal power in radio frequency transmission | |
CN112737546B (zh) | 信号跟踪方法、滤波方法、装置及医疗设备 | |
CN103888105A (zh) | 一种宽频率连续可调的脉宽波数字产生方法及系统 | |
Samarah | A 320 mhz digital linear frequency modulated signal generator for radar applications using fpga technology | |
JP5624571B2 (ja) | 移動体通信機器試験用信号発生装置およびその周波数制御方法 | |
Yusuf et al. | FPGA Based Analysis and Multiplication of Digital Signals | |
Sun et al. | An improved DRFM system based on digital channelized receiver | |
US8339160B2 (en) | Clock generating device and jitter reducing method in the clock generating device | |
Suganthi et al. | Design and implementation of numerically controlled oscillator | |
JP2008227861A (ja) | 雑音信号発生装置 | |
CN117686984B (zh) | 基于fpga的大带宽复杂扫频干扰信号生成方法及装置 | |
CN109726707B (zh) | Ddws系统中信号源的采样率选择方法 | |
CN102420589A (zh) | 一种信号发生器 | |
JP2012004699A (ja) | ポーラ変調器 | |
Yusoff et al. | UWB waveform set design using Löwdin's orthogonalization with Hermite Rodriguez functions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |