JP2002344553A

JP2002344553A - 送信機

Info

Publication number: JP2002344553A
Application number: JP2001116827A
Authority: JP
Inventors: Takahiko Kishi; 孝彦岸
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-04-16
Filing date: 2001-04-16
Publication date: 2002-11-29

Abstract

(57)【要約】【課題】消費電力の大きな増加を伴うＤＤＳのＲＯＭ
サイズ増加を行わず、かつ送信周波数を制約することな
く、スプリアスの低減を図った送信機を提供する。【解決手段】変調器出力を入力として第１のローカル
信号発生器を用いて第１のＩＦ信号に変換する第１のミ
キサ１１０と、第１のミキサ出力における目的帯域外信
号の抑圧を行うインターポレーションバンドパスフィル
タ１２０と、インターポレーションバンドパスフィルタ
出力をＤＡ変換し、該ＤＡ変換出力を第２のローカル信
号発生器を用いて第２のアナログＩＦ周波数、またはＲ
Ｆ周波数に変換する第２のミキサ１４０とを有する送信
機であって、第１のローカル信号発生器の発振可能な周
波数ステップを第２のローカル信号発生器の発振可能な
周波数ステップより小さく設定したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ通信に使用
される無線通信機に係り、特に、ディジタル信号処理に
よりＩＦ信号とローカル信号を処理する送信機に関す
る。

【０００２】

【従来の技術】従来のデータ通信用無線送信機における
要部の構成を図８に示す。同図において、データ通信用
無線送信機は、入力されるディジタルデータを直交変調
し、同相成分Ｉ信号と、直交成分Ｑ信号とからなるベー
スバンド信号を出力する変調器３００からの出力信号が
入力されるロールオフフィルタ３１１、３１２からなる
フィルタ部３１０と、アップサンプラ３２１、バンドパ
スフィルタ３２３、アップサンプラ３２２、バンドパス
フィルタ３２４からなるインターポレーションフィルタ
部３２０と、乗算器３３１、３３２、３３３、３３４、
加算器３３６、減算器３３５からなる第１のミキサ３３
０と、第１のミキサ部３３０における周波数変換に使用
するローカル信号発生器としてのダイレクトディジタル
シンセサイザ（Direct Digital Synthesizer）（以下、
ＤＤＳと記す。）３４０とからなるディジタルアップコ
ンバータ（ＤＵＣ）と、Ｄ／Ａコンバータ（以下、ＤＡ
Ｃと記す。）３４１、３４２と、第２のミキサ３５０
と、ＰＬＬ３４３とを有している。また、第２のミキサ
３５０は、乗算器３５１、３５２と、加算器３５３とを
有している。ＰＬＬ３４３は、乗算器３５１、３５２に
ローカル発振信号を供給する。

【０００３】上記構成において、変調器３００から出力
されたベースバンド信号としてのＩ信号、Ｑ信号は、ロ
ールオフフィルタ３１１、３１２で不要の周波数成分を
除去し、インターポレーションフィルタ部３２０に出力
する。インターポレーションフィルタ部３２０では、ベ
ースバンド信号を高速なサンプリング周波数にサンプリ
ング周波数変換する。続いて第１のミキサ部３３０で
は、乗算器３３１、３３２、３３３、３３４において、
ＤＤＳ３４０から出力されるローカル発振信号によりＩ
信号、Ｑ信号が周波数変換され、これらの出力が減算器
３３５で減算され、かつ加算器３３６で加算される。減
算器３３５、加算器３３６の出力は、ＤＡＣ３４１、３
４２によりＤ／Ａ変換され、ＤＡＣ３４１、３４２の出
力は、ＰＬＬ３４３の出力をローカル発振信号として、
第２のミキサ３５０により所望の周波数のＲＦ信号また
はＩＦ信号に変換される。

【０００４】デジタル信号処理によってべースバンド信
号をＲＦ信号またはＩＦ信号に周波数変換する図８のデ
ータ通信用無線送信機内ミキサのローカル発振信号を発
生させるローカル信号発生器としてＤＤＳを用いると
き、ローカル信号発生器の演算誤差によって発生するス
プリアスは図９乃至図１３に示すシミュレーション結果
のごとく、隣接チャンネル漏洩特性やバンド外へのスプ
リアス幅射特性を悪化させるという問題を生じるため
に、ローカル信号発生器のスプリアスを問題ないレベル
まで低下させるための演算精度向上やスプリアス発生を
抑圧する対応策が取られていた。図９乃至図１１に示す
従来のデータ通信用無線送信機のシミュレーションは、
サンプリング周波数Fs1＝Fs2＝６４Hz、送信周波数１
５．０２Hz、ＤＤＳの位相演算語長が３２bit、ＲＯＭ
サイズが１k word、ＲＯＭ出力bit長が１６bit、ｎ＝
１、ＰＬＬの周波数ステップ２Hz、として行ったもので
ある。

【０００５】図７にローカル信号発生器として使用され
るＤＤＳの原理的構成を示す。ＤＤＳは、演算語長ｊの
位相情報ΔΦを位相レジスタ（Phase Register）２０１
の出力に加算する加算器２００と、加算器２００の出力
を一時的に保持し、その出力を加算器２００に出力する
位相レジスタ２０１と、位相レジスタ２０１の出力デー
タをアドレスとし、対応する振幅情報が記憶されている
ＲＯＭ２０３とを有している。上記構成において、演算
語長ｊの位相情報ΔΦは加算器２００において、位相レ
ジスタ２０１の出力と加算され、位相レジスタ２０１に
保持され、位相レジスタ２０１の出力は、ＲＯＭ２０３
において、正弦波／余弦波に変換され、出力される。こ
こで、加算器２０２、２０４は位相再量子化誤差ｅ_p，
振幅量子化誤差ｅ_aが混入することを示すために仮想的
に示したものであり、ＤＤＳの構成要素ではない。

【０００６】図７に示すＤＤＳにおける演算精度不足に
よるスプリアス発生原因は、位相データ演算部を構成す
る加算器２００及び位相レジスタ２０１の演算語長ｊと
位相データを正弦波／余弦波に変換するＲＯＭ２０３の
アドレス長（入力語長）ｋとの差による位相再量子化誤
差ｅ_pと、ＲＯＭ２０３の出カビット長ｍの振幅量子化
誤差ｅ_aによる。演算精度向上としてｊ＝ｋとすれば位
相再量子化誤差によるスプリアスは発生せず、ｍを十分
に大きく取れば振幅量子化誤差によるスプリアスの発生
も問題の無いレベルとすることが可能である。

【０００７】スプリアスの発生を抑圧する方法として、
ＤＤＳにおいては位相再量子化誤差ｅ_pと振幅量子化誤
差ｅ_aが発生する点にＤＤＳのデータと無相関な信号を
注入してスプリアスの発生を抑圧するDither法、ＤＤＳ
におけるスプリアスの発生が発振周波数に依存するため
にＤＤＳにおけるスプリアスが発生しない周波数で使用
する方法、あるいは図８に示す従来のデータ通信用無線
送信機におけるＤＡ変換器（ＤＡＣ）３４１、３４２の
出力部に帯域の狭い良好な特性のフィルタをバンドパス
フィルタを挿入することによりスプリアスを抑圧するな
どの対応策が取られていた。

【０００８】

【発明が解決しようとする課題】しかしながら、ＤＤＳ
においてｊ＝ｋとする方法では、細かい周波数ステップ
が要求されるときにｊは非常に大きな値となっており、
たとえばｊ＝32bitであれば、4GwordのＲＯＭサイズが
要求されることになり、一部の用途を除けば、高速な演
算が要求される通信分野において利用されるＤＤＳでは
現実的でない。また、Dither法ではスプリアスを拡散す
ることになるのでＣ/Ｎが悪化し、結果としてＤＤＳの
スプリアスを原因として発生したＤＵＣの問題が大きく
改善されることは無い。

【０００９】ＤＤＳのスプリアスが発生しない周波数で
使用する方法はＤＤＳの周波数設定に制約を受け、第２
のローカル信号発生器に細かい周波数ステップ設定が可
能なことを要求することになり、ＰＬＬを用いる場合に
は応答時間とＣ/Ｎの性能確保が困難になる。さらに、
ＤＡ変換器出力にフィルタを用いる方法では、フィルタ
によって出力可能な周波数が制約されるという問題の他
にフィルタによるコストアップという問題もあった。本
発明はこのような事情に鑑みてなされたものであり、消
費電力の大きな増加を伴うＤＤＳのＲＯＭサイズ増加を
行わず、かつ送信周波数を制約することなく、スプリア
スの逓減を図った送信機を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、変調器出力を入力として第
１のローカル信号発生器を用いて第１のＩＦ信号に変換
する第１のミキサと、前記第１のミキサ出力における目
的帯域外信号の抑圧を行うディジタルフィルタと、前記
ディジタルフィルタ出力をＤＡ変換し、該ＤＡ変換出力
を第２のローカル信号発生器を用いて第２のアナログＩ
Ｆ周波数、またはＲＦ周波数に変換する第２のミキサと
を有する送信機であって、第１のローカル信号発生器の
発振可能な周波数ステップを第２のローカル信号発生器
の発振可能な周波数ステップより小さく設定したことを
特徴とする。

【００１１】請求項２に記載の発明は、請求項１に記載
の送信機において、前記第２のローカル信号発生器は、
ディジタル信号処理による信号発生器と、該信号発生器
出力を基準信号として動作するＰＬＬとを含んで構成さ
れることを特徴とする。

【００１２】請求項３に記載の発明は、請求項２に記載
の送信機において、第１の信号信号発生器と、第２のロ
ーカル信号発生器を構成するディジタル信号処理による
信号発生器とはそれぞれ、正弦波／余弦波を出力するダ
イレクトディジタルシンセサイザであることを特徴とす
る。

【００１３】請求項４に記載の発明は、請求項３に記載
の送信機において、第２のローカル信号発生器を構成す
るダイレクトディジタルシンセサイザの位相演算語長
は、位相データを正弦波／余弦波に変換する正弦波／余
弦波テーブルの入力語長と一致することを特徴とする。

【００１４】請求項５に記載の発明は、請求項２に記載
の送信機において、第２のローカル信号発生器のディジ
タル信号処理による信号発生器は位相データを正弦波／
余弦波に変換するための正弦波/余弦波テーブルを順次
読み出すことを特徴とする。

【００１５】請求項６に記載の発明は、請求項５に記載
の送信機において、正弦波／余弦波テーブルのテーブル
長が可変長であることを特徴とする。

【００１６】請求項７に記載の発明は、請求項５または
６のいずれかに記載の送信機において、複数周期のデー
タを持つ正弦波／余弦波テーブルを用いることを特徴と
する。

【００１７】請求項８に記載の発明は、請求項１乃至７
のいずれかに記載の送信機において、第１のミキサ出力
のフィルタはインターポレーションフィルタであること
を特徴とする。

【００１８】請求項９に記載の発明は、請求項１乃至８
のいずれかに記載の送信機において、前記ディジタルフ
ィルタは、複素ＦＩＲフィルタであり、周波数設定時
に、通信チャネル帯域幅の半分の帯域を持つ実係数の基
準ＬＰＦ係数にｅのｊ（nω）乗の値（ωは第１のミキ
サ出力のＩＦ周波数）を乗じて複素係数フィルタ用ＢＰ
Ｆ係数としたことを特徴とする。

【００１９】請求項１０に記載の発明は、請求項９に記
載のディジタル送信機において、ミキサ出力のフィルタ
における阻止帯域特性は甘くても良く、通過帯域周波数
が厳密に求められないとき、ＬＰＦ係数と乗算するｅの
ｊ（ｎω）乗の値は第１のローカル信号発生器を用いる
ことを特徴とする。

【００２０】請求項１１に記載の発明は、請求項９に記
載の送信機において、ミキサ出力のフィルタにおける阻
止帯域特性は良好な特性が必要で、通過帯域周波数は甘
くても良いとき、ＬＰＦ係数と乗算するｅのｊ（nω）
乗の値は第２のローカル発振器を用いることを特徴とす
る。

【００２１】請求項１２に記載の発明は、請求項２乃至
１１のいずれかに記載の送信機において、第２のローカ
ル信号発生器におけるディジタル信号処理による信号発
生器のサンプリングクロックは、水晶信号発生器出力と
することを特徴とする。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。本発明の実施の形態に係る
送信機要部の構成を図１に示す。同図において、ディジ
タルアップコンバータは、入力されるディジタルデータ
を直交変調し、同相成分Ｉ信号と、直交成分Ｑ信号とか
らなるベースバンド信号を出力する変調器１００からの
出力信号が入力されるロールオフフィルタ１０１、１０
２と、第１のＩＦ周波数Ｆif1に周波数変換する第１の
ミキサ１１０と、第１のミキサ１１０の出力における目
的帯域外信号抑圧のための帯域制限を行うインターポレ
ーションバンドパスフィルタ（ＢＰＦ）１２０とを有し
ている。インターポレーションバンドパスフィルタ（Ｂ
ＰＦ）１２０はディジタルフィルタで構成されている。

【００２３】また、送信機は、インターポレーションバ
ンドパスフィルタ（ＢＰＦ）１２０の出力をＤＡ変換す
るＤ／Ａ変換器（ＤＡＣ）１３５、１３６と、Ｄ／Ａ変
換器（ＤＡＣ）１３５、１３６の出力信号を所望の出力
周波数ＦrfのＩＦ信号またはＲＦ信号に変換する第２の
ミキサ１４０と、第１のミキサ１１０のとして機能する
ＤＤＳ１０３と、第２のミキサ１４０を構成するローカ
ル信号発生器の基準信号発生器として機能するＤＤＳ１
３２とを有している。第１のミキサ１１０は、乗算器１
１１、１１２、１１３、１１４、加算器１１６及び減算
器１１５とで構成されている。

【００２４】また、インターポレーションバンドパスフ
ィルタ１２０は、アップサンプラ１２１、１２２と、パ
スバンドＦb2がチャネルの帯域Ｆbwである、複素係数−
複素ＦＩＲフィルタでそれぞれ、構成されるバンドパス
フィルタ１２３、１２４、１２５、１２６と、乗算器１
２７、１２８と、加算器１３０と、減算器１２９と、パ
スバンドが０〜Ｆbw／２である基準ＬＰＦ１３１とで構
成されている。さらに、第２のミキサ１４０は、乗算器
１４１、１４２と、乗算器１４１、１４２の出力を加算
する加算器１４３と、ＤＤＳ１３２の出力をＤＡ変換す
るＤ／Ａ変換器（ＤＡＣ）１４５と、Ｄ／Ａ変換器１４
５の出力信号を取り込み、乗算器１４１、１４２に９０
°位相の異なるローカル発振信号を供給するＰＬＬ１４
６とを有している。

【００２５】また、送信機は、ＤＤＳ１３２の出力を初
期設定時に乗算器１２７、１２８に供給するためのスイ
ッチ１３３、１３４を有している。ＤＤＳ１０３の発振
周波数Ｆc1は、Ｆif1であり、ＤＤＳ１３２の発振周波
数Ｆc2は、第２のミキサ１４０における出力信号の周波
数をＦif2（Ｆrf）とすると、Ｆc2＝Ｆif2−Ｆif1であ
る。また、インターポレーションバンドパスフィルタ１
２０を構成するバンドパスフィルタ１２３、１２４、１
２５、１２６の各フィルタ係数は、ディジタルアップコ
ンバータの動作開始時に初期設定される。この初期設定
は、スイッチ１３３、１３４が一時的に閉成されること
により行われる。

【００２６】すなわち、スイッチ１３３、１３４が閉成
されると、ＤＤＳ１３２の出力（複素信号）（複素信号
Ｃ２（ｔ）、−Ｓ２（ｔ））が乗算器１２７、１２８に
出力され、基準ＬＰＦ１３１により設定されたフィルタ
係数（実係数）と乗算され、バンドパスフィルタ１２
３、１２４、１２５、１２６にそれぞれ、設定される。
このようにしてバンドパスフィルタ１２３、１２４、１
２５、１２６にフィルタ係数が設定された後、スイッチ
１３３、１３４は、開放状態となる。

【００２７】上記構成からなる送信機の動作について説
明する。変調器１００から出力された直交変調信号のう
ち同相成分であるＩ信号、直交成分であるＱ信号は、そ
れぞれ、符号間干渉を無くすためにロールオフフィルタ
１０１、１０２により帯域制限された後、第１のミキサ
１１０に入力される。複素ミキサを採用した第１のミキ
サ１１０ではローカル信号発生器としてのＤＤＳ１０３
から周波数Ｆif1のローカル信号Ｃ1（ｔ）、Ｓ1（ｔ）
とロールオフフィルタ１０１、１０２の出力信号とが、
乗算器１１１、１１２、１１３、１１４で乗算され、こ
れらの乗算結果が加算器１１６で加算され、かつ減算器
１１５で減算され、第１のＩＦ周波数Ｆif1に周波数変
換される。

【００２８】乗算器１１１と乗算器１１４の出力は加算
器１１５で加算され、周波数Ｆif1の第１のＩＦ信号
（実数部）に周波数変換され、出力される。また、乗算
器１１２と乗算器１１３の出力は加算器１１６で加算さ
れ、周波数Ｆif1の第１のＩＦ信号（虚数部）に周波数
変換され、出力される。この様子は、ディジタルアップ
コンバータのサンプリング周波数をFs1＝Fs2＝６４、イ
ンターポレーションｎ＝１、第１のＤＤＳ１０３のパラ
メータｊ＝３２，ｋ＝１０，ｍ＝１６、第２のＤＤＳ１
３２のパラメータｊ＝ｋ＝５，ｍ＝１６としたシミュレ
ーションにおいて、図２がロールオフフィルタ出力、図
４が第１のミキサ１１０に用いる第１のＤＤＳ１０３の
出力スプリアスとなる。

【００２９】このとき、周波数Fif1は、送信機の出力周
波数Fif2にＤＤＳ１３２が変換できない誤差周波数であ
り、 Fifl=Fif2＋（ mod ＤＤＳ１３２の周波数ステップ）で求められる。本実施の形態に係る送信機では第２のＤ
ＤＳ１３２の周波数ステップは２Hzとなるから、 Fc2＝１０Hz、 Fifl＝５．０２Hz よってＤＤＳ１０３に設定される周波数は、 Fc１＝５．０１９９９９…Hz となる。

【００３０】次いで、加算器１１５、１１６の出力信号
は、インターポレーションバンドパスフィルタ１２０に
入力され、アップサンプラ１２１、１２２でアップサン
プリングされ、サンプリング周波数変換された後、通過
帯域Ｆbwのバンドパスフィルタ特性を有するバンドパス
フィルタ１２３、１２４、１２５、１２６により、スプ
リアスを含む目的帯域外の信号を帯域制限されることに
より、スプリアスと工イリアシングが抑圧された状態で
Ｄ／Ａ変換器１３５、１３６を介して第２のミキサ１４
０に入力される。

【００３１】ここで、既述したように、Ｆbwをチャンネ
ル帯域幅としたとき、バンドパスフィルタ（複素ＢＰ
Ｆ）１２３〜１２６のフィルタ係数はディジタルアップ
コンバータ起動時に通過帯域幅Ｆbw/２の基準となる実
係数の基準ＬＰＦ１３１の係数にＤＤＳ１３２の出力を
乗じて求める。シミュレーションでは、ｎ＝１としたの
アップサンプラ１２１、１２２によるサンプリング周波
数変換は無く、基準ＬＰＦ１３１よりの周波数シフトは
ＤＤＳを用いない理想条件にて行い、図３に複素ＢＰＦ
の特性と複素ＢＰＦ出力のスペクトルを示す。同図から
明らかなように阻止帯域減衰量４０dＢのＢＰＦにてス
プリアスを−１００dBc以下に抑圧していることが判
る。

【００３２】第２のミキサ１４０では、Ｄ／Ａ変換器１
３５、１３６の出力信号は、乗算器１４１、１４２で、
ＤＤＳ１３２の出力信号を基準信号としてＰＬＬ１４６
より出力される周波数Ｆc2の互いに９０°位相の異なる
ローカル信号Ｃ２（ｔ）、−Ｓ２（ｔ）と、それぞれ、
乗算され、その乗算結果は、加算器１４３で加算され、
所望の周波数Ｆif2（Ｆrf）の、第２のＩＦ信号または
ＲＦ信号に周波数変換される。ここで、ＤＤＳ１３２か
ら出力されるローカル信号の周波数Ｆc2は、Ｆc2＝Ｆif
2−Ｆif1である。

【００３３】本発明は、送信機を構成するＤＵＣの出力
のスプリアスを最小にしつつ、ＤＵＣ出力をＲＦ変換す
るミキサに用いるローカル信号発生器の周波数ステップ
を粗くすることを可能とし、これにより送信機全体の性
能を改善しつつ、低消費電力化とコストダウンを図るも
のである。

【００３４】本発明では、変調器１００の出力信号を第
１のミキサ１１０にて第１のＩＦ周波数に周波数変換す
る。このとき、第１のミキサ１１０に用いる第１のロー
カル信号発生器としてのＤＤＳ１０３（第１のＤＤＳ）
は、周波数ステップは細かいがスプリアスが多いため
に、第１のＩＦ信号はスプリアスを多く含む。目的帯域
外のスプリアスをインターポレーションバンドパスフィ
ルタ１２０にて抑圧した後に、周波数ステッブは粗いが
スプリアスが少ない第２のローカル信号発生器の構成要
素としてのＤＤＳ１３２（第２のＤＤＳ）を用いる第２
のミキサ１４０により目的の周波数へ周波数変換する。

【００３５】第２のミキサにローカル発振信号を供給す
る第２のローカル信号発生器はディジタル信号処理によ
る信号発生器としてのＤＤＳ１３２（第２のＤＤＳ）の
出力信号を基準信号として動作するＰＬＬ１４６を含
み、ＰＬＬ１４６は、ＤＤＳ１３２の出力をＤ／Ａ変換
した信号をリファレンス信号とし、このリファレンス信
号をM／N倍（M,Nは自然数）倍する機能を有している。
第１のミキサ１１０にローカル発振信号を供給するロー
カル信号発生器と、第２のミキサ１４０にローカル発振
信号を供給するローカル信号発生器に演算精度とスプリ
アスとの関係が正確に解析されているＤＤＳを用いるこ
とにより、第２のローカル信号発生器は、ＤＤＳの出力
をM／N倍するＤＤＳ駆動型ＰＬＬと呼ばれる方式のロー
カル信号発生器を使用することができる。

【００３６】第２のＤＤＳのサンプリング周波数＝動作
周波数が第２のミキサ前でインターポレーション処理に
より第１のＤＤＳのサンプリング周波数より高く２倍の
サンプリング周波数となっているとき、第２のＤＤＳの
ＲＯＭサイズが第１のＤＤＳのＲＯＭサイズの半分であ
ればＲＯＭの消費電力は同じとなり、第２のＤＤＳのＲ
ＯＭサイズが第１のＲＯＭサイズの１／４以下となれ
ば、第１のＲＯＭの消費電力は第２のＲＯＭの消費電力
以下となる。しかし、ＤＤＳにおいてはＲＯＭ以外の消
費電力もあり、ＲＯＭサイズがＲＯＭの消費電力が同じ
時には、第１のＤＤＳのＲＯＭ以外の消費電力はサンプ
リング周波数に比例して増大するために、第１のＤＤＳ
の演算語長が第２のＤＤＳの演算語長より大きく短くサ
ンプリング周波数が倍にもかかわらず、消費電力が同等
未満とならない限り、第１のＤＤＳの消費電力が第２の
ＤＤＳの消費電力より低くなるための条件はＲＯＭサイ
ズが１／４以下となる。尚、第１のＤＤＳのサンプリン
グ周波数と第２のＤＤＳのサンプリング周波数が同一の
ときには、第１のＤＤＳの位相演算部の演算語長が第２
のＤＤＳの演算語長より短ければ、ＲＯＭサイズが小さ
くなることにより消費電力は小さくなる。第２のＤＤＳ
において、周波数ステッブを粗くすることは図７に示す
加算器２００及び位相レジスタ２０１からなる位相デー
タ演算部の演算語長ｊを短くすることになる。そこで、
周波数ステップの細かい第１のＤＤＳにおけるＲＯＭの
アドレス長ｋと同じビット長を第２のＤＤＳにおけるＲ
ＯＭのアドレス長としたとき、位相データ演算部の演算
語長ｊとＲＯＭ２０３のアドレス長ｋの差が小さくなる
ので位相誤差ｅ_Pが周波数ステップの細かい第１のＤＤ
Ｓより小さくなり、位相誤差を原因とするスプリアスレ
ベルが小さくなる。

【００３７】したがって、ＤＤＳの消費電力の大きなウ
ェイトを占めるＲＯＭサイズが同一でも周波数ステップ
が粗い第２のＤＤＳであるＤＤＳ１３２のスプリアスレ
ベルを低減できる。第１のＤＤＳ（ＤＤＳ１０３）と第
２のＤＤＳ（ＤＤＳ１３２）の周波数ステッブ比が大き
いときには、第２のＤＤＳのｊが、第１のＤＤＳのｋよ
り短くなる。このときは第２のＤＤＳをｊ＝ｋとしても
第２のＤＤＳのＲＯＭサイズは第１のＤＤＳのＲＯＭサ
イズより小さくなるので、第２のＤＤＳの消費電力は第
１のＤＤＳの消費電力より少なく、かつスプリアスも少
ない（位相誤差を原因とするスプリアスは発生しな
い）。

【００３８】また、第１のＤＤＳ１０３のスプリアスを
原因とする第１のミキサ１１０でのスプリアスは、第１
のミキサ１１０の出力に接続されたインターポレーショ
ンバンドパスフィルタ１２０で抑圧されるため、従来例
のようにＤＤＳのスプリアスレベルが近接周波数へ妨害
を与えないレベルとする必要がない。このため、スプリ
アスレベルに係わるＲＯＭのアドレス長ｋおよび出カビ
ット長ｍを短くできるので、ＲＯＭサイズが小さくな
り、ＤＤＳに要する消費電力を削減できる。

【００３９】よって、本発明の実施の形態に係る送信機
のディジタルアップコンバータにおける第１のＤＤＳ１
０３と第２のＤＤＳ１３２は従来例のＤＤＳより小さく
することが可能なので、送信機全体でのＤＤＳにおける
ＤＤＳの消費電力のウェイトが大きいときには、消費電
力の大幅な低減が可能である。さらに、ＤＤＳのサンプ
リング速度は、位相データ演算部における演算語長ｊが
長くなることによる位相演算器（加算器）の処理速度低
下、位相データを振幅データに変換するＲＯＭのアドレ
ス長ｋが長くなることによるＲＯＭに対するアクセス速
度の低下による処理速度の低下により制約される。

【００４０】第２のＤＤＳ１３２では、位相演算部の演
算語長ｊと、位相データを振幅データに変換するＲＯＭ
のアドレス長ｋとを短くできるので、サンプリング速度
を早くすることが可能であり、第２ＤＤＳの出力サンプ
リング周波数を高速化できる。さらに、第２のＤＤＳの
サンプリング周波数が高いと出力周波数も高く設定で
き、ＤＤＳ周波数が低いためにＭ/Ｎが大きな値となっ
ていたＰＬＬ１４６のＭ/Ｎの値を小さくすることによ
りＰＬＬ１４６の応答特性を改善できる。

【００４１】また、第２のＤＤＳ１３２の位相演算語長
ｊと、位相データを正弦波／余弦波に変換するＲＯＭの
アドレス長（入力語長）ｋとを一致させることにより、
第２のミキサ１４０におけるスプリアスの発生を防止
し、位相誤差ｅ_Pを原因とするスプリアスの発生が無い
ＤＤＳを得ることができる。ＰＬＬ駆動型ＤＤＳでは、
ＰＬＬループフィルタの帯域外に発生するＤＤＳスプリ
アスをＰＬＬの作用で抑圧できる。しかし、ＤＤＳのス
プリアスをキャリア近傍でも抑圧しようとするとループ
フィルタ帯域が狭くなることによりＰＬＬの応答が遅く
なるデメリットがあったが、ＤＤＳそのもののスプリア
スを大きく抑圧することで、ＤＤＳのスプリアスを抑圧
することと無関係にＰＬＬを設計できる。

【００４２】また、第２のローカル信号発生器を構成す
るＤＤＳの周波数ステップは粗くても良いことから、正
弦波／余弦波データを単純に読み出すことにより信号を
発生するテーブルルックアップ方式（テーブル読み出し
方式）としてもよい。この場合に、テーブルルックアッ
プのテーブル長を可変とすることで、ある程度の周波数
可変を可能とすることができる。この場合に、テーブル
に複数の周期を書きこむことで、サンプリング周波数が
ｆｓ、テーブル長がｍ、テーブル内での繰り返し回数が
ｎのとき、テーブルルックアップの出力周波数をｆｓ×
ｎ/ｍとすることができる。

【００４３】また、本発明の実施の形態では、第１のミ
キサ１１０と第２のミキサ１４０の間でサンプリング周
波数変換を行い、第１のミキサ１１０側のサンプリング
周波数を低くすることにより、第１のミキサ１１０の消
費電力の低減が図れる。本発明の実施の形態に係るディ
ジタルアップコンバータにおいて、第１のミキサ１１０
では周波数を大きく変換する必要は無いため、サンプリ
ング周波数は低くてもよい。第１のミキサ１１０では、
低いサンプリング周波数で、細かなステップで比較的低
い周波数に周波数変換した後、サンプリング周波数を高
い周波数に変換し、第２のミキサ１４０でスプリアスの
少ない第２のローカル信号発生器としての第２のＤＤＳ
１３２を使用して目的の周波数へと周波数変換する。

【００４４】このように、本発明の実施の形態では、第
１のミキサ１１０と第２のミキサ１４０との間でサンプ
リング周波数変換を行うことで、従来のディジタルアッ
プコンバータに対してミキサを１段増加させたにもかか
わらず、消費電力の増大を抑制することができる。ま
た、第２のミキサに用いるローカル信号発生器の消費電
力が従来例のローカル信号発生器の消費電力より小さく
することが可能であることから、低いサンプリング周波
数により第１のミキサとローカル信号発生器の消費電力
が低減された本発明の実施の形態に係るディジタルアッ
プコンバータでは従来のディジタルアップコンバータよ
り消費電力を大きく低減できる。

【００４５】ローカル信号発生器をＤＤＳで構成すると
きは、第１のミキサ１１０のサンプリング周波数低減に
より第１のＤＤＳ１０３における位相演算部における演
算語長ｊはサンプリング周波数低減に比例して短くでき
（厳密には２^jが比例）、サンプリング周波数が１／４
になるときにｊを２bit短くしても周波数ステップはサ
ンプリング周波数を下げないときと同じになる。演算語
長ｊが短くなることにより、スプリアスレベルを同一と
するときにはＲＯＭのアドレス長kも２bit短くすること
ができ、回路規模及び消費電力が大きく低減できる。Ｒ
ＯＭのアドレス長ｋを短くしないで、スプリアスレベル
を低減して、第１のミキサ１１０の出力端に接続される
インターポレーションバンドパスフィルタ１２０に要求
されるスプリアス抑圧特性を緩和しても良い。この場合
も、インターポレーションバンドパスフィルタ１２０の
回路規模が削減できれば消費電力を低減できる。

【００４６】また、第１のミキサ１１０の出力端に接続
されるバンドパスフィルタ、すなわちインターポレーシ
ョンバンドパスフィルタ１２０をインターポレーション
フィルタとスプリアス抑圧フィルタを兼用させること
で、フィルタ段数を２段から１段に削減できる。第１の
ミキサ１１０により第１のＩＦ信号を通過させるインタ
ーポレーションバンドパスフィルタ１２０のフィルタ係
数を、基準ＬＰＦ１３１より周波数シフト法により求め
ることで、インターポレーションバンドパスフィルタ１
２０の通過帯域周波数を可変とすることができる。

【００４７】実係数の基準ＬＰＦ１３１のバンド幅は、
チャンネル帯域幅をＦｂｗとしたときＦｂｗ／２とす
る。実係数の基準ＬＰＦ１３１の係数にeのj（nω）乗
の値を乗じると、基準ＬＰＦ１３１の帯域は複素周波数
上でωだけシフトしてチャンネル帯域幅Ｆｂｗの複素Ｂ
ＰＦとなる。基準ＬＰＦ１３１の係数にcos（nω）を乗
じたときには、正負の両方向に特性がシフトして、イメ
ージ周波数にも（複素共役周波数）にも通過帯域が生じ
るが、複素ＢＰＦと比較して演算量（回路規模）が半分
になるので消費電力低減手段として有効である。また、
基準ＬＰＦ１３１をＬＰＦでなく、バンド幅Ｆｂｗの基
準ＢＰＦとしてもよい。むろん、目的の特性のフィルタ
を直接求めて、必要とするチャネル分のフィルタデータ
をＲＯＭとして持ってもよい。このＲＯＭは、ＤＤＳの
ＲＯＭのようにリアルタイムにアクセスされるＲＯＭで
はないので、消費電力には影響しない。

【００４８】周波数シフト法により求めるフィルタの特
性は、阻止帯域特性の要求が厳しくないとき、スプリア
ス特性の良くない周波数シンセサイザにより周波数シフ
トを行うと、シフトされたフィルタ特性が悪化するが、
ディジタルアップコンバータ内に有する第１のローカル
信号発生器としてのＤＤＳ１０３によりディジタルアッ
プコンバータ動作開始時等のタイミングでにフィルタ係
数を設定することができる。ミキサにおいてスプリアス
特性の良くないローカル信号発生器を用いると、その出
力信号のスプリアス特性が悪化するように、周波数シフ
ト法によるフィルタ特性シフトにおいても、周波数シフ
トに用いる信号発生器のスプリアス特性が良くないとシ
フト後のフィルタ特性が悪化する。

【００４９】周波数シフト法により求めるフィルタの特
性は、阻止帯域特性が重要で、フィルタの通過帯域が広
めで良く、遷移帯域特性も厳しくないときには、ディジ
タルアップコンバータ内に有する第２のローカル信号発
生器を構成するＤＤＳ１３２によりディジタルアップコ
ンバータ動作開始時等のタイミングでフィルタ係数を設
定することができる。また、本実施の形態では、第２の
ＤＤＳに用いるサンプリングクロックを水晶信号発生器
の出力を用いることで、サンプリングクロックのＣ／Ｎ
に起因する第２のローカル信号発生器のＣ/Ｎ悪化を防
止することができる。また、ディジタル信号処理部にお
いては、高いＣ／Ｎが不要なことから、ＤＡ変換器のみ
水晶信号発生器出力のサンプリングクロックを用いるよ
うにしても良い。

【００５０】複素ＢＰＦ出力はミキサ２により目的周波
数に周波数変換と実信号への変換が行われ、ＤＡ変換器
によりＲＦまたはＩＦ信号として出力される。シミュレ
ーションでは図５の、第２のＤＤＳ１３２のスプリアス
レベルが−１００dBc以下なので、図６のディジタルア
ップコンバータの出力は第１のＩＦを周波数シフトした
スプリアス特性の非常に良好なものとなる。

【００５１】図２乃至図６は、図１に示した送信機にお
いて、サンプリング周波数Fs1＝Fs2＝64Hz、ＤＤＳ１０
３（ＤＤＳ１）の位相演算語長３２bit、ＲＯＭサイズ
１k word、ＲＯＭ出力bit長１６bit、n＝１、ＰＬＬは
不使用、ＤＤＳ１３２（ＤＤＳ２）の位相演算語長５bi
t、ＲＯＭサイズ３２word、ＲＯＭ出力bit長１６bit、
送信周波数１５．０２Hzとしたときのシミュレーション
特性を示している。阻止帯域減衰量４０dBのインターポ
レーションバンドパスフィルタ１２０にてスプリアスを
−１００dBc以下に抑圧している。

【００５２】インターポレーションバンドパスフィルタ
（複素ＢＰＦ）１２０出力はＤ／Ａ変換器１３５、１３
６により周波数FifanalogのアナログＩＦ周波数に変換
された後、第２のミキサ１４０によりＲＦ周波数の目的
周波数に周波数変換と実信号への変換が行われ送信され
る。シミュレーションでは図５に示すＤＤＳ（第２のＤ
ＤＳ）１３２のスプリアスレベルが−１００dBc以下な
ので、図６に示すＤＵＣ出力は第１のＩＦ信号を周波数
シフトしたスプリアス特性の非常に良好なものとなる。

【００５３】本実施の形態では、説明を簡略化するた
め、ディジタル信号処理部、すなわちディジタルアップ
コンバータ（ＤＵＣ）内のミキサを１段としているが、
ＤＤＳのスプリアスの影響を除去するフィルタの動作周
波数が高くなることによる消費電力増大を避けるため、
第１のミキサの出力である第１のＩＦ周波数を低くし、
第１のミキサ出力ではサンプリング周波数変換を行わず
にスプリアス抑圧フィルタによりスプリアスの抑圧を行
い、このフィルタ出力をＤＡ変換器出力する前にもう一
段のミキサを設け、この追加したミキサの出力をインタ
ーポレーションフィルタによりサンプリング周波数変換
する。このときのローカル信号発生器として使用するＤ
ＤＳは、周波数ステップが粗くても良いので（第１のロ
ーカル信号発生器で細かい周波数はカバー）、ＲＯＭサ
イズが小さくてもスプリアスが少ないＤＤＳで済ませる
ことができる。

【００５４】また、本実施の形態では、第１のミキサを
複素ミキサとし、ミキサ出力のバンドパスフィルタを複
素係数フィルタとしているが、これらのミキサ及びバン
ドパスフィルタを、回路規模及び消費電力を低減するた
め、それぞれ実出力ミキサ及び実係数フィルタとしても
良い。本実施の形態において、基準ＬＰＦがロールオフ
フィルタと同一特性であり、フィルタ係数の周波数シフ
トにＤＤＳ１３２（ＤＤＳ２）でなく、ＤＤＳ１０３
（ＤＤＳ１）と同等以上の細かい周波数ステップで、周
波数ステップの設定が可能な周波数シンセサイザを用い
ることで、ロールオフフィルタを１０１、１０２不要と
することができる。また、ＤＤＳ１０３（ＤＤＳ１）の
スプリアス特性がフィルタの阻止帯域特性を許容限度以
上に悪化させないものであれば、ＤＤＳ１０３を用いて
周波数シフトするようにしてもよい。

【００５５】

【発明の効果】本発明によれば、ディジタル信号処理部
の消費電力を増大させること無く、ローカル信号発生器
のスプリアスに起因する送信信号のスプリアスを大幅に
低減することができる。また、第２のミキサにローカル
発振信号を供給する第２のローカル信号発生器を構成す
る第２のＤＤＳの構成を簡略化できることから、そのサ
ンプリング周波数を高速にすることが容易であり、第２
のＤＤＳの出力信号をリファレンス信号とするＰＬＬの
性能向上が図れる。このＰＬＬの性能向上は、第２のＤ
ＤＳの出力信号のスプリアスが非常に低いこともあり、
スプリアス低減が設計時の大きな要素の一つであるため
に、性能向上の制約が有ったＤＤＳ駆動型ＰＬＬの設計
自由度の向上による性能向上が図れる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る送信機の構成を示
すブロック図。

【図２】図１に示す送信機におけるロールオフフィル
タの出力特性をシミュレーションした特性図。

【図３】図１に示す送信機におけるインターポレーシ
ョンバンドパスフィルタの特性とその出力をシミュレー
ションした特性図。

【図４】図１に示す送信機における第１のミキサに用
いるＤＤＳの出力特性をシミュレーションした特性図。

【図５】図１に示す送信機における第２のミキサに用
いるＤＤＳの出力特性をシミュレーションした特性図。

【図６】図１に示す送信機の出力特性をシミュレーシ
ョンした特性図。

【図７】図１に示す送信機のミキサのローカル信号発
生器として使用するＤＤＳの基本的構成を概念的に示す
説明図。

【図８】従来の送信機の構成を示すブロック図。

【図９】図８に示す送信機におけるロールオフフィル
タの出力特性をシミュレーションした特性図。

【図１０】図８に示す送信機における第１のミキサの
出力特性をシミュレーションした特性図。

【図１１】図８に示す送信機におけるの第１のミキサ
に用いるＤＤＳの出力特性をシミュレーションした特性
図。

【図１２】図８に示す送信機における第２のミキサに
用いるＰＬＬの出力特性をシミュレーションした特性
図。

【図１３】図８に示す送信機の出力特性をシミュレー
ションした特性図。

【符号の説明】

１００変調器１０１、１０２ロールオフフィルタ１０３ＤＤＳ（第１のローカル信号発生器) １３２ＤＤＳ（第２のローカル信号発生器）１１０第１のミキサ１２０インターポレーションバンドパスフィルタ１３５、１３６１４５Ｄ／Ａ変換器１４０第２のミキサ１４６ＰＬＬ

Claims

【特許請求の範囲】

【請求項１】変調器出力を入力として第１のローカル
信号発生器を用いて第１のＩＦ信号に変換する第１のミ
キサと、前記第１のミキサ出力における目的帯域外信号の抑圧を
行うディジタルフィルタと、前記ディジタルフィルタ出力をＤＡ変換し、該ＤＡ変換
出力を第２のローカル信号発生器を用いて第２のアナロ
グＩＦ周波数、またはＲＦ周波数に変換する第２のミキ
サとを有する送信機であって、第１のローカル信号発生器の発振可能な周波数ステップ
を第２のローカル信号発生器の発振可能な周波数ステッ
プより小さく設定したことを特徴とする送信機。
【請求項２】前記第２のローカル信号発生器は、ディ
ジタル信号処理による信号発生器と、該信号発生器出力
を基準信号として動作するＰＬＬとを含んで構成される
ことを特徴とする請求項１に記載の送信機。
【請求項３】第１の信号信号発生器と、第２のローカ
ル信号発生器を構成するディジタル信号処理による信号
発生器とはそれぞれ、正弦波／余弦波を出力するダイレ
クトディジタルシンセサイザであることを特徴とする請
求項２に記載の送信機。
【請求項４】第２のローカル信号発生器を構成するダ
イレクトディジタルシンセサイザの位相演算語長は、位
相データを正弦波／余弦波に変換する正弦波／余弦波テ
ーブルの入力語長と一致することを特徴とする請求項３
に記載の送信機。
【請求項５】第２のローカル信号発生器のディジタル
信号処理による信号発生器は位相データを正弦波／余弦
波に変換するための正弦波／余弦波テーブルを順次読み
出すことを特徴とする請求項２に記載の送信機。
【請求項６】正弦波／余弦波テーブルのテーブル長が
可変長であることを特徴とする請求項５に記載の送信
機。
【請求項７】複数周期のデータを持つ正弦波／余弦波
テーブルを用いることを特徴とする請求項５または６の
いずれかに記載の送信機。
【請求項８】第１のミキサ出力のフィルタはインター
ポレーションフィルタであることを特徴とする請求項１
乃至７のいずれかに記載の送信機。
【請求項９】前記ディジタルフィルタは、複素ＦＩＲ
フィルタであり、周波数設定時に、通信チャネル帯域幅
の半分の帯域を持つ実係数の基準ＬＰＦ係数にｅのｊ
（nω）乗の値（ωは第１のミキサ出力のＩＦ周波数）
を乗じて複素係数フィルタ用ＢＰＦ係数としたことを特
徴とする請求項１乃至８のいずれかに記載の送信機。
【請求項１０】ミキサ出力のフィルタにおける阻止帯
域特性は甘くても良く、通過帯域周波数が厳密に求めら
れないとき、ＬＰＦ係数と乗算するｅのｊ（ｎω）乗の
値は第１のローカル信号発生器を用いることを特徴とす
る請求項９に記載のディジタル送信機。
【請求項１１】ミキサ出力のフィルタにおける阻止帯
域特性は良好な特性が必要で、通過帯域周波数は甘くて
も良いとき、ＬＰＦ係数と乗算するｅのｊ（nω）乗の
値は第２のローカル信号発生器を用いることを特徴とす
る請求項９に記載の送信機。
【請求項１２】第２のローカル信号発生器におけるデ
ィジタル信号処理による信号発生器のサンプリングクロ
ックは、水晶信号発生器出力とすることを特徴とする請
求項２乃至１１のいずれかに記載の送信機。