CN110764440B - 一种存储器的信号采样方法 - Google Patents
一种存储器的信号采样方法 Download PDFInfo
- Publication number
- CN110764440B CN110764440B CN201910702928.7A CN201910702928A CN110764440B CN 110764440 B CN110764440 B CN 110764440B CN 201910702928 A CN201910702928 A CN 201910702928A CN 110764440 B CN110764440 B CN 110764440B
- Authority
- CN
- China
- Prior art keywords
- sampling
- signal
- memory
- command
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种存储器的信号采样方法,包括以下步骤:步骤S1,控制器根据第一信号线的延时将预设时间周期内的第一信号划分为复数个采样点;步骤S2,控制器在每个采样点上发送多个命令信号给存储器;步骤S3,存储器根据每个命令信号发送对应的反馈信号给控制器;步骤S4,控制器检测每个采样点上的每个命令信号对应的反馈信号,以判断当前的采样点是否为有效采样点;步骤S5,将对应于每个命令信号的所有有效采样点整合为一个采样窗口;步骤S6,根据每个采样窗口获取有效采样窗口,并位于有效采样窗口中心点的有效采样点作为真正采样点;步骤S7,控制器在真正采样点上采集第一信号。本发明的有益效果:提高信号采样的准确性。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种存储器的信号采样方法。
背景技术
目前的存储器的信号采样点会受到各类因素的影响而偏离,从而导致在该信号采样点采集到的信号的准确度降低,其中,各类因素可以包括环境温度的变化、电压的波动、存储器的批次。
发明内容
针对现有技术中存在的上述问题,现提供一种旨在提高信号采样的准确度的存储器的信号采样方法。
具体技术方案如下:
一种存储器的信号采样方法,其中,提供主系统芯片和存储器,主系统芯片通过第一信号线与存储器连接,其中,主系统芯片包括一控制器;
采样方法包括以下步骤:
步骤S1,控制器根据第一信号线的延时将预设时间周期内的第一信号划分为复数个采样点;
步骤S2,控制器在每个采样点上发送多个命令信号给存储器;
步骤S3,存储器根据每个命令信号发送对应的反馈信号给控制器;
步骤S4,控制器检测每个采样点上的每个命令信号对应的反馈信号,以判断当前的采样点是否为有效采样点;
步骤S5,将对应于每个命令信号的所有有效采样点整合为一个采样窗口;
步骤S6,根据每个采样窗口获取有效采样窗口,并位于有效采样窗口中心点的有效采样点作为真正采样点;
步骤S7,控制器在真正采样点上采集第一信号。
优选的,信号采样方法,其中,存储器的总线模式为HS400总线模式。
优选的,信号采样方法,其中,所有采样点均分预设时间周期。
优选的,信号采样方法,其中,每个反馈信号包括校验数据;
步骤S4中,控制器根据校验数据判断当前的采样点是否为有效采样点。
优选的,信号采样方法,其中,命令信号包括:
查询状态命令,用于查询存储器的状态信息;
读命令,用于读取存储器中的预设的第一数据;
写命令,用于将预设的第二数据写入到存储器中。
优选的,信号采样方法,其中,
步骤S5包括:
将对应于查询状态命令的所有有效采样点整合为第一采样窗口;
将对应于读命令的所有有效采样点整合为第二采样窗口;
将对应于写命令的所有有效采样点整合为第三采样窗口。
优选的,信号采样方法,其中,在步骤S6中,将所有采样窗口的交集窗口作为有效采样窗口。
优选的,信号采样方法,其中,存储器为EMMC存储器。
优选的,信号采样方法,其中,第一信号线为CMD信号线。
优选的,信号采样方法,其中,第一信号为CMD信号。
上述技术方案具有如下优点或有益效果:通过采集多个命令信号对应的采样窗口,以得到有效采样窗口,从而获取有效采样窗口的真正采样点,从而实现采样点受到干扰发生偏移时真正采样点也具有足够的裕量来提高采样的准确性。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为本发明存储器的信号采样方法的实施例的流程图;
图2为本发明存储器的信号采样方法的实施例的结构示意图一;
图3为本发明存储器的信号采样方法的实施例的结构示意图二。
图4为本发明存储器的信号采样方法的实施例的结构示意图三。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明包括一种存储器的信号采样方法,其中,提供主系统芯片和存储器,主系统芯片通过第一信号线与存储器连接,其中,主系统芯片包括控制器;
如图1所示,采样方法包括以下步骤:
步骤S1,控制器根据第一信号线的延时将预设时间周期2内的第一信号划分为复数个采样点1,采样点1分布如图2所示;
步骤S2,控制器在每个采样点1上发送多个命令信号给存储器;
步骤S3,存储器根据每个命令信号发送对应的反馈信号给控制器;
步骤S4,控制器检测每个采样点1上的每个命令信号对应的反馈信号,以判断当前的采样点1是否为有效采样点;
步骤S5,将对应于每个命令信号的所有有效采样点整合为一个采样窗口 3,如图2所示,采样窗口3为实线部分;
步骤S6,根据每个采样窗口3获取有效采样窗口4,并位于有效采样窗口4中心点的有效采样点作为真正采样点5,如图3所示;
步骤S7,控制器在真正采样点5上采集第一信号。
现有技术中,由于采样点1容易受到外界环境的干扰而发生偏移,在上述实施例中,通过控制器在每个采样点1上发送多个命令信号给存储器来检测有效采样点,并根据每个命令信号下的所有有效采样点整合的采样窗口3 获取有效采样窗口4,随后将真正采样点5设置在有效采样窗口4的中心点处,从而实现采样点1受到干扰发生偏移时真正采样点5也具有足够的裕量来提高采样的准确性。
进一步地,在上述实施例中,存储器可以为EMMC存储器,第一信号线可以为CMD信号线,第一信号可以为CMD信号。
其中,CMD信号的采样会受到不同厂商的EMMC存储器的影响,进而导致主系统芯片的控制器无法准确采集EMMC存储器返回的反馈信号,因此本实施例可以通过控制器在每个采样点1上发送多个命令信号给存储器来检测有效采样点,并获取有效采样窗口4中心点处的真正采样点5,从而降低不同产商的EMMC存储器的采样点1偏离导致的信号采样的准确度下降的问题。
进一步地,在上述实施例中,存储器的总线模式为HS400总线模式。
需要说明的是,HS400总线模式下的第一信号的采样方式为单沿采样。
进一步地,在上述实施例中,所有采样点1均分预设时间周期2。
进一步地,在上述实施例中,每个反馈信号包括校验数据;
步骤S4中,控制器根据校验数据判断当前的采样点1是否为有效采样点。
在上述实施例中,校验数据可以为CRC(Cyclic Redundancy Check,循环冗余校验),例如在步骤S4中控制器检测每个采样点1上的每个命令信号对应的反馈信号中是否存在CRC报错来判断当前的采样点1是否为有效采样点。
进一步地,在上述实施例中,命令信号包括:
查询状态命令,用于查询存储器的状态信息;
读命令,用于读取存储器中的预设的第一数据;
写命令,用于将预设的第二数据写入到存储器中。
作为优选的实施方式,查询状态命令为command13,读命令为 command18,写命令为command25,由于上述三个命令信号在第一信号线上 (此处主要指CMD信号线)的反馈时间不完全相同,导致每个命令信号对应的采样窗口3也不完全相同,因此通过采用上述三个命令信号一起获取采样窗口3,从而获取上述命令信号对应的采样窗口3的交集为有效采样窗口4,并将有效采样窗口4的中心点设置为真正采样点5,进而提高采样的准确性。
进一步地,在上述实施例中,如图3所示,步骤S5包括:
将对应于查询状态命令的所有有效采样点整合为第一采样窗口31,所述第一采样窗口31在所述CMD信号线具有第一延时;
将对应于读命令的所有有效采样点整合为第二采样窗口32,所述第二采样窗口32在所述CMD信号线具有第二延时;
将对应于写命令的所有有效采样点整合为第三采样窗口33,所述第三采样窗口33在所述CMD信号线具有第三延时。
其中,第一延时、第二延时和第三延时可能是不完全相同的,因此每个命令信号对应的采样窗口3也不完全相同。
进一步地,作为优选的实施方式,以采集HS400总线模式下的CMD信号线上的CMD信号为例,HS400总线模式上的存储器返回的反馈信号的采样方式是单沿采样,并且通过eMMC5.0通讯协议可知,因此在eMMC初始化后的HS400总线模式下CMD线上返回的反馈信号的时序参数(tPH)的值相对于总线时钟的相位是随机的,因此可以基于tPH的特性我们采样组合命令的方式来探测有效窗口的位置,command13是查询eMMC的状态, command18是读emmc命令,command25是写eMMC命令,上述不同功能的命令会影响eMMC的负载状态,导致不同命令的反馈信号的tPH值有差异,因此不同命令信号对应的采集窗口的位置也会有偏移,因此需要使用不同的命令信号来探测采样窗口的位置,并将所有采样窗口的交集设置为真正有效采样窗口。
进一步地,在上述实施例中,在步骤S6中,将所有采样窗口3的交集窗口作为有效采样窗口4。
进一步地,作为优选的实施方式,通过对每一个采样位置进行探测,我们能够准确找到CMD信号的采样窗口3,但是由于外界因素的干扰,可以将真正采样点5设置到有效采样窗口4的中间,即使采样点1受到干扰发生偏移,窗口中间位置的两边也有足够裕量来保证采样的准确性。
例如,如图4所示,当正常温度、低温(温度可以为-20℃)和高温(温度可以为90℃)会使得采样点发生偏离,然而真正采样点5设置到有效采样窗口4的中间时,即使采样点1受到温度干扰发生偏移,窗口中间位置的两边也有足够裕量来保证采样的准确性。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (8)
1.一种存储器的信号采样方法,其特征在于,提供主系统芯片和存储器,所述主系统芯片通过第一信号线与所述存储器连接,其中,所述主系统芯片包括一控制器;
所述采样方法包括以下步骤:
步骤S1,所述控制器根据所述第一信号线的延时将预设时间周期内的第一信号划分为复数个采样点;
步骤S2,所述控制器在每个所述采样点上发送多个命令信号给所述存储器;
步骤S3,所述存储器根据每个所述命令信号发送对应的反馈信号给所述控制器;
步骤S4,所述控制器检测每个所述采样点上的每个命令信号对应的所述反馈信号,以判断当前的所述采样点是否为有效采样点;
步骤S5,将对应于每个所述命令信号的所有所述有效采样点整合为一个采样窗口;
步骤S6,根据每个所述采样窗口获取有效采样窗口,并位于所述有效采样窗口中心点的有效采样点作为真正采样点;
步骤S7,所述控制器在所述真正采样点上采集所述第一信号;
所述命令信号包括:
查询状态命令,用于查询所述存储器的状态信息;
读命令,用于读取所述存储器中的预设的第一数据;
写命令,用于将预设的第二数据写入到所述存储器中;
在步骤S6中,将所有所述采样窗口的交集窗口作为所述有效采样窗口。
2.如权利要求1所述的信号采样方法,其特征在于,所述存储器的总线模式为HS400总线模式。
3.如权利要求1所述的信号采样方法,其特征在于,所有所述采样点均分所述预设时间周期。
4.如权利要求1所述的信号采样方法,其特征在于,每个所述反馈信号包括校验数据;
所述步骤S4中,所述控制器根据所述校验数据判断当前的所述采样点是否为所述有效采样点。
5.如权利要求1所述的信号采样方法,其特征在于,
所述步骤S5包括:
将对应于所述查询状态命令的所有所述有效采样点整合为第一采样窗口;
将对应于所述读命令的所有所述有效采样点整合为第二采样窗口;
将对应于所述写命令的所有所述有效采样点整合为第三采样窗口。
6.如权利要求1所述的信号采样方法,其特征在于,所述存储器为EMMC存储器。
7.如权利要求1所述的信号采样方法,其特征在于,所述第一信号线为CMD信号线。
8.如权利要求1所述的信号采样方法,其特征在于,所述第一信号为CMD信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910702928.7A CN110764440B (zh) | 2019-07-31 | 2019-07-31 | 一种存储器的信号采样方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910702928.7A CN110764440B (zh) | 2019-07-31 | 2019-07-31 | 一种存储器的信号采样方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110764440A CN110764440A (zh) | 2020-02-07 |
CN110764440B true CN110764440B (zh) | 2022-12-20 |
Family
ID=69329079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910702928.7A Active CN110764440B (zh) | 2019-07-31 | 2019-07-31 | 一种存储器的信号采样方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110764440B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111243653A (zh) * | 2020-03-01 | 2020-06-05 | 江苏华存电子科技有限公司 | 一种有效的eMMC数据采样方式 |
CN112673364A (zh) * | 2020-04-15 | 2021-04-16 | 深圳市大疆创新科技有限公司 | 数据传输方法、数据传输装置、电子设备和存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109903803A (zh) * | 2019-03-26 | 2019-06-18 | 晶晨半导体(上海)股份有限公司 | 存储模块的测试方法及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5617088A (en) * | 1994-01-26 | 1997-04-01 | Sony Corporation | Sampling frequency converting device and memory address control device |
KR100660892B1 (ko) * | 2005-11-21 | 2006-12-26 | 삼성전자주식회사 | 더블 펌프드 어드레스 스킴의 메모리 장치에서 고속 동작을위해 확장된 유효 어드레스 윈도우로 유효 커맨드를샘플링하는 회로 및 방법 |
US7876629B2 (en) * | 2007-08-08 | 2011-01-25 | Mediatek Inc. | Memory control methods capable of dynamically adjusting sampling points, and related circuits |
CN102426861B (zh) * | 2011-11-28 | 2014-05-21 | 曙光信息产业(北京)有限公司 | 一种测试ddr3数据有效窗口的方法和装置 |
CN103197161A (zh) * | 2013-03-26 | 2013-07-10 | 北京清电华力电气自动化科技有限公司 | 一种微弱直流信号中的脉冲干扰检测方法 |
US9864713B2 (en) * | 2014-12-05 | 2018-01-09 | Marvell Israel (M.I.S.L.) Ltd. | Optimal sampling of data-bus signals using configurable individual time delays |
CN110070906A (zh) * | 2019-04-10 | 2019-07-30 | 晶晨半导体(上海)股份有限公司 | 一种存储系统的信号调试方法 |
-
2019
- 2019-07-31 CN CN201910702928.7A patent/CN110764440B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109903803A (zh) * | 2019-03-26 | 2019-06-18 | 晶晨半导体(上海)股份有限公司 | 存储模块的测试方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN110764440A (zh) | 2020-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108922570B (zh) | 读dqs信号的相位偏移检测方法、训练方法、电路及系统 | |
CN110764440B (zh) | 一种存储器的信号采样方法 | |
JP4598206B2 (ja) | 集積回路をパラメータ化するための方法とそのための集積回路配置構成 | |
CN102804156A (zh) | 动态随机存取存储器通道控制器的并行训练 | |
KR101617374B1 (ko) | 에러 검출 기법들에 의거한 메모리 쓰기 타이밍의 조정 | |
EP3174056B1 (en) | Data reception chip | |
CN101446841A (zh) | 确定存储器控制器时钟校准值的方法及系统 | |
US20120296598A1 (en) | Compensating for jitter during ddr3 memory delay line training | |
EP3174058B1 (en) | Data reception chip | |
US9691440B2 (en) | Control method for data reception chip | |
US9135980B2 (en) | Memory control circuit and method of controlling data reading process of memory module | |
EP3174059A1 (en) | Data reception chip | |
CN116738237B (zh) | 一种存储器系统的训练方法及系统 | |
EP3174055B1 (en) | Data reception chip | |
CN103019302B (zh) | 基于温度变化动态调整时序的方法、装置及网络设备 | |
CN108416176B (zh) | 一种dram控制器的抗干扰方法和电路及芯片 | |
CN109144818B (zh) | 获取数据总线接口稳定性余量的方法及系统 | |
US6634002B1 (en) | Test circuit of semiconductor memory | |
CN103226969B (zh) | Ddr2读写操作数字延迟链工艺-温度-电压控制器电路 | |
CN115862698B (zh) | 训练触发方法、onfi phy、芯片和电子设备 | |
CN109284239B (zh) | 获取存储模块内部延时阶梯时间的方法及系统 | |
CN116955240B (zh) | 一种ddr控制器中phy电路的延时校准系统及方法 | |
CN206946470U (zh) | 具有信号校准装置的闪存控制器 | |
CN113450866B (zh) | 存储器测试方法 | |
CN113140242B (zh) | 一种ddr物理层数字延迟链动态补偿方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |