JP3096365B2 - Ｄｔｍｆ信号生成回路 - Google Patents
Ｄｔｍｆ信号生成回路Info
- Publication number
- JP3096365B2 JP3096365B2 JP33917292A JP33917292A JP3096365B2 JP 3096365 B2 JP3096365 B2 JP 3096365B2 JP 33917292 A JP33917292 A JP 33917292A JP 33917292 A JP33917292 A JP 33917292A JP 3096365 B2 JP3096365 B2 JP 3096365B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency data
- frequency
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話や携帯電話
等の移動体通信における電話機等に適用されるＤＴＭＦ
（Dual Tone Multi Frequency)信号生成回路に関するも
のである。
等の移動体通信における電話機等に適用されるＤＴＭＦ
（Dual Tone Multi Frequency)信号生成回路に関するも
のである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば特開平４−３５３４２号公報に記載されるものが
あった。従来、ＤＴＭＦ信号を生成するＤＴＭＦ信号生
成回路としては、ＤＴＭＦ信号を自動的に一定の出力レ
ベルに設定するものや、直流（ＤＣ）オフセット電圧の
発生を防止し、かつ対称波形の対称性を維持するものが
それぞれ提案されている。
例えば特開平４−３５３４２号公報に記載されるものが
あった。従来、ＤＴＭＦ信号を生成するＤＴＭＦ信号生
成回路としては、ＤＴＭＦ信号を自動的に一定の出力レ
ベルに設定するものや、直流（ＤＣ）オフセット電圧の
発生を防止し、かつ対称波形の対称性を維持するものが
それぞれ提案されている。
【０００３】一方、このようなＤＴＭＦ信号生成回路
は、例えば移動体通信システムの自動車電話機や携帯電
話機等の選択信号送出回路として適用される場合、送信
側で周波数の高い信号を強調するプリエンファシスが行
われる。その一例を図２に示す。図２は、前記文献に記
載された従来のＤＴＭＦ信号生成回路の機能ブロック図
である。このＤＴＭＦ信号生成回路は、基準クロック信
号ＣＫ0 を発生する発振回路１と、周波数決定用の制御
信号ＣＳを出力する制御回路２とを、備えている。発振
回路１の出力側には、制御信号ＣＳによって制御される
分周器３−１，３−２、アドレスカウンタ４−１，４−
２、及び正弦波ＲＯＭ（Read Only Memory）テーブル５
−１，５−２が接続されている。正弦波ＲＯＭテーブル
５−１，５−２の出力側には、加算器６が接続され、該
加算器６の出力側に、クロック信号ＣＫで動作するプリ
エンファシス回路７、及びＲＣアクティブフィルタ８が
接続されている。
は、例えば移動体通信システムの自動車電話機や携帯電
話機等の選択信号送出回路として適用される場合、送信
側で周波数の高い信号を強調するプリエンファシスが行
われる。その一例を図２に示す。図２は、前記文献に記
載された従来のＤＴＭＦ信号生成回路の機能ブロック図
である。このＤＴＭＦ信号生成回路は、基準クロック信
号ＣＫ0 を発生する発振回路１と、周波数決定用の制御
信号ＣＳを出力する制御回路２とを、備えている。発振
回路１の出力側には、制御信号ＣＳによって制御される
分周器３−１，３−２、アドレスカウンタ４−１，４−
２、及び正弦波ＲＯＭ（Read Only Memory）テーブル５
−１，５−２が接続されている。正弦波ＲＯＭテーブル
５−１，５−２の出力側には、加算器６が接続され、該
加算器６の出力側に、クロック信号ＣＫで動作するプリ
エンファシス回路７、及びＲＣアクティブフィルタ８が
接続されている。
【０００４】この種のＤＴＭＦ信号生成回路では、発振
回路１から基準クロック信号ＣＫ0が出力されると、該
基準クロック信号ＣＫ0 が分周器３−１，３−２で所定
の周波数に分周された後、アドレスカウンタ４−１，４
−２へ送られる。アドレスカウンタ４−１，４−２は、
例えば１６進カウンタとして動作し、擬似正弦波データ
を格納した正弦波ＲＯＭテーブル５−１，５−２のアド
レスを順次指定する。すると、正弦波ＲＯＭテーブル５
−１，５−２から擬似正弦波ディジタルデータが出力さ
れ、それが加算器６で加算された後、それぞれの周波数
の設定レベルになるようにプリエンファシス回路７で調
整される。プリエンファシス回路７で調整されたデータ
は、ＲＣアクティブフィルタ８でアナログの正弦波に変
換され、ＤＴＭＦ信号として出力される。この種のＤＴ
ＭＦ信号生成回路において、加算器６で加算した後の擬
似正弦波は、前段側の１６進のアドレスカウンタ４−
１，４−２を通過しているので、階調波として出力され
る。この階調波は、プリエンファシス回路７に入力され
るクロック信号ＣＫと同期がとれていないと、該プリエ
ンファシス回路７によって周波数の設定が行われる際
に、異なった歪んだ波形になるという欠点がある。そこ
で、前記文献の技術では、分周器３−１，３−２、アド
レスカウンタ４−１，４−２、及び正弦波ＲＯＭテーブ
ル５−１，５−２と、プリエンファシス回路７とを、同
期信号によって同期をとることにより、出力周波数を設
定する際の波形歪の発生を防止するようにしている。
回路１から基準クロック信号ＣＫ0が出力されると、該
基準クロック信号ＣＫ0 が分周器３−１，３−２で所定
の周波数に分周された後、アドレスカウンタ４−１，４
−２へ送られる。アドレスカウンタ４−１，４−２は、
例えば１６進カウンタとして動作し、擬似正弦波データ
を格納した正弦波ＲＯＭテーブル５−１，５−２のアド
レスを順次指定する。すると、正弦波ＲＯＭテーブル５
−１，５−２から擬似正弦波ディジタルデータが出力さ
れ、それが加算器６で加算された後、それぞれの周波数
の設定レベルになるようにプリエンファシス回路７で調
整される。プリエンファシス回路７で調整されたデータ
は、ＲＣアクティブフィルタ８でアナログの正弦波に変
換され、ＤＴＭＦ信号として出力される。この種のＤＴ
ＭＦ信号生成回路において、加算器６で加算した後の擬
似正弦波は、前段側の１６進のアドレスカウンタ４−
１，４−２を通過しているので、階調波として出力され
る。この階調波は、プリエンファシス回路７に入力され
るクロック信号ＣＫと同期がとれていないと、該プリエ
ンファシス回路７によって周波数の設定が行われる際
に、異なった歪んだ波形になるという欠点がある。そこ
で、前記文献の技術では、分周器３−１，３−２、アド
レスカウンタ４−１，４−２、及び正弦波ＲＯＭテーブ
ル５−１，５−２と、プリエンファシス回路７とを、同
期信号によって同期をとることにより、出力周波数を設
定する際の波形歪の発生を防止するようにしている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＤＴＭＦ信号生成回路では、出力周波数を設定する際の
波形歪の発生を防止できるものの、加算器６で加算した
後の擬似正弦波がプリエンファシス回路７を通過する
と、異なった歪んだ波形（特に、１KHz 以下）になる。
このような１KFz 以下の波形歪が生じると、正確なＤＴ
ＭＦ信号を出力することができず、未だ技術的に十分満
足のゆくＤＴＭＦ信号生成回路を得ることが困難であっ
た。本発明は、前記従来技術が持っていた課題として、
加算器で加算した後の擬似正弦波がプリエンファシス回
路を通過すると、波形歪が生じて正確なＤＴＭＦ信号を
出力できないという点について解決したＤＴＭＦ信号生
成回路を提供するものである。
ＤＴＭＦ信号生成回路では、出力周波数を設定する際の
波形歪の発生を防止できるものの、加算器６で加算した
後の擬似正弦波がプリエンファシス回路７を通過する
と、異なった歪んだ波形（特に、１KHz 以下）になる。
このような１KFz 以下の波形歪が生じると、正確なＤＴ
ＭＦ信号を出力することができず、未だ技術的に十分満
足のゆくＤＴＭＦ信号生成回路を得ることが困難であっ
た。本発明は、前記従来技術が持っていた課題として、
加算器で加算した後の擬似正弦波がプリエンファシス回
路を通過すると、波形歪が生じて正確なＤＴＭＦ信号を
出力できないという点について解決したＤＴＭＦ信号生
成回路を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、周波数決定用の制御信号を出力する制御
手段で指定されたＤＴＭＦ信号を生成するＤＴＭＦ信号
生成回路において、前記制御信号で制御され基準クロッ
ク信号に基づき第１の周波数データを出力する第１の周
波数データ出力手段と、前記制御信号で制御され前記基
準クロック信号に基づき第２の周波数データを出力する
第２の周波数データ出力手段と、前記第１の周波数デー
タを受信し、前記第１の周波数データのレベルを調整し
て出力する第１のアッテネータと、前記第２の周波数デ
ータを受信し、前記第２の周波数データのレベルを調整
して出力する第２のアッテネータと、前記第１及び第２
のアッテネータの出力を加算する加算手段と、前記加算
手段の出力をスムージングしてＤＴＭＦ信号を出力する
ＲＣアクティブフィルタと、を備えている。前記第１の
アッテネータは、前記第１の周波数データが与えられる
一端と、他端とを有し前記制御信号に基づき抵抗値が変
化する第１の可変抵抗と、前記第１の可変抵抗の他端に
接続された反転入力端子と、基準電圧が与えられた非反
転入力端子と、レベル調整された前記第１の周波数デー
タを出力する出力端子とを有する第１のアンプと、前記
反転入力端子と前記出力端子との間に接続され前記制御
信号に基づき抵抗値が変化する第２の可変抵抗と、を有
している。また、前記第２のアッテネータは、前記第２
の周波数データが与えられる一端と、他端とを有し前記
制御信号に基づき抵抗値が変化する第３の可変抵抗と、
前記第３の可変抵抗の他端に接続された反転入力端子
と、基準電圧が与えられた非反転入力端子と、レベル調
整された前記第２の周波数データを出力する出力端子と
を有する第２のアンプと、前記反転入力端子と前記出力
端子との間に接続され前記制御信号に基づき抵抗値が変
化する第４の可変抵抗と、を有している。
決するために、周波数決定用の制御信号を出力する制御
手段で指定されたＤＴＭＦ信号を生成するＤＴＭＦ信号
生成回路において、前記制御信号で制御され基準クロッ
ク信号に基づき第１の周波数データを出力する第１の周
波数データ出力手段と、前記制御信号で制御され前記基
準クロック信号に基づき第２の周波数データを出力する
第２の周波数データ出力手段と、前記第１の周波数デー
タを受信し、前記第１の周波数データのレベルを調整し
て出力する第１のアッテネータと、前記第２の周波数デ
ータを受信し、前記第２の周波数データのレベルを調整
して出力する第２のアッテネータと、前記第１及び第２
のアッテネータの出力を加算する加算手段と、前記加算
手段の出力をスムージングしてＤＴＭＦ信号を出力する
ＲＣアクティブフィルタと、を備えている。前記第１の
アッテネータは、前記第１の周波数データが与えられる
一端と、他端とを有し前記制御信号に基づき抵抗値が変
化する第１の可変抵抗と、前記第１の可変抵抗の他端に
接続された反転入力端子と、基準電圧が与えられた非反
転入力端子と、レベル調整された前記第１の周波数デー
タを出力する出力端子とを有する第１のアンプと、前記
反転入力端子と前記出力端子との間に接続され前記制御
信号に基づき抵抗値が変化する第２の可変抵抗と、を有
している。また、前記第２のアッテネータは、前記第２
の周波数データが与えられる一端と、他端とを有し前記
制御信号に基づき抵抗値が変化する第３の可変抵抗と、
前記第３の可変抵抗の他端に接続された反転入力端子
と、基準電圧が与えられた非反転入力端子と、レベル調
整された前記第２の周波数データを出力する出力端子と
を有する第２のアンプと、前記反転入力端子と前記出力
端子との間に接続され前記制御信号に基づき抵抗値が変
化する第４の可変抵抗と、を有している。
【０００７】
【作用】本発明によれば、以上のようにＤＴＭＦ信号生
成回路を構成したので、制御信号で制御された第１，第
２の周波数データ出力手段から、第１，第２の周波数デ
ータがそれぞれ出力されると、それらの第１，第２の周
波数データのレベルが第１，第２のアッテネータで調整
された後、加算手段で加算され、その加算結果がＲＣア
クティブフィルタでスムージングされ、ＤＴＭＦ信号が
出力される。
成回路を構成したので、制御信号で制御された第１，第
２の周波数データ出力手段から、第１，第２の周波数デ
ータがそれぞれ出力されると、それらの第１，第２の周
波数データのレベルが第１，第２のアッテネータで調整
された後、加算手段で加算され、その加算結果がＲＣア
クティブフィルタでスムージングされ、ＤＴＭＦ信号が
出力される。
【０００８】
【実施例】図１は、本発明の実施例を示すＤＴＭＦ信号
生成回路の機能ブロック図である。
生成回路の機能ブロック図である。
【０００９】このＤＴＭＦ信号生成回路は、例えば１MH
z 等の高周波基準クロック信号ＣＫ0 を発振する水晶発
振器等の発振回路１１と、周波数決定用の制御信号ＣＳ
を出力する制御手段である制御回路１２とを、備えてい
る。発振回路１１の出力側には、制御信号ＣＳで制御さ
れ第１の周波数データ（例えば、高群側の正弦波信号）
を出力する第１の周波数データ出力手段と、該制御信号
ＣＳで制御され第２の周波数データ（例えば、低群側の
正弦波信号）を出力する第２の周波数データ出力手段と
が、接続されている。
z 等の高周波基準クロック信号ＣＫ0 を発振する水晶発
振器等の発振回路１１と、周波数決定用の制御信号ＣＳ
を出力する制御手段である制御回路１２とを、備えてい
る。発振回路１１の出力側には、制御信号ＣＳで制御さ
れ第１の周波数データ（例えば、高群側の正弦波信号）
を出力する第１の周波数データ出力手段と、該制御信号
ＣＳで制御され第２の周波数データ（例えば、低群側の
正弦波信号）を出力する第２の周波数データ出力手段と
が、接続されている。
【００１０】第１の周波数データ出力手段は、発振回路
１１の出力側に縦続接続された分周器１３−１、プログ
ラマブルカウンタ１４−１、正弦波回路１５−１、及び
第１のアッテネータ１６−１で構成されている。同様
に、第２の周波数データ出力手段は、分周器１３−２、
プログラマブルカウンタ１４−２、正弦波回路１５−
２、及び第２のアッテネータ１６−２で構成されてい
る。各分周器１３−１，１３−２は、制御信号ＣＳで設
定された分周比で基準クロック信号ＣＫ0 を分周してプ
ログラマブルカウンタ１４−１，１４−２へ与える回路
である。各プログラマブルカウンタ１４−１，１４−２
は、制御信号ＣＳで設定されたカウント値に基づき分周
器１３−１，１３−２の出力クロック信号をカウントし
てそのカウント値を正弦波回路１５−１，１５−２へ与
える回路である。各正弦波回路１５−１，１５−２は、
制御信号ＣＳで制御され、例えば、電源電圧が１６分割
されていて、プログラマブルカウンタ１４−１，１４−
２で設定されたタイミングでそれらの分割された電源電
圧を１つずつ順序よく選択し、擬似の正弦波（ディジタ
ル信号）を生成してアッテネータ１６−１，１６−２へ
与える回路である。各アッテネータ１６−１，１６−２
は、制御信号ＣＳで設定された周波数により、正弦波回
路１５−１，１５−２で生成された一定レベルの正弦波
の出力レベルを調整する回路である。このように構成さ
れる第１及び第２の周波数データ出力手段の出力側、即
ちアッテネータ１６−１，１６−２の出力側には、加算
手段である加算器１７が接続され、その出力側にＲＣア
クティブフィルタ１８が接続されている。加算器１７
は、第１のアッテネータ１６−１から出力される高群側
の正弦波信号と、第２のアッテネータ１６−２から出力
される低群側の正弦波信号とを、電気的に加算し、その
加算結果をＲＣアクティブフィルタ１８へ与える回路で
ある。ＲＣアクティブフィルタ１８は、加算器１７から
出力された擬似正弦波信号をスムージングしてアナログ
のＤＴＭＦ信号に変換する回路である。
１１の出力側に縦続接続された分周器１３−１、プログ
ラマブルカウンタ１４−１、正弦波回路１５−１、及び
第１のアッテネータ１６−１で構成されている。同様
に、第２の周波数データ出力手段は、分周器１３−２、
プログラマブルカウンタ１４−２、正弦波回路１５−
２、及び第２のアッテネータ１６−２で構成されてい
る。各分周器１３−１，１３−２は、制御信号ＣＳで設
定された分周比で基準クロック信号ＣＫ0 を分周してプ
ログラマブルカウンタ１４−１，１４−２へ与える回路
である。各プログラマブルカウンタ１４−１，１４−２
は、制御信号ＣＳで設定されたカウント値に基づき分周
器１３−１，１３−２の出力クロック信号をカウントし
てそのカウント値を正弦波回路１５−１，１５−２へ与
える回路である。各正弦波回路１５−１，１５−２は、
制御信号ＣＳで制御され、例えば、電源電圧が１６分割
されていて、プログラマブルカウンタ１４−１，１４−
２で設定されたタイミングでそれらの分割された電源電
圧を１つずつ順序よく選択し、擬似の正弦波（ディジタ
ル信号）を生成してアッテネータ１６−１，１６−２へ
与える回路である。各アッテネータ１６−１，１６−２
は、制御信号ＣＳで設定された周波数により、正弦波回
路１５−１，１５−２で生成された一定レベルの正弦波
の出力レベルを調整する回路である。このように構成さ
れる第１及び第２の周波数データ出力手段の出力側、即
ちアッテネータ１６−１，１６−２の出力側には、加算
手段である加算器１７が接続され、その出力側にＲＣア
クティブフィルタ１８が接続されている。加算器１７
は、第１のアッテネータ１６−１から出力される高群側
の正弦波信号と、第２のアッテネータ１６−２から出力
される低群側の正弦波信号とを、電気的に加算し、その
加算結果をＲＣアクティブフィルタ１８へ与える回路で
ある。ＲＣアクティブフィルタ１８は、加算器１７から
出力された擬似正弦波信号をスムージングしてアナログ
のＤＴＭＦ信号に変換する回路である。
【００１１】図３は、図１中の各アッテネータ１６−
１，１６−２の構成例を示す回路図である。このアッテ
ネータは、アンプＡＭＰと、該アンプＡＭＰの（−）側
入力端子（反転入力端子）に接続された入力用の可変抵
抗Ｒ１と、該アンプＡＭＰの（−）側入力端子と出力端
子の間に接続された帰還用の可変抵抗Ｒ２とで、構成さ
れている。アンプＡＭＰの（＋）側入力端子（非反転入
力端子）には、基準電圧である接地電圧が与えられる。
可変抵抗Ｒ１及びＲ２の抵抗比は、制御信号ＣＳによっ
て可変できる構成になっている。例えば、抵抗Ｒ１，Ｒ
２の加算抵抗値Ｒ１＋Ｒ２＝１００ＫΩが一定とする
と、それらの抵抗Ｒ１，Ｒ２の抵抗値を変えることによ
り、入力電圧レベルに対してＲ２／Ｒ１倍の出力電圧レ
ベルが得られる。次に、動作を説明する。図１の制御回
路１２では、出力するＤＴＭＦ信号の周波数の選択を行
い、その選択した情報を制御信号ＣＳとして分周器１３
−１，１３−２、プログラマブルカウンタ１４−１，１
４−２、正弦波回路１５−１，１５−２、及び第１，第
２のアッテネータ１６−１，１６−２へ与える。発振回
路１１から、例えば１MHzの基準クロック信号ＣＫ0 が
発生すると、該クロック信号ＣＫ0 が、制御信号ＣＳに
よって分周比が設定された分周器１３−１，１３−２で
分周される。各分周器１３−１，１３−２で分周された
クロック信号は、制御信号ＣＳでカウント値が設定され
たプログラマブルカウンタ１４−１，１４−２でカウン
トされ、そのカウント値が正弦波回路１５−１，１５−
２へ送られる。各正弦波回路１５−１，１５−２は、制
御信号ＣＳに基づき、１６分割された電源電圧が、プロ
グラマブルカウンタ１４−１，１４−２で設定されたタ
イミングで１つずつ順序よく選択してディジタル信号で
ある擬似正弦波を生成し、それを第１，第２のアッテネ
ータ１６−１，１６−２へ送る。図３の各アッテネータ
１６−１，１６−２では、制御信号ＣＳで設定された抵
抗Ｒ１，Ｒ２の抵抗比で、正弦波回路１５−１，１５−
２で生成された擬似正弦波の出力レベルを調整する。こ
の第１及び第２のアッテネータ１６−１，１６−２で出
力レベルが調整された高群側と低群側の２つの正弦波信
号は、図１の加算器１７で加算され、その加算結果がＲ
Ｃアクティブフィルタ１８でスムージングされ、ＤＴＭ
Ｆ信号として出力される。
１，１６−２の構成例を示す回路図である。このアッテ
ネータは、アンプＡＭＰと、該アンプＡＭＰの（−）側
入力端子（反転入力端子）に接続された入力用の可変抵
抗Ｒ１と、該アンプＡＭＰの（−）側入力端子と出力端
子の間に接続された帰還用の可変抵抗Ｒ２とで、構成さ
れている。アンプＡＭＰの（＋）側入力端子（非反転入
力端子）には、基準電圧である接地電圧が与えられる。
可変抵抗Ｒ１及びＲ２の抵抗比は、制御信号ＣＳによっ
て可変できる構成になっている。例えば、抵抗Ｒ１，Ｒ
２の加算抵抗値Ｒ１＋Ｒ２＝１００ＫΩが一定とする
と、それらの抵抗Ｒ１，Ｒ２の抵抗値を変えることによ
り、入力電圧レベルに対してＲ２／Ｒ１倍の出力電圧レ
ベルが得られる。次に、動作を説明する。図１の制御回
路１２では、出力するＤＴＭＦ信号の周波数の選択を行
い、その選択した情報を制御信号ＣＳとして分周器１３
−１，１３−２、プログラマブルカウンタ１４−１，１
４−２、正弦波回路１５−１，１５−２、及び第１，第
２のアッテネータ１６−１，１６−２へ与える。発振回
路１１から、例えば１MHzの基準クロック信号ＣＫ0 が
発生すると、該クロック信号ＣＫ0 が、制御信号ＣＳに
よって分周比が設定された分周器１３−１，１３−２で
分周される。各分周器１３−１，１３−２で分周された
クロック信号は、制御信号ＣＳでカウント値が設定され
たプログラマブルカウンタ１４−１，１４−２でカウン
トされ、そのカウント値が正弦波回路１５−１，１５−
２へ送られる。各正弦波回路１５−１，１５−２は、制
御信号ＣＳに基づき、１６分割された電源電圧が、プロ
グラマブルカウンタ１４−１，１４−２で設定されたタ
イミングで１つずつ順序よく選択してディジタル信号で
ある擬似正弦波を生成し、それを第１，第２のアッテネ
ータ１６−１，１６−２へ送る。図３の各アッテネータ
１６−１，１６−２では、制御信号ＣＳで設定された抵
抗Ｒ１，Ｒ２の抵抗比で、正弦波回路１５−１，１５−
２で生成された擬似正弦波の出力レベルを調整する。こ
の第１及び第２のアッテネータ１６−１，１６−２で出
力レベルが調整された高群側と低群側の２つの正弦波信
号は、図１の加算器１７で加算され、その加算結果がＲ
Ｃアクティブフィルタ１８でスムージングされ、ＤＴＭ
Ｆ信号として出力される。
【００１２】本実施例では、次のような利点がある。 （ａ） 正弦波回路１５−１，１５−２で生成された擬
似正弦波信号を加算器１７で加算する前に、アッテネー
タ１６−１，１６−２で出力レベルの調整を行ってお
き、その調整結果を加算器１７で加算した後に、ＲＣア
クティブフィルタ１８でスムージングしている。そのた
め、従来の図２に示すプリエンファシス回路７を通過さ
せないので、該プリエンファシス回路７の影響による例
えば１KHz 以下の波形歪の発生を防止でき、正確なＤＴ
ＭＦ信号の出力が行える。 （ｂ） 従来では、出力周波数を設定する際の波形歪の
発生を防止するため、第１，第２の周波数データ出力手
段とプリエンファシス回路７との同期をとる必要があっ
たが、本実施例では該プリエンファシス回路７を設けな
いので、そのような同期をとる必要がない。そのため、
出力周波数を設定する際の波形歪の発生がなく、簡単な
回路構成で、ＤＴＭＦ信号生成回路を構成できる。（ｃ） 本実施例のアッテネータ１６−１，１６−２に
よれば、アンプＡＭＰと可変抵抗Ｒ１，Ｒ２によって制
御信号ＣＳに基づき擬似正弦波の出力レベルを調整する
ので、回路設計を終了した後に、出力レベルを当初とは
異なるレベルに再度調整することが可能である。
似正弦波信号を加算器１７で加算する前に、アッテネー
タ１６−１，１６−２で出力レベルの調整を行ってお
き、その調整結果を加算器１７で加算した後に、ＲＣア
クティブフィルタ１８でスムージングしている。そのた
め、従来の図２に示すプリエンファシス回路７を通過さ
せないので、該プリエンファシス回路７の影響による例
えば１KHz 以下の波形歪の発生を防止でき、正確なＤＴ
ＭＦ信号の出力が行える。 （ｂ） 従来では、出力周波数を設定する際の波形歪の
発生を防止するため、第１，第２の周波数データ出力手
段とプリエンファシス回路７との同期をとる必要があっ
たが、本実施例では該プリエンファシス回路７を設けな
いので、そのような同期をとる必要がない。そのため、
出力周波数を設定する際の波形歪の発生がなく、簡単な
回路構成で、ＤＴＭＦ信号生成回路を構成できる。（ｃ） 本実施例のアッテネータ１６−１，１６−２に
よれば、アンプＡＭＰと可変抵抗Ｒ１，Ｒ２によって制
御信号ＣＳに基づき擬似正弦波の出力レベルを調整する
ので、回路設計を終了した後に、出力レベルを当初とは
異なるレベルに再度調整することが可能である。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第１，第２の周波数データ出力手段から出力され
る第１，第２の周波数データの出力レベルを、第１，第
２のアッテネータでそれぞれ調整した後、加算手段で加
算し、ＲＣアクティブフィルタでスムージングするよう
にしたので、従来のようなプリエンファシス回路の影響
による波形歪の発生を防止でき、正確なＤＴＭＦ信号の
出力が可能となる。しかも、従来のようなプリエンファ
シス回路を設けないので、出力周波数を設定する際の波
形歪の発生を防止するために該プリエンファシス回路と
第１，第２の周波数データ出力手段との同期をとらなく
ても、そのような波形歪の発生がなく、簡単な回路構成
で、ＤＴＭＦ信号生成回路を構成できる。さらに、本発
明の第１及び第２のアッテネータによれば、アンプと可
変抵抗によって制御信号に基づき周波数データのレベル
を調整するので、回路設計を終了した後に、周波数デー
タのレベルを当初とは異なるレベルに再度調整すること
が可能である。
れば、第１，第２の周波数データ出力手段から出力され
る第１，第２の周波数データの出力レベルを、第１，第
２のアッテネータでそれぞれ調整した後、加算手段で加
算し、ＲＣアクティブフィルタでスムージングするよう
にしたので、従来のようなプリエンファシス回路の影響
による波形歪の発生を防止でき、正確なＤＴＭＦ信号の
出力が可能となる。しかも、従来のようなプリエンファ
シス回路を設けないので、出力周波数を設定する際の波
形歪の発生を防止するために該プリエンファシス回路と
第１，第２の周波数データ出力手段との同期をとらなく
ても、そのような波形歪の発生がなく、簡単な回路構成
で、ＤＴＭＦ信号生成回路を構成できる。さらに、本発
明の第１及び第２のアッテネータによれば、アンプと可
変抵抗によって制御信号に基づき周波数データのレベル
を調整するので、回路設計を終了した後に、周波数デー
タのレベルを当初とは異なるレベルに再度調整すること
が可能である。
【図１】本発明の実施例を示すＤＴＭＦ信号生成回路の
機能ブロック図である。
機能ブロック図である。
【図２】従来のＤＴＭＦ信号生成回路の機能ブロック図
である。
である。
【図３】図１中のアッテネータの構成例を示す回路図で
ある。
ある。
１１ 発振回路 １３−１，３−２ 分周器 １４−１，１４−２ プログラマブルカウンタ １５−１，１５−２ 正弦波回路 １６−１，１６−２ 第１，第２のアッテネータ １７ 加算器 １８ ＲＣアクティブフィルタＡＭＰ アンプ Ｒ１，Ｒ２ 可変抵抗
Claims (1)
- 【請求項１】 周波数決定用の制御信号を出力する制御
手段で指定されたＤＴＭＦ信号を生成するＤＴＭＦ信号
生成回路において、 前記制御信号で制御され基準クロック信号に基づき第１
の周波数データを出力する第１の周波数データ出力手段
と、 前記制御信号で制御され前記基準クロック信号に基づき
第２の周波数データを出力する第２の周波数データ出力
手段と、前記第１の周波数データを受信し、前記第１の周波数デ
ータのレベルを調整して出力する第１のアッテネータで
あって、 前記第１の周波数データが与えられる一端と、他端とを
有し前記制御信号に 基づき抵抗値が変化する第１の可変
抵抗と、 前記第１の可変抵抗の他端に接続された反転入力端子
と、基準電圧が与えら れた非反転入力端子と、レベル調
整された前記第１の周波数データを出力す る出力端子と
を有する第１のアンプと、 前記反転入力端子と前記出力端子との間に接続され前記
制御信号に基づき抵 抗値が変化する第２の可変抵抗と、 を有する第１のアッテネータと、 前記第２の周波数データを受信し、前記第２の周波数デ
ータのレベルを調整して出力する第２のアッテネータで
あって、 前記第２の周波数データが与えられる一端と、他端とを
有し前記制御信号に 基づき抵抗値が変化する第３の可変
抵抗と、 前記第３の可変抵抗の他端に接続された反転入力端子
と、基準電圧が与えら れた非反転入力端子と、レベル調
整された前記第２の周波数データを出力す る出力端子と
を有する第２のアンプと、 前記反転入力端子と前記出力端子との間に接続され前記
制御信号に基づき抵 抗値が変化する第４の可変抵抗と、 を有する第２のアッテネータと、 前記第１及び第２のアッテネータの出力を加算する加算
手段と、 前記加算手段の出力をスムージングしてＤＴＭＦ信号を
出力するＲＣアクティブフィルタと、 を 備えたことを特徴とするＤＴＭＦ信号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33917292A JP3096365B2 (ja) | 1992-12-18 | 1992-12-18 | Ｄｔｍｆ信号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33917292A JP3096365B2 (ja) | 1992-12-18 | 1992-12-18 | Ｄｔｍｆ信号生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188965A JPH06188965A (ja) | 1994-07-08 |
| JP3096365B2 true JP3096365B2 (ja) | 2000-10-10 |
Family
ID=18324924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33917292A Expired - Fee Related JP3096365B2 (ja) | 1992-12-18 | 1992-12-18 | Ｄｔｍｆ信号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3096365B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5233416B2 (ja) | 2008-05-29 | 2013-07-10 | 富士通株式会社 | 信号波形生成回路及び信号波形生成方法 |
-
1992
- 1992-12-18 JP JP33917292A patent/JP3096365B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188965A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0493001B1 (en) | A clock buffer with adjustable delay and fixed duty cycle output | |
| US4117420A (en) | Phase-locked loop with switchable loop filter | |
| JPS63199537A (ja) | クロック信号同期装置 | |
| JP3096365B2 (ja) | Ｄｔｍｆ信号生成回路 | |
| JPH0628337B2 (ja) | 位相制御回路を具える電気回路装置 | |
| US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
| JPS6143833A (ja) | 信号発生器 | |
| JP3923150B2 (ja) | 周波数シンセサイザ | |
| US5051608A (en) | Circuit arrangement for supplying a periodic, substantially parabolic signal | |
| JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
| JP3451117B2 (ja) | 離散時間信号処理装置 | |
| JP4334634B2 (ja) | 周波数追跡装置 | |
| JPS61144104A (ja) | ９０度の位相差を持つ２個の正弦波信号の発生回路 | |
| JP3425767B2 (ja) | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JPH07154900A (ja) | ステレオ信号変換用回路及び該回路の作動方法 | |
| JPH0697789A (ja) | 移相回路 | |
| JP3026382B2 (ja) | Ｄｔｍｆ信号生成回路 | |
| JPH04170219A (ja) | デューティ補正回路 | |
| JP2513629B2 (ja) | 画像処理装置 | |
| JP3281833B2 (ja) | Ｐｌｌ回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| EP0172425A1 (en) | Signal synthesizer | |
| JP3599271B2 (ja) | Ｆｍ変調回路 | |
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |