JP4334634B2 - 周波数追跡装置 - Google Patents

周波数追跡装置 Download PDF

Info

Publication number
JP4334634B2
JP4334634B2 JP06936798A JP6936798A JP4334634B2 JP 4334634 B2 JP4334634 B2 JP 4334634B2 JP 06936798 A JP06936798 A JP 06936798A JP 6936798 A JP6936798 A JP 6936798A JP 4334634 B2 JP4334634 B2 JP 4334634B2
Authority
JP
Japan
Prior art keywords
control signal
circuit
signal
control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06936798A
Other languages
English (en)
Other versions
JPH10327043A (ja
Inventor
ピーター ビートソン トゥレヴァ
ミハイロヴィッツ ニコラス
パトリック フェネイ ブレンダン
アイアン ボディー デイヴィット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH10327043A publication Critical patent/JPH10327043A/ja
Application granted granted Critical
Publication of JP4334634B2 publication Critical patent/JP4334634B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Burglar Alarm Systems (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、周波数追跡装置に関する。特に、とはいっても限らないのだが、本発明は基準周波数入力信号に応じて、連続時間フィルター及び／又は一つかそれ以上の遅延線のカットオフ周波数を制御することができる周波数追跡装置に関する。
【０００２】
【従来の技術】
このような装置は、例えば、データ記憶パスの単位長さに対して所定のビット数としてデータを記憶する光ディスクデータ記憶装置からデータを検索するさいに使用することができる。このようなデータ記憶装置を読み出すさい、データをディスク周辺付近から読み出す場合よりもデータのディスク中心付近から読み出す場合の方がディスク回転速度を速くしなければならない。即ち、データ速度を遅くする必要がある。連続周波数追跡／フィルターカットオフ装置があれば、異なるエリアで、またはディスクの回転速度を速くしたり、あるいは遅くした状態で、データを読み出すことができるはずである。
【０００３】
【発明が解決しようとする課題】
フィルター特性をもつ自動調節は、例えば、ＧＢ２１９４４０２によって公知である。この場合、電圧制御式発振器を利用する周波数追跡ループによってフィルター回路の時定数を制御する。遅延線によって導入された遅延の制御についてはＧＢ２１３０８４５に記載されている。この遅延に対応する位相シフトを閉ループ・システムの入力信号の固定９０°位相シフトと比較している。
【０００４】
【課題を解決するための手段】
まず、本発明は、連続可変アナログ位相シフト回路、位相比較器、直接および上記位相シフト回路を介して上記位相比較器の各入力に基準周波数信号を印加する手段、および制御信号を誘導して、上記比較器の出力に応じて上記位相シフト回路が与える位相シフト値を制御する手段を有する周波数追跡装置を提供するものである。
【０００５】
制御信号は、制御可能な連続時間またはアナログフィルターのカットオフ信号や制御可能な遅延線によって導入される遅延値を制御するために利用することができる。
【０００６】
位相シフト回路は一次全域通過フィルターの形を取り、この全域通過フィルターおよび制御可能なフィルターは、ＧＢ９６２２１８２．５に記載されているタイプの能動フィルター回路を利用するものである。
【０００７】
また、本発明は、印加される基準周波数信号の周波数に依存する値をもつ制御信号を与える周波数追跡回路および上記制御信号を印加して、カットオフ信号を制御する制御可能なアナログフィルターを有する周波数追跡回路を提供するものである。
【０００８】
さらに、本発明は、印加される基準周波数信号の周波数に依存する値をもつ制御信号を与える周波数追跡回路および制御電圧を印加して、遅延の値を制御する一つかそれ以上の遅延線を有する周波数追跡装置を提供する。
【０００９】
【発明の実施の形態】
まず図１について説明すると、周波数追跡装置は周波数追跡回路１、制御可能なカットオフ周波数フィルター２および制御可能な遅延装置３を有する。
【００１０】
周波数追跡回路１は分周器４からなり、この分周器４は経路５の基準周波数入力信号を受信し、かつ分周信号を制御可能な位相シフト回路６および位相比較器７に送る。この比較器７は位相シフト回路６から位相シフト化信号を受信する。また、位相比較器７は低域フィルターが使用できるループフィルター９によってフィードバック回路である経路８に直流制御信号または低速変化制御信号を送る。
【００１１】
位相シフト回路の制御入力に制御信号を戻して、この回路によって導入された位相シフトの値を制御する。
【００１２】
調整回路１０によって、経路８の制御信号を制御可能な連続時間フィルター、即ちアナログフィルター１１に印加する。この調整回路１０は、経路１２の調整信号に応じて、そして補償回路１３および制御回路１４を介して必要なオフセットまたはファクタリングを与えて、遅延線１５〜１７によって導入された遅延の値を制御する。回路１３および１４も同様に、経路１８の制御信号に応じて必要なオフセットまたはファクタリングを与える。
【００１３】
フィルター１１のカットオフ周波数Ｆcおよび遅延線１５〜１７のいずれかによって導入された遅延Ｔdelは、次式
Ｆc＝Ｋ１．（Ｆref）
Ｔdel＝Ｋ２．１／（Ｆref）
に従って、着信基準周波数信号Ｆrefを追跡するように設定する。
【００１４】
分周器４は、位相シフト回路６および位相比較器７に対する信号について５０％の負荷サイクルを保障し、そして分周比がフィルター１１のカットオフ周波数および遅延線１５〜１７によって導入された遅延をある程度粗制御する。
【００１５】
位相シフト回路６、位相比較器７およびループフィルター９が閉ループ制御系を構成し、この閉ループ制御系が、経路８の制御信号がほぼゼロになるように位相シフトを調整する。位相シフト６および位相比較器７の選択は重要である。特に、
（ｉ）位相シフト回路は、低周波数で実質的にゼロの位相シフトを与え、そして非常に高い周波数では実質的に１８０°の位相シフトを与える位相／周波数特性をもっていなければならない。そして
（ｉｉ）位相比較器とループフィルターとは、分周基準周波数信号および位相シフト化信号が直角位相関係にある場合には、純出力が実質的にゼロでなければならない。
【００１６】
後者の条件によって、位相シフト回路が（９０°＋ｎ．１８０°）の位相シフトを導入する場合に、閉制御ループが確実にロックする。導入できる最大位相シフトが１８０°の場合、ｎ＞０および“高調波ロッキング”の解答は有効に不可能であり、従ってループの補足範囲は非常に広くなる。好ましい位相シフト回路は、図２に示す回路などの一次全域通過特性をもつ能動フィルターである。というのは、この回路は必要な位相／周波数応答を平坦な振幅応答として与えるからである。
【００１７】
あるいは、二次低域フィルターも使用可能である。ただし、周波数追跡回路１が基準周波数における段階的増加を追跡する必要がある場合には、不随する振幅応答が問題になるからである。遅延線を使用することも可能であるが、この場合には、１８０°を越える位相シフトが導入されるので、広い捕捉範囲という作用効果が失われてしまう。
【００１８】
フィルター１１と同様な回路で位相シフト回路６を構成すると、追跡回路が基準周波数信号変化に応答するたびに、フィルター１１を調整することができる。さらに、物理的およびプロセス上の変化の影響−このままでは、フィルター１１の特性がシフトする−を補償することができる。というのは、この影響は位相シフト回路６およびフィルター１１に同じ方法で作用するからである。例えば、フィルター１１に印加される制御電圧にオフセット電圧またはファクターを導入することができる調整回路１０によって基準周波数とフィルター１１の特性間の関係を制御することが可能になる。
【００１９】
遅延線１５〜１７の場合、位相シフト回路６およびフィルター１１に使用するのと同様な回路要素から構成できないため、補償回路１３を使用して、遅延線要素にとって共通でない物理的またはプロセス上の変数への依存性を除去する。また、制御回路１４を使用して、基準周波数に対する各遅延の絶対値だけでなく、任意の特定システムにおいて必要とされる遅延線間の相対遅延を調整することも可能である。
【００２０】
次に図２について説明する。位相シフト回路６は、ＧＢ９６２２１８２．５に記載されているような能動フィルター回路網で構成することができる。そして、経路８の制御電圧を印加し、可変電流源１９を制御して、入力端子２０に印加される入力信号周波数を出力端子２１で位相シフト化する。
【００２１】
最後に図３について説明する。位相比較器７は、専用ＯＲゲートまたは図示のギルバートセルなどのアナログ乗算器で構成すればよい。そして、位相シフト回路６および分周器４からの信号を各対の端子２２および２３に印加し、ループフィルターへの信号を端子２４において誘導する。
【図面の簡単な説明】
図１は本発明装置の概略図である。
図２は図１に示した装置の位相フィルタの回路図である。
図３は図１に示した装置の位相比較器の回路図である。
【符号の説明】
１ 周波数追跡回路
２ カットオフ周波数フィルター
３ 遅延装置
４ 分周器
５ 基準周波数入力信号の経路
６ 位相シフト回路
７ 位相比較器
８ フィードバック回路である経路
９ ループフィルター
１０ 調整回路
１１ アナログフィルター
１２ 調整信号の経路
１３ 補償回路
１４ 制御回路
１５ 遅延線
１６ 遅延線
１７ 遅延線
１８ 遅延線の制御信号の経路

Claims (3)

  1. 基準周波数信号を受信する入力端と、位相シフトされた基準周波数信号を提供する出力端と、制御入力端とを有する一次全域通過型の能動フィルターである連続可変アナログ位相シフト回路（６）と、
    基準周波数信号を受信する第１入力端と、前記連続可変アナログ位相シフト回路（６）の前記出力端に接続された第２入力端と、第一制御信号のための出力端とを有しており、且つ前記第１入力端の信号と前記第２入力端の信号との位相比較を行って前記第一制御信号のための生成を行なう位相比較器（７）と、
    前記位相比較に基づいた位相シフト値を前記制御入力端に入力して前記連続可変アナログ位相シフト回路（６）の制御を行うために、前記第一制御信号を前記連続可変アナログ位相シフト回路（６）の前記制御入力端に印加するフィードバック回路（８）と、
    を備えた周波数追跡装置（１）において、
    前記周波数追跡装置（１）が、第１及び第２入力部並びに出力部を備えた調整回路（１０）を介して連続時間フィルター（１１）に接続されており、
    前記調整回路（１０）の前記第１入力部が前記第一制御信号を受信して、
    前記調整回路（１０）の前記第２入力部が前記第一制御信号と異なる調整信号を受信して、
    前記第一制御信号と前記調整信号とに基づいて生成されたフィルター特性制御信号で前記連続時間フィルター（１１）のフィルタ特性を可変するように、前記フィルタ特性制御信号を前記出力部から前記連続時間フィルター（１１）に送出すると共に、
    さらに、
    前記周波数追跡装置（１）が、第１及び第２入力点並びに出力点を備えた制御回路（１４）を介して複数の遅延線（１５、１６、１７）に接続されており、
    前記制御回路（１４）の前記第１入力点が前記第一制御信号を受信して、
    前記制御回路（１４）の前記第２入力点が前記第一制御信号と異なる第二制御信号を受信して、
    前記第一制御信号と前記第二制御信号とに基づいて生成された遅延制御信号で前記遅延線（１５、１６、１７）の遅延時間を可変するように、前記遅延制御信号を前記出力点から前記遅延線（１５、１６、１７）のそれぞれに送出することを特徴とする周波数追跡装置。
  2. 前記位相比較器（７）が、アナログ乗算器である請求項１記載の周波数追跡装置。
  3. 前記アナログ乗算器が、ギルバートセルである請求項２記載の周波数追跡装置。
JP06936798A 1997-03-07 1998-03-04 周波数追跡装置 Expired - Lifetime JP4334634B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9704719.5 1997-03-07
GBGB9704719.5A GB9704719D0 (en) 1997-03-07 1997-03-07 Frequency tracking arrangements

Publications (2)

Publication Number Publication Date
JPH10327043A JPH10327043A (ja) 1998-12-08
JP4334634B2 true JP4334634B2 (ja) 2009-09-30

Family

ID=10808846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06936798A Expired - Lifetime JP4334634B2 (ja) 1997-03-07 1998-03-04 周波数追跡装置

Country Status (6)

Country Link
US (1) US6114902A (ja)
EP (1) EP0863615B1 (ja)
JP (1) JP4334634B2 (ja)
AT (1) ATE246857T1 (ja)
DE (1) DE69816887D1 (ja)
GB (1) GB9704719D0 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492922B1 (en) * 2000-12-14 2002-12-10 Xilinx Inc. Anti-aliasing filter with automatic cutoff frequency adaptation
JP3558599B2 (ja) * 2001-02-02 2004-08-25 日本電気株式会社 データ伝送システム及びデータ伝送方法
SE519372C2 (sv) * 2001-03-09 2003-02-18 Nat Semiconductor Corp Metod och krets för filtertrimning
DE10122831A1 (de) * 2001-05-11 2002-11-14 Philips Corp Intellectual Pty Integriertes geregeltes DVB-Filter
JP2004172911A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd フィルタ装置
JP2005223439A (ja) * 2004-02-03 2005-08-18 Nec Electronics Corp 周波数設定回路
JP2005328272A (ja) * 2004-05-13 2005-11-24 Nec Electronics Corp Ｐｌｌ回路およびそれを用いた周波数設定回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1300392A (en) * 1969-10-24 1972-12-20 Marconi Instruments Ltd Improvements in or relating to adjustable frequency generator equipments and adaptors therefor
US3835399A (en) * 1972-01-24 1974-09-10 R Holmes Adjustable electronic tunable filter with simulated inductor
JPS5537031A (en) * 1978-09-07 1980-03-14 Trio Kenwood Corp Phase synchronizing circuit
GB2110893B (en) * 1981-12-04 1985-10-16 Philips Electronic Associated Controlled-phase system
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
JPS5972814A (ja) * 1982-10-20 1984-04-24 Sanyo Electric Co Ltd 遅延回路
US4545258A (en) * 1983-07-05 1985-10-08 Rosemount Inc. Circuit with adjustable amplitude and rolloff frequency characteristics
GB2190255B (en) * 1986-04-30 1989-11-29 Philips Electronic Associated Electrical filter
JPH0681317B2 (ja) * 1986-06-16 1994-10-12 株式会社日立製作所 色同期回路
JPH0787332B2 (ja) * 1986-07-18 1995-09-20 株式会社東芝 フイルタ回路の時定数自動調整回路
GB2197553A (en) * 1986-10-07 1988-05-18 Western Digital Corp Phase-locked loop delay line
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
US4873491A (en) * 1987-10-19 1989-10-10 Wilkins Jeffrey K Phase shift circuit utilizing a variable time delay line
US4958120A (en) * 1988-12-27 1990-09-18 Texas Instruments Incorporated Dual feedback tuning method and apparatus
JP2811928B2 (ja) * 1990-07-17 1998-10-15 日本電気株式会社 自動調整フィルタ
US5105108A (en) * 1990-11-14 1992-04-14 Zenith Electronics Corporation Delay circuit with phase locked loop control
JPH07142997A (ja) * 1990-11-29 1995-06-02 Internatl Business Mach Corp <Ibm> ディレイ・ライン較正回路
SE501190C2 (sv) * 1993-04-28 1994-12-05 Ellemtel Utvecklings Ab Digitalt styrd kristalloscillator
DE69618540T2 (de) * 1995-10-31 2002-09-05 Koninkl Philips Electronics Nv Filtervorrichtung zur Verarbeitung einer Vielzahl von Kanälen in einem Kabelfernsehverteilungssystem

Also Published As

Publication number Publication date
JPH10327043A (ja) 1998-12-08
GB9704719D0 (en) 1997-04-23
EP0863615B1 (en) 2003-08-06
ATE246857T1 (de) 2003-08-15
EP0863615A1 (en) 1998-09-09
DE69816887D1 (de) 2003-09-11
US6114902A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
US8433018B2 (en) Methods and apparatus for frequency synthesis with feedback interpolation
JP2993200B2 (ja) 位相同期ループ
JP4334634B2 (ja) 周波数追跡装置
JPH02114707A (ja) 位相固定ループを変調する装置と方法
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
GB2323985A (en) Frequency tracking arrangements
JPH03190405A (ja) 交流信号発生装置
JP3712141B2 (ja) 位相同期ループ装置
JPH0758637A (ja) 周波数シンセサイザ
JP3081418B2 (ja) フィルタの自動調整回路
JPH07123123A (ja) ４相位相変調回路
JPS6326030A (ja) Ｐｌｌ回路
JPH10256899A (ja) 無調整化電圧制御発振回路
JPH10303708A (ja) 周波数逓倍回路
RU1826119C (ru) Формирователь сигналов с линейной частотной модул цией
JPH0342008B2 (ja)
KR19980026106A (ko) 주파수 체배장치
JPH09116432A (ja) 可変周波数発生装置およびその出力周波数制御方法
JPH033420A (ja) Ｐｌｌ回路
JPH05110432A (ja) Ｐｌｌ周波数シンセサイザ
JPH01129615A (ja) 周波数シンセサイザ装置
KR19980029355A (ko) 수정 발진기 및 전압 제어 발진기를 이용한 캐리어주파수 조정장치
JP2001044829A (ja) 位相同期回路
JPH0364126A (ja) フェイズロックドループ発振回路
JPH02294119A (ja) 位相調整装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term