JPH01129615A - 周波数シンセサイザ装置 - Google Patents
周波数シンセサイザ装置Info
- Publication number
- JPH01129615A JPH01129615A JP62287543A JP28754387A JPH01129615A JP H01129615 A JPH01129615 A JP H01129615A JP 62287543 A JP62287543 A JP 62287543A JP 28754387 A JP28754387 A JP 28754387A JP H01129615 A JPH01129615 A JP H01129615A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- conversion gain
- frequency
- pll
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、自動車電話、多チャンネル・トランシーバ等
の送信周波数および受信周波数の切替え用周波数シンセ
サイザ装置に関するものである。
の送信周波数および受信周波数の切替え用周波数シンセ
サイザ装置に関するものである。
（従来の技術）
第２図は従来の周波数シンセサイザ装置の構成を示す。
同図において２１は基準発振器であり、固定分周器２２
に接続している。２３は電圧制御発振器（以下ＶＣ○と
略す）であり、可変分周器２４に接続されている。固定
分周器２２および可変分周器２４は、位相比較器２５に
接続されている。位相比較器２５は低域通過フィルタ（
以下ＬＰＦと略す）２６に接続され、ＬＰＦ２６はｖｃ
ｏ２３に接続されている。
に接続している。２３は電圧制御発振器（以下ＶＣ○と
略す）であり、可変分周器２４に接続されている。固定
分周器２２および可変分周器２４は、位相比較器２５に
接続されている。位相比較器２５は低域通過フィルタ（
以下ＬＰＦと略す）２６に接続され、ＬＰＦ２６はｖｃ
ｏ２３に接続されている。
次に動作について説明する。
第２図において、基準発振器２１およびＶＣＯ２３の発
振周波数をそれぞれ、ｆ、。。およびｆ ｖｃｏとし、
固定分周器２２および可変分周器２４の分周数をそれぞ
れＮ、Ｍとすると、周波数シンセサイザがロックしたと
きには、次式が成立する。
振周波数をそれぞれ、ｆ、。。およびｆ ｖｃｏとし、
固定分周器２２および可変分周器２４の分周数をそれぞ
れＮ、Ｍとすると、周波数シンセサイザがロックしたと
きには、次式が成立する。
（１）式において、左辺は固定分周器２２の発振周波数
を固定分周器２２で分周した周波数を表わしており、こ
の周波数が周波数シンセサイザの指定し得るチャンネル
間隔になる。
を固定分周器２２で分周した周波数を表わしており、こ
の周波数が周波数シンセサイザの指定し得るチャンネル
間隔になる。
一方、右辺は、ｖｃｏ２３の発振周波数を可変分周器２
４で分周した周波数を表わしており、可変分周器の分周
数Ｍは、チャンネル指定信号等で可変する。したがって
、（１）式で となる。
４で分周した周波数を表わしており、可変分周器の分周
数Ｍは、チャンネル指定信号等で可変する。したがって
、（１）式で となる。
すなわち、ＶＣＯの出力周波数は基準発振器２１の出力
周波数と固定分周器２２の分周数で定まるチャンネル間
隔にチャンネル指定信号等で指定して定める可変分周器
の分周数を掛けた周波数になる。
周波数と固定分周器２２の分周数で定まるチャンネル間
隔にチャンネル指定信号等で指定して定める可変分周器
の分周数を掛けた周波数になる。
このように、従来の周波数シンセサイザ装置でも、チャ
ンネル指定信号により、可変分周器の分周数Ｍを定める
ことにより、所定の発振周波数出力を得ることができる
。
ンネル指定信号により、可変分周器の分周数Ｍを定める
ことにより、所定の発振周波数出力を得ることができる
。
（発明が解決しようとする問題点）
」二記従来の周波数シンセサイザ装置では、■ＣＯ１可
変分周器、位相比較器、Ｌ Ｐ Ｆより構成されている
ＰＬＬループのループ・ゲインが一定であるため、チャ
ンネル切替え時間が長くなる欠点があった。さらに、Ｐ
ＬＬ周波数シンセサイザのｖＣＯに変調信号Ｖｍｏｄを
加えることにより、直接変調方式のＦＭ変調器として使
用するときには、変調周波数特性が高域通過フィルタ（
ＨＰＦ）になるため、周波数の低域成分が通らなくなる
欠点があった。
変分周器、位相比較器、Ｌ Ｐ Ｆより構成されている
ＰＬＬループのループ・ゲインが一定であるため、チャ
ンネル切替え時間が長くなる欠点があった。さらに、Ｐ
ＬＬ周波数シンセサイザのｖＣＯに変調信号Ｖｍｏｄを
加えることにより、直接変調方式のＦＭ変調器として使
用するときには、変調周波数特性が高域通過フィルタ（
ＨＰＦ）になるため、周波数の低域成分が通らなくなる
欠点があった。
本発明の目的は、従来の欠点を解消し、チャンネル切替
え時間の短縮化および変調器として使用したとき、変調
周波数特性が低域まで伸びたＰＬＴ、周波数シンセサイ
ザ装置を提供することである。
え時間の短縮化および変調器として使用したとき、変調
周波数特性が低域まで伸びたＰＬＴ、周波数シンセサイ
ザ装置を提供することである。
（問題点を解決するための手段）
本発明の周波数シンセサイザ装置は、基準発振器と、固
定分周器と、位相比較器と、可変分周器とＶＣＯとＬ
Ｐ Ｆを備えたＰＬＬループ（７）ＬＰＦとＶＣｏの間
に変換利得切替回路を挿入したものである。
定分周器と、位相比較器と、可変分周器とＶＣＯとＬ
Ｐ Ｆを備えたＰＬＬループ（７）ＬＰＦとＶＣｏの間
に変換利得切替回路を挿入したものである。
（作 用）
本発明によれば、チャンネル切替え時には、補正回路に
より、ｖＣＯの変調感度を上げることによりチャンネル
切替えの高速化ができる。
より、ｖＣＯの変調感度を上げることによりチャンネル
切替えの高速化ができる。
また、変調器として使用するときには、補正回路により
、ＶＣＯの変調感度を下げることにより、変調周波数特
性を低域まで伸ばすことができる。
、ＶＣＯの変調感度を下げることにより、変調周波数特
性を低域まで伸ばすことができる。
（実施例）
本発明の一実施例を第１図に基づいて説明する。
第１図は本発明の周波数シンセサイザ装置の構成を示す
ブロック図である。同図において、１１は基準発振器で
あり、固定分周器１２に接続されている。
ブロック図である。同図において、１１は基準発振器で
あり、固定分周器１２に接続されている。
１３はｖＣＯであり、可変分局器１４に接続されている
。固定分周器１２および可変分周器１４は、位相比較器
１５に接続されている。位相比較器１５はＬＰＦ１６に
接続され、ＬＰＦ１６は、変換利得切替回路１７を経て
、ＶＣＯ１３に接続されている。
。固定分周器１２および可変分周器１４は、位相比較器
１５に接続されている。位相比較器１５はＬＰＦ１６に
接続され、ＬＰＦ１６は、変換利得切替回路１７を経て
、ＶＣＯ１３に接続されている。
次に動作について説明する。
位相比較器１５の検波感度をｇ（φ）、ＬＰＦ］６の伝
達関数のラプラス変換表示をＦ （Ｓ）、基準発振器１
１およびＶＣＯ１３の出力のラプラス変換をそれぞれ、
０□（ｓ）、 ｅ□（Ｓ）とするとＬＰＦ１６の出力
電圧ｖｏは次式で与えられる。
達関数のラプラス変換表示をＦ （Ｓ）、基準発振器１
１およびＶＣＯ１３の出力のラプラス変換をそれぞれ、
０□（ｓ）、 ｅ□（Ｓ）とするとＬＰＦ１６の出力
電圧ｖｏは次式で与えられる。
ここで、変換利得切替回路１７について説明する、変換
利得切替回路１７において、アナログスイッチｓｗ、、
ｓｗ、は切替え信号により、交互にＯＮ。
利得切替回路１７において、アナログスイッチｓｗ、、
ｓｗ、は切替え信号により、交互にＯＮ。
ＯＦＦされる。
（ケース１）
アナログスイッチＳＷ、がＯＮでＳＷ２がＯＦＦのとき
、ＬＰＦ１６の出力がＶＣＯ１３に直接接続されるので
、ＶＣＯ１３の変換利得をに？とすると、（３）式より となる。したがって、このＰＬＬループの閉ループ伝達
関数Ｈ（Ｓ） ＝０２ （Ｓ） ／ （Ｊ 、、 （Ｓ
）はとなる。
、ＬＰＦ１６の出力がＶＣＯ１３に直接接続されるので
、ＶＣＯ１３の変換利得をに？とすると、（３）式より となる。したがって、このＰＬＬループの閉ループ伝達
関数Ｈ（Ｓ） ＝０２ （Ｓ） ／ （Ｊ 、、 （Ｓ
）はとなる。
（ケース２）
アナログスイッチＳＷ１がＯＦＦでＳＷ２がＯＮのとき
、ＬＰＦ］、６の出力Ｖ。、変換利得切替回路１７の出
力をＶ。′とすると、クーロンの法則からとなる。この
ときＰＬＬループの閉ループ伝達関数をＩ（′（Ｓ）と
すると、 となる。（５）式と（７）式を比較すると、（５）式の
に？にＣ１／（Ｃ３，＋Ｃ２）を掛けることにより（７
）式％式％ すなわち、変換利得切替回路１７により、ＶＣｏｌ３の
変換利得を１倍とＣ１／（Ｃ，十Ｃ２）倍に切替えるこ
とができる。
、ＬＰＦ］、６の出力Ｖ。、変換利得切替回路１７の出
力をＶ。′とすると、クーロンの法則からとなる。この
ときＰＬＬループの閉ループ伝達関数をＩ（′（Ｓ）と
すると、 となる。（５）式と（７）式を比較すると、（５）式の
に？にＣ１／（Ｃ３，＋Ｃ２）を掛けることにより（７
）式％式％ すなわち、変換利得切替回路１７により、ＶＣｏｌ３の
変換利得を１倍とＣ１／（Ｃ，十Ｃ２）倍に切替えるこ
とができる。
このように、」二記実施例によれば、変換利得切替回路
１７において、（ケース１）によれば、ＶＣｏｌ、３の
変換利得はにアとなり、（ケース２）によＶＣｏｌ、３
の変換利得に？を小さくすると、雑音帯域を小さくして
、入力信号ジッタや入力雑音の影響を小さくすることが
できる。したがって、ＰＬＬの引き込み過程においては
、Ｋ、を大きくし、Ｐ Ｌ Ｌのロック後には、Ｋ、Ｔ
を小さくすることにより、引き込み時間の高速化をし、
ロック後のｖＣＯのＣ／Ｎおよび安定性を向上できる。
１７において、（ケース１）によれば、ＶＣｏｌ、３の
変換利得はにアとなり、（ケース２）によＶＣｏｌ、３
の変換利得に？を小さくすると、雑音帯域を小さくして
、入力信号ジッタや入力雑音の影響を小さくすることが
できる。したがって、ＰＬＬの引き込み過程においては
、Ｋ、を大きくし、Ｐ Ｌ Ｌのロック後には、Ｋ、Ｔ
を小さくすることにより、引き込み時間の高速化をし、
ロック後のｖＣＯのＣ／Ｎおよび安定性を向上できる。
（発明の効果）
本発明によれば、ＰＬＬ周波数シンセサイザのＬＰＦと
ｖＣＯの間に変換利得切替回路を挿入したものであり、
切替え信号を切替えることにより、ＰＬＬの引き込み過
程での速い応答性を有し、またＰ Ｌ Ｌのロック状態
で雑音帯域を小さくすることにより、入力信号ジッタや
入力雑音の影響を小さくすることができ、さらにｖＣＯ
に変調信号を加えて変調器として使用するとき、Ｋアを
小さくすると、変調周波数を低域まで伸ばすことができ
、音声帯域より低い周波数帯を用いたデータ伝送や、デ
ィジタル無線用の変調器として使用することができ、そ
の実用上の効果は極めて大である。
ｖＣＯの間に変換利得切替回路を挿入したものであり、
切替え信号を切替えることにより、ＰＬＬの引き込み過
程での速い応答性を有し、またＰ Ｌ Ｌのロック状態
で雑音帯域を小さくすることにより、入力信号ジッタや
入力雑音の影響を小さくすることができ、さらにｖＣＯ
に変調信号を加えて変調器として使用するとき、Ｋアを
小さくすると、変調周波数を低域まで伸ばすことができ
、音声帯域より低い周波数帯を用いたデータ伝送や、デ
ィジタル無線用の変調器として使用することができ、そ
の実用上の効果は極めて大である。
第１図は本発明の一実施例における周波数シンセサイザ
装置のブロック図、第２図は従来の周波数シンセサイザ
装置のブロック図である。 １】、、２１・・基準発振器、１．２．２２・・・固定
分周器、１．３．２３・ｖＣＯ，１４，２Ｌ＝可変分周
器、１５．２５・・・位相比較器、１．６．２６・・・
ＬＰＦ、１．７・・・変換利得切替回路。 特許出願人 松下電器産業株式会社 ＝８−
装置のブロック図、第２図は従来の周波数シンセサイザ
装置のブロック図である。 １】、、２１・・基準発振器、１．２．２２・・・固定
分周器、１．３．２３・ｖＣＯ，１４，２Ｌ＝可変分周
器、１５．２５・・・位相比較器、１．６．２６・・・
ＬＰＦ、１．７・・・変換利得切替回路。 特許出願人 松下電器産業株式会社 ＝８−
Claims (1)
- 基準発振器と、固定分周器と、位相比較器と、可変分周
器と電圧制御発振器と低域通過フィルタを備えたＰＬＬ
ループの、前記低域通過フィルタと電圧制御発振器の間
に変換利得切替回路を挿入したことを特徴とする周波数
シンセサイザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287543A JPH01129615A (ja) | 1987-11-16 | 1987-11-16 | 周波数シンセサイザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287543A JPH01129615A (ja) | 1987-11-16 | 1987-11-16 | 周波数シンセサイザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129615A true JPH01129615A (ja) | 1989-05-22 |
Family
ID=17718696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287543A Pending JPH01129615A (ja) | 1987-11-16 | 1987-11-16 | 周波数シンセサイザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129615A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786733A (en) * | 1995-12-04 | 1998-07-28 | Nec Corporation | Phase-locked oscillating circuit with a frequency fluctuation detecting circuit |
| US7408416B2 (en) | 2005-05-24 | 2008-08-05 | Yokogawa Electric Corporation | Phase locked loop, signal generating apparatus and synchronization method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342544A (en) * | 1976-09-30 | 1978-04-18 | Oki Electric Ind Co Ltd | Angular modulation system |
| JPS6127923A (ja) * | 1984-07-17 | 1986-02-07 | Denichi Mizuno | ヒト腫瘍壊死因子の製造法 |
-
1987
- 1987-11-16 JP JP62287543A patent/JPH01129615A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342544A (en) * | 1976-09-30 | 1978-04-18 | Oki Electric Ind Co Ltd | Angular modulation system |
| JPS6127923A (ja) * | 1984-07-17 | 1986-02-07 | Denichi Mizuno | ヒト腫瘍壊死因子の製造法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786733A (en) * | 1995-12-04 | 1998-07-28 | Nec Corporation | Phase-locked oscillating circuit with a frequency fluctuation detecting circuit |
| US7408416B2 (en) | 2005-05-24 | 2008-08-05 | Yokogawa Electric Corporation | Phase locked loop, signal generating apparatus and synchronization method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US4211975A (en) | Local signal generation arrangement | |
| US5991605A (en) | Method and circuit for creating a modulated signal in a transceiver | |
| JP2001512948A (ja) | 段階制御型周波数合成装置 | |
| JPS58105631A (ja) | 周波数変調送信機 | |
| JP2004518382A (ja) | ２点変調を有するトランシーバのトリミング法 | |
| US4097816A (en) | Tuning system | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JP3451117B2 (ja) | 離散時間信号処理装置 | |
| JPH01129615A (ja) | 周波数シンセサイザ装置 | |
| US4095190A (en) | Tuning system | |
| JP4334634B2 (ja) | 周波数追跡装置 | |
| JP3936073B2 (ja) | 位相ロックドループからなる装置、この装置からなる電子装置及び発振器の周波数を変調する方法 | |
| JPH0969729A (ja) | Ｐｌｌ回路を付加したｆｍ変調器 | |
| JPS5832810B2 (ja) | 位相同期形ディジタル周波数シンセサイザ | |
| JP2638101B2 (ja) | Ｆｍ変調回路 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPS6027206B2 (ja) | Ｆｍ変調回路 | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS6237569B2 (ja) | ||
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPH06350656A (ja) | Ｆｓｋ変調装置 | |
| JP3281833B2 (ja) | Ｐｌｌ回路 | |
| JPH03147409A (ja) | 周波数変調器 | |
| JPS5848507A (ja) | 変調器 |