JP2001512948A - 段階制御型周波数合成装置 - Google Patents

段階制御型周波数合成装置

Info

Publication number
JP2001512948A
JP2001512948A JP2000506725A JP2000506725A JP2001512948A JP 2001512948 A JP2001512948 A JP 2001512948A JP 2000506725 A JP2000506725 A JP 2000506725A JP 2000506725 A JP2000506725 A JP 2000506725A JP 2001512948 A JP2001512948 A JP 2001512948A
Authority
JP
Japan
Prior art keywords
frequency
signal
synthesizer
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000506725A
Other languages
English (en)
Inventor
アンドレ デッカー
Original Assignee
ノキア ネットワークス オサケ ユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノキア ネットワークス オサケ ユキチュア filed Critical ノキア ネットワークス オサケ ユキチュア
Publication of JP2001512948A publication Critical patent/JP2001512948A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 本発明は、周波数合成装置を制御する方法に係ると共に、制御可能な出力信号周波数を有する周波数合成装置であって、直接デジタル合成器(100)を備えていて、その出力信号が位相固定ループ(102)の入力に接続されるような周波数合成装置にも係る。この合成装置の安定化時間を減少するために、直接デジタル合成器(100)は、その直接デジタル合成器の周波数を所定の周波数段階で第１周波数から第２周波数へ制御するための手段(204)を備えている。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、制御可能な出力信号周波数を有する周波数合成装置であって、直接
デジタル合成器を備え、その出力信号が位相固定ループの入力に接続された周波
数合成装置に係る。
【０００２】
【背景技術】
電子装置において、周波数合成装置は、例えば、無線送信器又は受信器に異な
る周波数の信号を発生するための共通のコンポーネントである。周波数合成装置
は、通常、位相固定ループで実施される。図１は、周波数合成装置の既知の実施
例を示す。周波数合成装置は、直接デジタル合成器１００を備え、その出力１０
６が位相固定ループ１０２の入力に接続される。合成装置が発生すべき周波数を
指示する制御信号１０４が直接デジタル合成器に与えられる。
【０００３】 直接デジタル合成器は、その出力周波数を非常に迅速にスイッチング即ち切り
換えることができる。典型的なスイッチング値は、１μｓ以下であるが、これに
よって発生される信号は、テレコミュニケーションの用途にとって著しいノイズ
及び干渉をしばしば含む。更に、現在の技術を使用するデジタル合成器では比較
的低い周波数（約１００ＭＨｚ）しか得ることができない。これは、デジタル合
成器の後に位相固定ループを直列に接続することが一般的だからである。位相固
定ループは、周波数合成装置のスペクトルを純化し、そしてデジタル合成器の周
波数を、別のより高い周波数へと移行するように働く。位相固定ループは、ルー
プフィルタにより周波数合成装置のスペクトルを改善し、そして位相固定ループ
の助けにより、周波数合成装置の出力信号は、所望の周波数レンジへシフトされ
る。
【０００４】 位相固定ループにおける問題は、出力周波数が変化するときに、ループが低速
であって、位相固定ループの安定化時間と、ノイズ及び干渉の抑制との間に正し
い妥協を見つけることがしばしば困難なことである。 上記問題を解決するために幾つかの解決策が提供されている。既知の方法は、
ループが新たな周波数に安定化するときに位相固定ループの巾を増加することで
ある。このような解決策により必要とされる二重速度ループフィルタは、大きさ
決めが困難であると共に、必要とされるスイッチからの干渉ピークによって干渉
が生じる。帯域巾が変化するときには、スイッチがループフィルタキャパシタへ
電荷を注入する。これは、電圧制御発振器の出力に電圧ステップを生じさせる。
位相固定ループが低速動作モードにスイッチされた状態では、電圧ステップが非
常にゆっくりと減衰するだけである。
【０００５】 既知の解決策は、２つの位相検出器及び２つのループフィルタを使用し、これ
らは速度が異なりそして並列に動作する。高速度のループは、位相エラーが高い
ときだけ使用され、即ち同期の第１部分中だけ使用される。低速ループは、位相
エラーが低いときに使用され、即ち同期の最後の部分中、及び同期の後に使用さ
れる。米国特許第５，１４２，２４６号は、このような方法を開示している。こ
の方法に必要とされる非常に多数の余分なコンポーネントは、実施のための費用
を増大するという欠点をもたらす。
【０００６】 別の既知の解決策では、位相固定ループの１つ以上の分割比が同期中に調整さ
れて、位相固定ループの伝達関数の１つ以上の極を補償し、ループフィルタの帯
域巾を増加することなく安定化時間が短縮される。米国特許第５，３７１，４８
０号は、このような方法を教示する。要約すれば、ループ位相検出器の入力に現
われる急激な周波数ステップが、ループの出力周波数に急激な変化を得るように
予め歪められる。この方法が効果的であり即ち予めの歪みが充分な解決策となる
ためには、位相固定ループの分割係数が比較的高くなければならない。これは、
従来の位相固定ループでは問題でなく、直接デジタル合成器が位相固定ループと
共に使用されるときには、デジタル合成器では高い周波数分解能が得られるが、
位相固定ループでは得られない。ある場合には、デジタル合成器が、位相変調器
としても使用される。この場合にも、位相固定ループは、位相変調が歪まないよ
うにするために高速でなければならない。位相固定ループの位相ノイズをできる
だけ低く保持するために、速度に関わりなく、小さな分割係数を選択しなければ
ならない。これは、位相固定ループの周波数分解能が極の補償に対して充分に高
くないことを意味する。
【０００７】
【発明の開示】
本発明の目的は、上記問題を解消するような周波数合成装置、及び周波数合成
装置の制御方法を提供することである。これは、冒頭で述べた形式の周波数合成
装置において、直接デジタル合成器が、直接デジタル合成器の周波数を所定の周
波数段階に基づいて第１周波数から第２周波数へ制御するための手段を備えたこ
とを特徴とする周波数合成装置によって達成される。
【０００８】 又、本発明は、周波数合成装置を制御する方法であって、直接デジタル合成器
によって第１周波数を発生し、そして位相固定ループによって第２周波数を発生
し、第１の周波数は、位相固定ループの入力信号であり、そして第２の周波数に
おける位相固定ループの出力信号は、周波数合成装置の出力信号であるという方
法にも係る。本発明の方法は、第２の周波数が変化するときに、第１の周波数が
所望の所定の応答に基づいて段階的に変化するように直接デジタル合成器を制御
することを特徴とする。 本発明の好ましい実施形態は、従属請求項に記載する。
【０００９】 本発明は、位相固定ループの入力信号の周波数が切り換えられるときに、ルー
プの段階的応答を補償するように、切り換え段階が予め歪められる。この予めの
歪みは、直接デジタル合成器を制御することによって実行される。 本発明の周波数合成装置は、多数の効果を発揮する。位相固定ループの入力信
号の周波数が予め歪められるので、ループの安定化時間は、帯域巾の変化を伴わ
ずに短縮する。装置のアナログ構造は、著しく複雑にならない。更に、歪みは、
直接デジタル合成器によって与えられるので、位相固定ループに高い分割係数を
伴わずに充分な周波数分解能を得ることができる。
【００１０】
【発明を実施するための最良の形態】
以下、添付図面を参照して、本発明の好ましい実施形態を詳細に説明する。 本発明の好ましい実施形態による周波数合成装置を示した図２について説明す
る。本発明の周波数合成装置は、直列に接続された直接デジタル合成器１００及
び位相固定ループ１０２を備えている。直接デジタル合成器１００は、デジタル
形態で所望の周波数を発生する実際の合成ブロック２００を備えている。この合
成ブロック２００は、既知のやり方で実施することができる。発振器又はそれに
対応する周波数ソース２０２から合成ブロックへ入力として信号が供給される。
直接デジタル合成器１００は、合成ブロック２００の動作を制御するための制御
手段２０４を更に備えている。この制御手段は、例えば、プロセッサで実施する
ことができる。合成装置が発生すべき周波数を指示する情報１０４は、制御手段
へ入力として送られる。第２の入力２０６は、直接デジタル合成器１００の出力
における所望の段階応答である。これは、以下で詳細に説明する。合成ブロック
２００により発生される信号は、デジタル形態であるから、直接デジタル合成器
は、更に、デジタル／アナログコンバータも備えている。Ｄ／Ａコンバータの出
力信号は、不必要な高調波信号をフィルタするフィルタ２１２へ送られる。フィ
ルタ２１２から、信号ｆDD１０６が位相固定ループ１０２へ送られる。
【００１１】 位相固定ループ１０２は、信号を除数Ｒで除算して基準信号２２４を得るため
の周波数分割器２１４を備えている。基準信号２２４は、位相検出器２１６へ送
られる。この位相検出器は、基準信号２２４を第２の周波数分割器２２２の出力
信号２２８と比較する。比較の結果として、位相検出器の出力は、位相検出器の
入力信号の位相エラーに応答するエラー信号２２６を形成する。この信号は、フ
ィルタ２１８へ送られる。フィルタ動作の後に、エラー信号は、電圧制御発振器
２２０に送られ、該発振器は、エラー信号に応答して、出力信号ｆVCO１０８を 発生する。又、出力信号は、信号を除数Ｎで除算する第２の周波数分割器２２２
へも送られる。周波数分割器で分割された信号２２２は、上述したように、位相
検出器へ第２の入力として送られる。従って、上記解決策では、周波数合成装置
の出力信号ｆVCO１０８は、次の式で表わされる。 ｆVCO＝（Ｎ／Ｒ）ｆDDS
【００１２】 周波数合成装置の出力信号ｆVCO１０８の周波数は、直接デジタル合成器を制 御することにより切り換えられる。この制御は、合成装置の周波数が切り換わる
べきところの周波数又はチャンネル番号を制御手段２０４に指示する信号１０４
によって行われる。本発明の解決策では、所望の周波数への切り換えが行なわれ
るところの段階応答も、制御手段へ入力として与えられる。公知技術では、新た
な周波数へ切り換わるのに１つのステップが使用される。本発明の解決策では、
新たな周波数へ切り換わるのに多数の小さなステップが使用され、位相固定ルー
プの安定化時間を短縮することができる。
【００１３】 図３は、段階応答の一例を示す図である。この図の横軸は時間を表わし、そし
て縦軸は直接デジタル合成器の出力周波数ｆDDSを表わす。周波数は、第１周波 数ｆ1から第２周波数ｆ2へ多数の小さなステップで切り換えられ、図中の実線３
００で示された発振パターンが形成される。換言すれば、図中の破線３０２で示
された形態の位相固定ループ発振に対抗するように意図される。
【００１４】 図４に示された本発明の第２の好ましい実施形態による周波数合成装置につい
て説明する。本発明の周波数合成装置は、上述したように、直列接続された直接
デジタル合成器１００及び位相固定ループ１０２を備えている。直接デジタル合
成器１００の構造は、上記と同様であり、即ち実際の合成ブロック２００と、発
振器又は対応する周波数ソース２０２と、合成ブロック２００の動作を制御する
ための制御手段２０４とを備えている。合成装置が発生すべき周波数を指示する
情報１０４は、制御手段へ入力として送られる。第２の入力２０６は、直接デジ
タル合成器１００の出力における所望の段階応答である。直接デジタル合成器は
、更に、Ｄ／Ａコンバータ２１０及びフィルタ２１２を備えている。合成器の出
力信号ｆDDS１０６は、位相固定ループ１０２へ送られる。
【００１５】 位相固定ループ１０２は、所望の周波数ｆLO４０２を発生するための局部発振
器４００を備えている。この局部発振器の出力信号４０２は、ミクサ４０４へ送
られ、ここで、ＦLOと直接デジタル合成器の出力信号ｆDDSとが乗算され、周波 数変換が行なわれる。乗算された信号４０６は、フィルタ４０８へ送られ、この
フィルタは、信号から不所望な周波数をフィルタ除去し、周波数ｆLO＋ｆDDS又 はｆLO−ｆDDSのいずれかのみ一般的に通過させる。フィルタからの出力信号は 、更に、第１の周波数分割器２１４へ送られ、この分割器は、信号を除数Ｒで除
算して、基準信号２２４を得る。この基準信号２２４は、位相検出器２１６へ送
られる。この位相検出器は、基準信号２２４を第２の周波数分割器２２２の出力
信号２２８と比較する。この比較の結果として、位相検出器の出力は、位相検出
器のそれら入力信号の位相エラーに応答するエラー信号２２６より成る。この信
号は、フィルタ２１８へ送られる。フィルタ動作の後に、エラー信号は、電圧制
御発振器２２０へ送られ、この発振器は、エラー信号に応答しそして出力信号ｆ VCO １０８を発生する。又、出力信号は、第２の周波数分割器２２２へも送られ 、これは、信号を除数Ｎで除算する。この周波数分割器で除算された信号２２８
は、上述したように、位相検出器へ第２入力として送られる。従って、上記の解
決策において、周波数合成装置の出力信号ｆVCO１０８は、次の式で表わされる 。 ｆVCO＝（Ｎ／Ｒ）（ｆLO±ｆDDS）
【００１６】 図５に示された本発明の別の好ましい実施形態による周波数合成装置について
説明する。この場合にも、本発明の周波数合成装置は、直列接続された直接デジ
タル合成器１００及び位相固定ループ１０２を備えている。直接デジタル合成器
１００の構造は、上述した通りであり、即ち実際の合成ブロック２００と、発振
器又は対応する周波数ソース２０２と、合成ブロック２００の動作を制御する制
御手段２０４とを備えている。合成装置が発生すべき周波数を指示する情報１０
４は、制御手段へ入力として送られる。第２の入力２０６は、直接デジタル合成
器１００の出力における所望の段階応答である。直接デジタル合成器は、更に、
Ｄ／Ａコンバータ２１０及びフィルタ２１２を備えている。合成器の出力信号ｆ DDS １０６は、位相固定ループ１０２に送られる。
【００１７】 位相固定ループ１０２は、信号を除数Ｒで除算して基準信号２２４を得る周波
数分割器２１４を備えている。この基準信号２２４は、位相検出器２１６に送ら
れる。位相検出器は、基準信号２２４を第２の周波数分割器２２２の出力信号２
２８と比較する。比較の結果として、位相検出器の出力は、位相検出器のそれら
入力信号の位相エラーに応答するエラー信号２２６を含む。この信号は、フィル
タ２１８へ送られる。フィルタ動作の後に、エラー信号は、電圧制御発振器２２
０へ送られ、この発振器は、エラー信号に応答して、出力信号ｆVCO１０８を発 生する。
【００１８】 位相固定ループ１０２は、更に、所望の周波数ｆLO５０２を発生するための局
部発振器５００も備えている。局部発振器の出力信号５０２及び電圧制御発振器
の出力信号１０８は、ミクサ５０４へ送られ、ここで、ｆLO及び電圧制御発振器
の出力信号ｆVCOが乗算されて、所望の周波数変換が達成される。乗算された信 号５０６は、更に、フィルタ５０８へ送られ、該フィルタは、信号から高調波周
波数を除去する。フィルタの出力信号５１０は、今や、式｜ｆVCO−ｆLO｜で表 わされ、これは、信号を除数Ｎで除算する第２の周波数分割器２２２に送られる
。周波数分割器で除算された信号２２８は、位相検出器２１６へ第２の入力とし
て送られる。上記解決策では、周波数合成装置の出力信号ｆVCO１０８は、次の 式で表わされる。 ｆVCO＝ｆLO±（Ｎ／Ｒ）ｆDDS
【００１９】 上記の実施形態は、本発明を単に例示したものに過ぎない。位相固定ループの
入力の信号周波数が切り換えられるときに切り換えステップを予め歪めるという
本発明の考え方は、直接デジタル合成器及び位相固定ループを含む種々の周波数
合成装置に適用することができる。従って、本発明は、添付図面の例を参照して
説明したが、これに限定されるものではなく、請求の範囲に記載した本発明の精
神及び範囲内で種々の変更がなされ得ることが明らかであろう。
【図面の簡単な説明】
【図１】 公知の解決策を示す図である。
【図２】 本発明の周波数合成装置の構造例を示す図である。
【図３】 段階的応答を示す図である。
【図４】 本発明による周波数合成装置の第２の構造例を示す図である。
【図５】 本発明による周波数合成装置の第３の構造例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 制御可能な出力信号周波数を有する周波数合成装置であって
    、直接デジタル合成器(100)を備え、その出力信号が位相固定ループ(102)の入力
    に接続されている周波数合成装置において、上記直接デジタル合成器(100)は、 その直接デジタル合成器の周波数を所定の周波数段階に基づいて第１周波数から
    第２周波数へ制御する手段(204)を備えたことを特徴とする周波数合成装置。
  2. 【請求項２】 上記周波数合成装置は、出力信号の周波数が上記手段(204) により制御されるデジタル合成器(200)と、信号成分を除去するフィルタ(212)が
    出力に機能的に接続されたデジタル／アナログコンバータ(210)と、基準信号(22
    4)を発生する第１周波数分割器(214)と、基準信号及び第２信号(228)に基づいて
    エラー信号を発生するための位相検出器(216)と、エラー信号から信号成分を除 去するフィルタ(218)と、フィルタされたエラー信号に応答する電圧制御発振器(
    220)と、発振器の出力信号(108)を分割しそして出力が第２信号(228)より成る第
    ２周波数分割器とを備えている請求項１に記載の周波数合成装置。
  3. 【請求項３】 上記周波数合成装置は、局部周波数(402)を発生するための 発振器(400)と、直接デジタル合成器の出力信号(106)を局部周波数(402)で乗算 するためのミクサ(404)とを備え、その出力信号(406)は、フィルタ(408)を経て 位相固定ループ(102)の入力に機能的に接続される請求項２に記載の周波数合成 装置。
  4. 【請求項４】 上記周波数合成装置は、局部周波数(502)を発生するための 発振器(500)と、電圧制御発振器(220)の出力信号(108)を局部周波数(502)で乗算
    するためのミクサ(504)とを備え、その出力信号(506)は、フィルタ(508)を経て 第２周波数分割器(222)の入力に機能的に接続される請求項２に記載の周波数合 成装置。
  5. 【請求項５】 周波数合成装置を制御する方法であって、直接デジタル合成
    器(100)によって第１周波数を発生し、そして位相固定ループ(102)によって第２
    周波数を発生し、第１の周波数は、位相固定ループ(102)の入力信号であり、そ して第２の周波数における位相固定ループの出力信号は、周波数合成装置の出力
    信号であるという方法において、 第２の周波数が変化するときに、第１の周波数が所望の所定の応答に基づいて
    段階的に変化するように直接デジタル合成器(100)を制御することを特徴とする 方法。
  6. 【請求項６】 第１の周波数を有する信号がデジタル合成器(200)において 発生され、この信号はアナログ形態に変換され、この信号から信号成分がフィル
    タされ、そしてデジタル合成器は、制御手段(204)により、制御手段の第２入力 における段階応答(206)に基づき制御手段の入力の周波数(104)へと制御される請
    求項５に記載の方法。
  7. 【請求項７】 上記信号は、局部発振器(400,500)で発生された周波数を信 号に乗算することにより位相固定ループ(102)において周波数変換を受ける請求 項５に記載の方法。
JP2000506725A 1997-08-06 1998-08-04 段階制御型周波数合成装置 Pending JP2001512948A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI973248A FI107479B (fi) 1997-08-06 1997-08-06 Askelohjattu taajuussyntetisaattori
FI973248 1997-08-06
PCT/FI1998/000612 WO1999008383A1 (en) 1997-08-06 1998-08-04 Step-controlled frequency synthesizer

Publications (1)

Publication Number Publication Date
JP2001512948A true JP2001512948A (ja) 2001-08-28

Family

ID=8549323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000506725A Pending JP2001512948A (ja) 1997-08-06 1998-08-04 段階制御型周波数合成装置

Country Status (8)

Country Link
US (1) US6239660B1 (ja)
EP (1) EP1002368A1 (ja)
JP (1) JP2001512948A (ja)
CN (1) CN1265786A (ja)
AU (1) AU743930B2 (ja)
FI (1) FI107479B (ja)
NO (1) NO20000574L (ja)
WO (1) WO1999008383A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213257B1 (en) * 1999-09-15 2007-05-01 Trilithic, Inc. Determining phase linearity in CATV distribution systems
WO2001037430A1 (en) * 1999-11-12 2001-05-25 Nokia Corporation Arrangement and method for implementing transmitter unit of digital data transmission system
US6493410B1 (en) * 1999-11-19 2002-12-10 Shiron Satellite Communications (1996) Ltd. Wide band high resolution synthesizer
US6707857B1 (en) * 2000-07-14 2004-03-16 Ericsson Inc. Reference signal pre-distortion for transmitter with frequency synthesizer based phase encoding
WO2002007333A2 (en) * 2000-07-14 2002-01-24 Ericsson Inc. Phase modulator using a frequency synthesizer
US6707343B2 (en) * 2001-07-31 2004-03-16 Intel Corporation Frequency synthesis apparatus, systems, and methods
US7095819B2 (en) * 2001-12-26 2006-08-22 Texas Instruments Incorporated Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
FR2848038B1 (fr) * 2002-11-29 2005-12-02 Thales Sa Dispositif et procede de synthese de frequence a grande purete spectrale
US7593695B2 (en) * 2005-03-15 2009-09-22 Broadcom Corporation RF transceiver incorporating dual-use PLL frequency synthesizer
US7502602B2 (en) * 2005-07-19 2009-03-10 Intel Corporation Method and apparatus to compensate loop error of phase locked loop
US20090206892A1 (en) * 2008-02-15 2009-08-20 Tektronix, Inc. Phase-Locked Loop System and Method
US8619932B2 (en) * 2010-09-15 2013-12-31 Mediatek Inc. Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof
CN104467820A (zh) * 2013-09-18 2015-03-25 上海联影医疗科技有限公司 多通道信号输出电路
US10598764B2 (en) * 2017-10-30 2020-03-24 Yekutiel Josefsberg Radar target detection and imaging system for autonomous vehicles with ultra-low phase noise frequency synthesizer
US10205457B1 (en) * 2018-06-01 2019-02-12 Yekutiel Josefsberg RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer
US10404261B1 (en) * 2018-06-01 2019-09-03 Yekutiel Josefsberg Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902132A (en) * 1973-02-05 1975-08-26 Fluke Mfg Co John Closed loop variable frequency signal generator
US4320357A (en) * 1978-11-13 1982-03-16 Wulfsberg Paul G VHF-FM Frequency synthesizer
US4965533A (en) * 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer
US5028887A (en) * 1989-08-31 1991-07-02 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
US5130671A (en) 1990-12-26 1992-07-14 Hughes Aircraft Company Phase-locked loop frequency tracking device including a direct digital synthesizer
US5142246A (en) 1991-06-19 1992-08-25 Telefonaktiebolaget L M Ericsson Multi-loop controlled VCO
JP2545008B2 (ja) 1991-11-21 1996-10-16 ソニー・テクトロニクス株式会社 可変周波数信号発生方法
JP2885560B2 (ja) 1992-01-30 1999-04-26 三菱電機株式会社 周波数シンセサイザの制御方式
US5371480A (en) 1992-12-04 1994-12-06 Telefonaktiebolaget L M Ericsson Step controlled signal generator
DE4320087C1 (de) * 1993-06-17 1994-08-18 Katek Kabel Kommunikations Anl Steuergenerator mit Phasenregelschleife
JPH0918336A (ja) * 1995-06-26 1997-01-17 Yaesu Musen Co Ltd Ｐｌｌ回路制御方式
JP3317837B2 (ja) * 1996-02-29 2002-08-26 日本電気株式会社 Ｐｌｌ回路
JP3395529B2 (ja) * 1996-06-28 2003-04-14 三菱電機株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
AU8632498A (en) 1999-03-01
FI973248A (fi) 1999-02-07
WO1999008383A1 (en) 1999-02-18
NO20000574D0 (no) 2000-02-04
EP1002368A1 (en) 2000-05-24
AU743930B2 (en) 2002-02-07
FI107479B (fi) 2001-08-15
FI973248A0 (fi) 1997-08-06
US6239660B1 (en) 2001-05-29
CN1265786A (zh) 2000-09-06
NO20000574L (no) 2000-02-04

Similar Documents

Publication Publication Date Title
JP2001512948A (ja) 段階制御型周波数合成装置
US5128623A (en) Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer
CA2125441A1 (en) Synchronized Clock Using a Non-Pullable Reference Oscillator
JPH06334559A (ja) ディジタル方式無線電話機
JPH03132117A (ja) 位相周波数比較器
JPH0923158A (ja) 周波数シンセサイザ
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
JP3244437B2 (ja) クロック発生回路および方法
JP3668157B2 (ja) 周波数シンセサイザ
JP2001527313A (ja) 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置
JP3163808B2 (ja) 二重ループ構造を持つｐｌｌ回路
JPH01129615A (ja) 周波数シンセサイザ装置
JP2600714Y2 (ja) Ｒｆモジュレータのキャリア信号およびテスト信号発生回路
JPS61163719A (ja) 周波数シンセサイザ方式
JP2000209034A (ja) 周波数シンセサイザ―を有する無線装置と、周波数シンセサイザ―の位相及び／又は周波数を変調する方法
JPH0645927A (ja) 位相ロックループ方式周波数シンセサイザ
JPH0797745B2 (ja) 位相同期回路
JP2892668B2 (ja) キャリア信号発生回路及び映像信号記録再生装置
JP2732625B2 (ja) 位相同期回路
JP2002198832A (ja) 周波数チャネル間隔のラスタ成分を与えるためのｉｆ合成器の使用方法及び装置
JPH05152915A (ja) パルス変調器の周波数安定化回路
JPS6135601A (ja) 変調器
JPH04220813A (ja) 周波数シンセサイザ
JPH03235422A (ja) 原子発振器
JPH04200015A (ja) 位相同期ループ