CN1265786A - 步控频率合成器 - Google Patents
步控频率合成器 Download PDFInfo
- Publication number
- CN1265786A CN1265786A CN98807872A CN98807872A CN1265786A CN 1265786 A CN1265786 A CN 1265786A CN 98807872 A CN98807872 A CN 98807872A CN 98807872 A CN98807872 A CN 98807872A CN 1265786 A CN1265786 A CN 1265786A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- synthesizer
- phase
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000001914 filtration Methods 0.000 claims description 4
- 230000008030 elimination Effects 0.000 claims description 3
- 238000003379 elimination reaction Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种控制频率合成器的方法,以及一种频率合成器。它具有可控输出信号频率,且包括直接数字合成器(100),后者的输出信号被输送到锁相环路(102)的输入。为了减少合成器的稳定时间,直接数字合成器(100)包括装置(204),该装置根据预定频率阶,控制直接数字合成器的频率从第一频率变换到第二频率。
Description
本发明涉及这样一种频率合成器,它具有可控输出信号频率,且包括直接数字合成器,后者的输出信号被输送到锁相环路的输入。
在电子设备中,频率合成器是一种很常见的部件,用于例如在无线发射机或接收机中生成具有不同频率的信号。频率合成器通常由锁相环路来实现。图1示出了频率合成器的一种已知实现。频率合成器包括直接数字合成器100,其输出106连接到锁相环路102的输入。控制信号104指示合成器应当生成的频率,它被输送到直接数字合成器。
直接数字合成器能够很快地交换,或者改变其输出频率。典型的交换值低于1μs,但是对电信应用而言,如此生成的信号经常包含了太多的噪声和干扰。此外,利用现有技术的数字合成器仅能实现相对较低的频率(约100MHz)。这就是为什么常见数字合成器之后串联一个锁相环路的原因。锁相环路用于净化频率合成器的频谱,将数字合成器的频率传送给另一频率,通常是较高的频率。锁相环路利用环路滤波器改进了频率合成器的频谱,借助于锁相环路,可以将频率合成器的输出信号移动到所需的频率范围。
锁相环路的一个问题在于,如果改变了输出频率,则环路较慢,并且经常难以在锁相环路的稳定时间和噪声和干扰的抑制之间找到一个合适的折中点。
解决上述问题有若干方案。一种已知的方法是在环路调整到新的频率时,增加锁相环路的带宽。这种方案所需的双速环路滤波器难以定维,来自所需开关的干扰峰值会引发干扰。在带宽改变时,开关向环路滤波器电容注入电荷。这导致压控振荡器的输出增加一个电压阶。随着锁相环路切换到慢操作模式,电压阶只会非常缓慢地降低。
一种已知的方案采用了两阶段检测器,以及具有不同速度且并行工作的两个环路滤波器。高速环路仅用于相位误差较大时,即在同步的第一部分。低速环路用于相位误差较小,即在同步的最后部分,以及在同步之后。美国专利第5,142,246公开了这样一种方法。该方法中所需的数量较多的附加元件造成了实现昂贵的缺陷。
在另一已知方法中,在同步期间调整锁相环路的一个或多个标度比,以补偿锁相环路传送功能的一个或多个极,从而因不增加环路滤波器带宽而缩短了稳定时间。美国专利第5,371,480描述了这样一种方法。为了简化,预矫正在环路鉴相器的输入端出现的陡削的频率阶,以实现环路输出频率的突变。为了让该方法有效,即预矫正有足够的解析度,锁相环路的除法因子必须相对较高。这在常规的锁相环路中不成问题,但是当直接数字合成器用于锁相环路时,数字合成器得到高频解析度,而不是锁相环路。在这些情况下,锁相环路通常被设计成高速来保持数字合成器快速切换的优点。在某些情况下,数字合成器还可以用作相位调制器。在这种情况下,锁相环路也必须较快,以使相位调制不会失真。为了使锁相环路的相位噪声尽可能地低,不管速度如何,都必须选择较小的除法因子。这意味着锁相环路的频率解析对极性补偿而言不够高。
本发明的目的是提供一种频率合成器,以及一种控制频率合成器解决上述问题的方法。这通过前言中描述的频率合成器来实现,其特征在于,直接数字合成器包括这样的装置,该装置根据预定频率阶,控制直接数字合成器的频率从第一频率变换到第二频率。
本发明还涉及一种控制频率合成器的方法,包括利用直接数字合成器生成第一频率,利用锁相环路生成第二频率,第一频率是锁相环路的输入信号,锁相环路在第二频率的输出信号是频率合成器的输出信号。本发明方法的特征在于,如果改变了第二频率,则控制直接数字合成器,使得第一频率根据所需预定响应阶跃改变。
本发明的优选实施例在相关的权利要求中公开。
本发明的基本思想在于,在转换锁相环路的输入端信号频率时,预矫正转换阶,使其补偿环路的阶跃响应。预矫正通过控制直接数字合成器来实现。
本发明的频率合成器提供了多个优点。因为锁相环路的输入端的信号频率被预矫正,所以环路的稳定时间缩短,而不需要改变带宽。该设备的模拟结构并不会变得复杂。此外,因为通过直接数字合成器实现失真,能够得到足够高的频率解析度,且锁相环路中的除法因子不会过高。较小的除法因子减少了相位噪声。
下面参看附图,结合优选实施例详细描述本发明,在附图中
图1示出了前述现有技术方案;
图2示出了本发明频率合成器的结构的一个例子;
图3示出了阶跃响应;
图4示出了本发明频率合成器的结构的第二例子;以及
图5说明了本发明频率合成器的结构的第三例子。
让我们接着考察图2,该图示出了按照本发明一种优选实施例的频率合成器。本发明的频率合成器包括串联的直接数字合成器100和锁相环路102。直接数字合成器100包括实际合成器时钟200,它生成所需的数字形式的频率。合成器时钟200可以以已知方式实现。信号从振荡器或对应的频率源202作为输入传送到合成器部件。直接数字合成器100还包括控制装置204,用于控制合成器部件200的操作。该控制装置可以例如由处理器实现。指示合成器应当生成的频率的信息104作为输入传送给该控制装置。第二输入206是直接数字合成器100输出端的所需阶跃响应。这将在下面详细描述。因为合成器部件200以数字形式生成信号,所以直接数字合成器还包括数字/模拟转换器。D/A转换器的输出信号被传送到滤波器212,后者过滤掉不必要的谐波信号。信号fDDS106从滤波器212传送到锁相环路102。
锁相环路102包括分频器214,它将信号除上除数R以得到基准信号224。基准信号224被传送到鉴相器216。该鉴相器比较基准信号和第二分频器222的输出信号228。根据比较的结果,鉴相器的输出包括误差信号226,它起因于鉴相器的输入信号的相位误差。该信号被传送到滤波器218。在滤波之后,误差信号被传送到压控振荡器220,后者响应于该误差信号,生成输出信号fVCO108。该输出信号还被输送到第二分频器222,后者将信号除上除数N。在分频器中分频的信号228作为第二输入传送给鉴相器,如上所述。在以上方案中,频率合成器的输出信号fVCO108相应具有以下形式:
频率合成器的输出信号fVCO108的频率通过控制直接数字合成器来转换。这种控制通过信号104进行,该信号向控制装置204指示合成器的频率应当转换成的频率或信道编号。在本发明方案中,转换到所需频率的过程中出现的阶跃响应也作为输入传送到控制装置。在现有技术方案中,一阶用于转换到新的频率。在本发明方案中,在转换到新频率过程中使用多个较小的阶,使得锁相环路的稳定时间减少。
图3示出的例子说明了阶跃响应的形式。该图的横轴代表时间,纵轴代表直接数字合成器的输出频率fDDS。频率通过多个较小的阶从第一频率f1转换到了第二频率f2,从而形成该图中连续行300所代表的振荡模式。换句话说,其目的是中和该图中虚线302所示形式的锁相环路振荡。
让我们接着考察图4所示的按照本发明第二优选实施例的频率合成器。如上所述,本发明的频率合成器包括串联的直接数字合成器100和锁相环路102。直接数字合成器100的接收如上所述,即它包括实际合成器时钟200,振荡器或对应的频率源202,控制装置204,用于控制合成器部件200的操作。指示合成器应当生成的频率的信息104作为输入传送给该控制装置。第二输入206是直接数字合成器100输出端的所需阶跃响应。直接数字合成器还包括数D/A转换器210和滤波器212。合成器的输出信号fDDS106被传送到锁相环路102。
锁相环路102包括本地振荡器400,用于生成所需的频率fLO402。本地振荡器的输出信号402被传送给混频率404,其中fLO和直接数字合成器的输出信号fDDS相乘,实现频率转换。相乘后得到的信号406被进一步传送给滤波器410,后者从信号中滤去不需要的频率,一般仅通过频率fLO+fDDS或fLO-fDDS。滤波器的输出信号被进一步传送给第一分频器214,它将信号除上除数R以得到基准信号224。基准信号224被传送到鉴相器216。该鉴相器比较基准信号和第二分频器222的输出信号228。根据比较的结果,鉴相器的输出包括误差信号226,它起因于鉴相器的输入信号的相位误差。该信号被传送到滤波器218。在滤波之后,误差信号被传送到压控振荡器220,后者响应于该误差信号,生成输出信号fVCO108。该输出信号还被输送到第二分频器222,后者将信号除上除数N。在分频器中分频的信号228作为第二输入传送给鉴相器,如上所述。在以上方案中,频率合成器的输出信号fVCO108相应具有以下形式:
让我们接着考察图5所示的按照本发明另一优选实施例的频率合成器。在这种情况下,本发明的频率合成器同样包括串联的直接数字合成器100和锁相环路102。直接数字合成器100的接收如上所述,即它包括实际合成器时钟200,振荡器或对应的频率源202,控制装置204,用于控制合成器部件200的操作。指示合成器应当生成的频率的信息104作为输入传送给该控制装置。第二输入206是直接数字合成器100输出端的所需阶跃响应。直接数字合成器还包括数D/A转换器210和滤波器212。合成器的输出信号fDDS106被传送到锁相环路102。
锁相环路102包括分频器214,它将信号除上除数R以得到基准信号224。基准信号224被传送到鉴相器216。该鉴相器比较基准信号和第二分频器222的输出信号228。根据比较的结果,鉴相器的输出包括误差信号226,它起因于鉴相器的输入信号的相位误差。该信号被传送到滤波器218。在滤波之后,误差信号被传送到压控振荡器220,后者响应于该误差信号,生成输出信号fVCO108。
锁相环路102还包括本地振荡器500,用于生成所需的频率fLO502。本地振荡器的输出信号502和压控振荡器的输出信号108被传送给混频率504,其中fLO和压控振荡器的输出信号fVCO相乘,实现所需的频率转换。相乘后得到的信号506被进一步传送给滤波器508,后者从信号中滤去谐波频率。滤波器的输出信号510现在具有以下形式|fVCO-fLO|,它被传送给第二分频器222,后者将信号除上除数N。在分频器中分频的信号228作为第二输入传送给鉴相器。在以上方案中,频率合成器的输出信号fVCO108相应具有以下形式:
上述可选实施例仅作为例子说明。该创新思想,即在锁相环路的输入端转换信号频率时,预矫正转换阶,可以应用于包括直接数字合成器和锁相环路的不同的频率合成器。因此,尽管以上结合附图的例子描述了本发明,但显然本发明并不局限于此,而是可以在后附权利要求书所公开的创新思想范围内通过多种方式予以改进。
Claims (7)
1.一种具有可控输出信号频率的频率合成器,包括直接数字合成器(100),其输出信号连接到锁相环路(102)的输入,其特征在于,直接数字合成器(100)包括装置(204),该装置根据预定频率阶,控制直接数字合成器的频率从第一频率变换到第二频率。
2.根据权利要求1的频率合成器,其特征在于,频率合成器包括数字合成器(200),其输出信号的频率由装置(204)控制,数/模转换器(210),其输出功能上连接到滤波器(212)以消除信号分量,第一分频器(214)用于生成基准信号(224),鉴相器(216)用于根据基准信号和第二信号(228)生成误差信号,滤波器(218)用于从误差信号中消除信号分量,压控振荡器(220)负责滤波误差信号,以及第二分频器,将振荡器输出信号(108)分频,其输出包括第二信号(228)。
3.根据权利要求2的频率合成器,其特征在于,频率合成器包括振荡器(400),用以生成本地频率(402),以及混频器(404),用于将直接数字合成器的输出信号(106)乘上本地频率(402),其输出信号(406)功能上通过滤波器(408)连接到锁相环路(102)的输入。
4.根据权利要求2的频率合成器,其特征在于,频率合成器包括振荡器(500),用以生成本地频率(502),以及混频器(504),用于将压控振荡器(220)的输出信号(108)乘上本地频率(502),其输出信号(506)功能上通过滤波器(508)连接到第二分频器(222)的输入。
5.一种控制频率合成器的方法,包括
利用直接数字合成器(100)生成第一频率,以及
利用锁相环路(102)生成第二频率,第一频率是锁相环路(102)的输入信号,锁相环路在第二频率的输出信号是频率合成器的输出信号,其特征在于,
如果改变了第二频率,则控制直接数字合成器(100),使得第一频率根据所需预定响应阶跃改变。
6.根据权利要求5的方法,其特征在于,具有第一频率的信号在数字合成器(200)中生成,该信号被转换成模拟形式,从信号中滤去信号分量,数字合成器由控制装置(206)控制,按照控制装置第二输入端的阶跃响应(206),将该信号转换到控制装置输入端的频率(104)。
7.根据权利要求5的方法,其特征在于,通过在锁相环路(102)中将该信号乘上本地振荡器(400,500)所生成的频率,进行该信号的频率转换。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI973248A FI107479B (fi) | 1997-08-06 | 1997-08-06 | Askelohjattu taajuussyntetisaattori |
FI973248 | 1997-08-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1265786A true CN1265786A (zh) | 2000-09-06 |
Family
ID=8549323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98807872A Pending CN1265786A (zh) | 1997-08-06 | 1998-08-04 | 步控频率合成器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6239660B1 (zh) |
EP (1) | EP1002368A1 (zh) |
JP (1) | JP2001512948A (zh) |
CN (1) | CN1265786A (zh) |
AU (1) | AU743930B2 (zh) |
FI (1) | FI107479B (zh) |
NO (1) | NO20000574L (zh) |
WO (1) | WO1999008383A1 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7213257B1 (en) * | 1999-09-15 | 2007-05-01 | Trilithic, Inc. | Determining phase linearity in CATV distribution systems |
WO2001037430A1 (en) * | 1999-11-12 | 2001-05-25 | Nokia Corporation | Arrangement and method for implementing transmitter unit of digital data transmission system |
US6493410B1 (en) * | 1999-11-19 | 2002-12-10 | Shiron Satellite Communications (1996) Ltd. | Wide band high resolution synthesizer |
WO2002007333A2 (en) * | 2000-07-14 | 2002-01-24 | Ericsson Inc. | Phase modulator using a frequency synthesizer |
US6707857B1 (en) * | 2000-07-14 | 2004-03-16 | Ericsson Inc. | Reference signal pre-distortion for transmitter with frequency synthesizer based phase encoding |
US6707343B2 (en) * | 2001-07-31 | 2004-03-16 | Intel Corporation | Frequency synthesis apparatus, systems, and methods |
US7095819B2 (en) * | 2001-12-26 | 2006-08-22 | Texas Instruments Incorporated | Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission |
FR2848038B1 (fr) | 2002-11-29 | 2005-12-02 | Thales Sa | Dispositif et procede de synthese de frequence a grande purete spectrale |
US7593695B2 (en) * | 2005-03-15 | 2009-09-22 | Broadcom Corporation | RF transceiver incorporating dual-use PLL frequency synthesizer |
US7502602B2 (en) * | 2005-07-19 | 2009-03-10 | Intel Corporation | Method and apparatus to compensate loop error of phase locked loop |
US20090206892A1 (en) * | 2008-02-15 | 2009-08-20 | Tektronix, Inc. | Phase-Locked Loop System and Method |
US8619932B2 (en) * | 2010-09-15 | 2013-12-31 | Mediatek Inc. | Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof |
CN104467820A (zh) * | 2013-09-18 | 2015-03-25 | 上海联影医疗科技有限公司 | 多通道信号输出电路 |
US10598764B2 (en) * | 2017-10-30 | 2020-03-24 | Yekutiel Josefsberg | Radar target detection and imaging system for autonomous vehicles with ultra-low phase noise frequency synthesizer |
US10205457B1 (en) * | 2018-06-01 | 2019-02-12 | Yekutiel Josefsberg | RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer |
US10404261B1 (en) * | 2018-06-01 | 2019-09-03 | Yekutiel Josefsberg | Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3902132A (en) * | 1973-02-05 | 1975-08-26 | Fluke Mfg Co John | Closed loop variable frequency signal generator |
US4320357A (en) * | 1978-11-13 | 1982-03-16 | Wulfsberg Paul G | VHF-FM Frequency synthesizer |
US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
US5130671A (en) | 1990-12-26 | 1992-07-14 | Hughes Aircraft Company | Phase-locked loop frequency tracking device including a direct digital synthesizer |
US5142246A (en) | 1991-06-19 | 1992-08-25 | Telefonaktiebolaget L M Ericsson | Multi-loop controlled VCO |
JP2545008B2 (ja) | 1991-11-21 | 1996-10-16 | ソニー・テクトロニクス株式会社 | 可変周波数信号発生方法 |
JP2885560B2 (ja) | 1992-01-30 | 1999-04-26 | 三菱電機株式会社 | 周波数シンセサイザの制御方式 |
US5371480A (en) | 1992-12-04 | 1994-12-06 | Telefonaktiebolaget L M Ericsson | Step controlled signal generator |
DE4320087C1 (de) * | 1993-06-17 | 1994-08-18 | Katek Kabel Kommunikations Anl | Steuergenerator mit Phasenregelschleife |
JPH0918336A (ja) * | 1995-06-26 | 1997-01-17 | Yaesu Musen Co Ltd | Pll回路制御方式 |
JP3317837B2 (ja) * | 1996-02-29 | 2002-08-26 | 日本電気株式会社 | Pll回路 |
JP3395529B2 (ja) * | 1996-06-28 | 2003-04-14 | 三菱電機株式会社 | 周波数シンセサイザ |
-
1997
- 1997-08-06 FI FI973248A patent/FI107479B/fi active
-
1998
- 1998-08-04 JP JP2000506725A patent/JP2001512948A/ja active Pending
- 1998-08-04 CN CN98807872A patent/CN1265786A/zh active Pending
- 1998-08-04 AU AU86324/98A patent/AU743930B2/en not_active Withdrawn - After Issue
- 1998-08-04 WO PCT/FI1998/000612 patent/WO1999008383A1/en not_active Application Discontinuation
- 1998-08-04 EP EP98937582A patent/EP1002368A1/en not_active Withdrawn
-
2000
- 2000-02-04 NO NO20000574A patent/NO20000574L/no not_active Application Discontinuation
- 2000-02-04 US US09/497,991 patent/US6239660B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FI973248A (fi) | 1999-02-07 |
NO20000574D0 (no) | 2000-02-04 |
EP1002368A1 (en) | 2000-05-24 |
NO20000574L (no) | 2000-02-04 |
FI107479B (fi) | 2001-08-15 |
JP2001512948A (ja) | 2001-08-28 |
FI973248A0 (fi) | 1997-08-06 |
AU8632498A (en) | 1999-03-01 |
US6239660B1 (en) | 2001-05-29 |
WO1999008383A1 (en) | 1999-02-18 |
AU743930B2 (en) | 2002-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1265786A (zh) | 步控频率合成器 | |
DE19922805C2 (de) | Taktsignalsynthetisierer | |
EP0815648B1 (en) | Direct digital synthesizer driven pll frequency synthesizer with clean-up pll | |
KR100236891B1 (ko) | 주파수 합성 장치 및 방법 | |
US6198353B1 (en) | Phase locked loop having direct digital synthesizer dividers and improved phase detector | |
US4926130A (en) | Synchronous up-conversion direct digital synthesizer | |
DE60312479T2 (de) | Direkter digitaler Frequenzsynthetisierer für ein zellulares schnurloses Kommunikationssystem basierend auf schneller Frequenzsprung-Spreizspektrum-Technologie | |
KR20010005533A (ko) | 디지털 워드에 의해 동조되는 주파수 합성 회로 | |
EP0903860A1 (en) | PLL frequency synthesizer | |
JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
US4185247A (en) | Means for reducing spurious frequencies in a direct frequency synthesizer | |
US6914935B2 (en) | Fractional N synthesizer with reduced fractionalization spurs | |
EP0601519B1 (en) | Frequency synthesizer | |
AU639850B2 (en) | Parameter tolerant pll synthesizer | |
CN1080512C (zh) | 二次变频调谐器 | |
US6169457B1 (en) | Frequency synthesizer with a switched capacitor compensation circuit | |
US5450028A (en) | Discrete-time signal processing system | |
KR102101797B1 (ko) | 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기 | |
EP1012981A1 (de) | Schaltung zum erzeugen eines signals mit einstellbarer frequenz | |
GB2091960A (en) | High speed frequency synthesizer | |
CN1254918C (zh) | 用锁相环的方式进行频率合成的方法和装置 | |
SU794706A1 (ru) | Синтезатор частот | |
GB2317280A (en) | Bandwidth adjustment in phase locked loops | |
CN1070006C (zh) | 一种锁相环电路 | |
EP0598435B1 (en) | Discrete-time signal processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |