JPS6135601A - 変調器 - Google Patents
変調器Info
- Publication number
- JPS6135601A JPS6135601A JP15783084A JP15783084A JPS6135601A JP S6135601 A JPS6135601 A JP S6135601A JP 15783084 A JP15783084 A JP 15783084A JP 15783084 A JP15783084 A JP 15783084A JP S6135601 A JPS6135601 A JP S6135601A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- voltage controlled
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は無線通信機に利用され、位相同期回路で構成さ
れる変調器に関するものである。
れる変調器に関するものである。
従来例の構成とその問題点
近年半導体技術の発展に伴い、位相同期ルーフ（Ｐｈａ
ｓｅ Ｌｏｃｋ Ｌｏｏｐ ：以下、ＰＬＬと略す）
を用いた周波数ミン七〜サイザ、変調器、復調器が無線
機に応用されるようになって来た。
ｓｅ Ｌｏｃｋ Ｌｏｏｐ ：以下、ＰＬＬと略す）
を用いた周波数ミン七〜サイザ、変調器、復調器が無線
機に応用されるようになって来た。
第１図に、従来しばしば利用されるＰＬＬ型ＦＭ変調器
の構成を示す。
の構成を示す。
同図において、電圧制御発振器（ｖＣＯ）１１の出力は
分周器１２で１／Ｎに分周されて位相比較器（ＰＤ）１
３０１つの端子に入力される位相比較器（ＰＤ）１ａの
基準信号入力端子には温度補償水晶発振器（ＴＣＸＯ）
１４の出力を固定分周器１５で分周した信号が加わる。
分周器１２で１／Ｎに分周されて位相比較器（ＰＤ）１
３０１つの端子に入力される位相比較器（ＰＤ）１ａの
基準信号入力端子には温度補償水晶発振器（ＴＣＸＯ）
１４の出力を固定分周器１５で分周した信号が加わる。
この二つの信号は位相比較器（ＰＤ）１３で位相比較さ
れ、位相差に応じた出力が発生する。この出力を低域通
過フィルタ（ＬＰＦ）１６を通し高域成分を減衰させ直
流成分をとりだしたのち加算器１７に通り、電圧制御発
振器（ＶＣＯ）１１の制御端子にフィードバックさせる
。
れ、位相差に応じた出力が発生する。この出力を低域通
過フィルタ（ＬＰＦ）１６を通し高域成分を減衰させ直
流成分をとりだしたのち加算器１７に通り、電圧制御発
振器（ＶＣＯ）１１の制御端子にフィードバックさせる
。
変調出力は端子１８より、変調入力な端子１９より加算
器１７に加えられ、フィードバック電圧に重畳される。
器１７に加えられ、フィードバック電圧に重畳される。
このような構成をとることにより、周波数安定度の極め
て良好なＦＭ変調器が実現できる。
て良好なＦＭ変調器が実現できる。
この構成の変調器においては、低域通過フィルタ（ＬＰ
Ｆ）１６の遮断周波数は変調周波数より十分低く設計す
る必要がある。この条件が満たされていると電圧制御発
振器（ｖＣｏ）１１は変調周波数に応じてＦＭ変調波と
なり、位相比較器（ＰＤ）１３の出力にも変調波の成分
をもつが、この成分は低域通過フィルタ（ＬＰＦ）１６
で減衰をうけるため、低域通過フィルタ（ＬＰＦ）１ｅ
の出力ははｆＹ直流成分のみとなる。即ちループは変調
周波数に応答せず、電圧制御発振器（ｖＣｏ）１１の平
均周波数は一定に保たれるが、良好なＦＭ変調波が得ら
れる。
Ｆ）１６の遮断周波数は変調周波数より十分低く設計す
る必要がある。この条件が満たされていると電圧制御発
振器（ｖＣｏ）１１は変調周波数に応じてＦＭ変調波と
なり、位相比較器（ＰＤ）１３の出力にも変調波の成分
をもつが、この成分は低域通過フィルタ（ＬＰＦ）１６
で減衰をうけるため、低域通過フィルタ（ＬＰＦ）１ｅ
の出力ははｆＹ直流成分のみとなる。即ちループは変調
周波数に応答せず、電圧制御発振器（ｖＣｏ）１１の平
均周波数は一定に保たれるが、良好なＦＭ変調波が得ら
れる。
逆に変調周波数がループの遮断周波数より低いと、ルー
プは変調波に追随し、出力周波数を常に一定にするよう
に応答するため変調も十分かからず歪も発生しやすくな
る。
プは変調波に追随し、出力周波数を常に一定にするよう
に応答するため変調も十分かからず歪も発生しやすくな
る。
ところで最近変調周波数が数Ｈｚ以下が要求されるＦＭ
変調器がデータ伝送等で必要となっており、ループの遮
断周波数もそれに応じて低く設計する必要が生じＣきて
いる。
変調器がデータ伝送等で必要となっており、ループの遮
断周波数もそれに応じて低く設計する必要が生じＣきて
いる。
ループの遮断周波数を下げると、よく知られているよう
に、ＰＬＬの引込み時間も長くなる。変調器が引込みを
完了しないかぎり、通信は開始できないため、即時通信
を可能ならしめるため高速引込みのＰＬＬ型変調器の開
発が重要な技術的課題となっている。この引込み時間は
、ループ利得とループフィルタの定数で決定され、高速
引き込みのためにはループ利得を高く、フィルタの遮断
周波数を上げて設計する。従来は、高速引込みのために
は、電源投入時にループフィルタの遮断周波数を高く設
定し、引込み完了時に低く設定するループフィルタ定数
切替えによる手段が構しられているが、定数の最適化が
困難で引込み時間短縮も十分ではない等の問題を有して
いる。
に、ＰＬＬの引込み時間も長くなる。変調器が引込みを
完了しないかぎり、通信は開始できないため、即時通信
を可能ならしめるため高速引込みのＰＬＬ型変調器の開
発が重要な技術的課題となっている。この引込み時間は
、ループ利得とループフィルタの定数で決定され、高速
引き込みのためにはループ利得を高く、フィルタの遮断
周波数を上げて設計する。従来は、高速引込みのために
は、電源投入時にループフィルタの遮断周波数を高く設
定し、引込み完了時に低く設定するループフィルタ定数
切替えによる手段が構しられているが、定数の最適化が
困難で引込み時間短縮も十分ではない等の問題を有して
いる。
発明の目的
本発明は、上記欠点に鑑み、ＰＬＬ型周波数変調（ＦＭ
）器、あるいは位相変調器（ＰＭ）変調器の電源投入時
の引込み時間を短縮し、通信システムの立上り時間を向
上させるものである。
）器、あるいは位相変調器（ＰＭ）変調器の電源投入時
の引込み時間を短縮し、通信システムの立上り時間を向
上させるものである。
発明の構成
本発明は電圧制御発振器の出力を第１．第２の定数によ
シ分周する第１の分周手段と、基準信号発振器の出力を
第３．第４の定数により分周する第２の分周手段と、前
記第１．第２の分周手段の出力の位相比較を行う位相比
較手段と、前記位相比較手段よシ送出される位相比較に
応じた出力を濾波するループフィルタと、前記ル・−ブ
フィルタの出力に変調信号を加算して前記電圧制御発振
器に帰還する加算手段とを具備し、電源投入時には前記
第１．第２の分周手段における第１．第３の定数による
分周を行い、同期引込みが完了した時点で前記第１．第
２の分周手段における第２．第４の定数による分周を行
なわせることにより、上記目的を達成するものである。
シ分周する第１の分周手段と、基準信号発振器の出力を
第３．第４の定数により分周する第２の分周手段と、前
記第１．第２の分周手段の出力の位相比較を行う位相比
較手段と、前記位相比較手段よシ送出される位相比較に
応じた出力を濾波するループフィルタと、前記ル・−ブ
フィルタの出力に変調信号を加算して前記電圧制御発振
器に帰還する加算手段とを具備し、電源投入時には前記
第１．第２の分周手段における第１．第３の定数による
分周を行い、同期引込みが完了した時点で前記第１．第
２の分周手段における第２．第４の定数による分周を行
なわせることにより、上記目的を達成するものである。
実施例の説明
以下、図面を参照しながら本発明の一実施例について説
明する。
明する。
第２図は本発明の一実施例における変調器のブロック結
線を示すものである。
線を示すものである。
第２図において、１１は電圧制御発振器（ＶＣＯ）、１
４は温度補償水晶発振器（ＴＣＸＯ）、１６は低域通過
フィルタ（ＬＰＦ） 、１７は加算器、１８．１９はそ
れぞれ変調出力端子及び変調入力端子で、以上は第１図
で示した同じ図番の構成と同様のものである。
４は温度補償水晶発振器（ＴＣＸＯ）、１６は低域通過
フィルタ（ＬＰＦ） 、１７は加算器、１８．１９はそ
れぞれ変調出力端子及び変調入力端子で、以上は第１図
で示した同じ図番の構成と同様のものである。
２１は温度補償水晶発振器（ＴＣＸＯ）１４の出力を１
／Ｍ、ｌに分周する１／Ｍ１分周器、２２は１／Ｍ１分
周器２１の出力をさらに１／Ｍ２に分周する１／Ｍ２分
周器、２３は電圧制御発振器（ＶＣＯ）１１の出力を１
／°Ｎ１に分周する分周器、２４は１／Ｎ１分周器２３
の出力をさらに１／′Ｎ２に分周する分周器、２６は１
、／Ｍ１分周器２１及び１／Ｎ１分周器２３の出力を
位相比較してその位相差に応じた出力を行う位相比較器
（ＰＤ）、２６は１．／Ｍ２分周器２２及び１ハ２分周
器２４の出力を位相比較してその位相差に応じた出力を
行う位相比較器（ＰＤ２）、２７はＰＤ２５かＰＤ２２
６の出力を選択してＬＰＦ１６に送出するスイッチであ
る。
／Ｍ、ｌに分周する１／Ｍ１分周器、２２は１／Ｍ１分
周器２１の出力をさらに１／Ｍ２に分周する１／Ｍ２分
周器、２３は電圧制御発振器（ＶＣＯ）１１の出力を１
／°Ｎ１に分周する分周器、２４は１／Ｎ１分周器２３
の出力をさらに１／′Ｎ２に分周する分周器、２６は１
、／Ｍ１分周器２１及び１／Ｎ１分周器２３の出力を
位相比較してその位相差に応じた出力を行う位相比較器
（ＰＤ）、２６は１．／Ｍ２分周器２２及び１ハ２分周
器２４の出力を位相比較してその位相差に応じた出力を
行う位相比較器（ＰＤ２）、２７はＰＤ２５かＰＤ２２
６の出力を選択してＬＰＦ１６に送出するスイッチであ
る。
上記構成において第１図の構成と異なる点は、電圧制御
発振器（ｖＣｏ）１１側に分周器２３，２４を設けると
ともに、温度補償水晶発振器（ＴＣＸＯ）１４側に同じ
く分周器２１，２２と分周器を各２個ずつ設け、さらに
は位相比較器２６．２７と２個設けることにより、ＰＬ
Ｌループを２ケ形成して、それらをスイッチ２７により
切替えるようにしたものである。
発振器（ｖＣｏ）１１側に分周器２３，２４を設けると
ともに、温度補償水晶発振器（ＴＣＸＯ）１４側に同じ
く分周器２１，２２と分周器を各２個ずつ設け、さらに
は位相比較器２６．２７と２個設けることにより、ＰＬ
Ｌループを２ケ形成して、それらをスイッチ２７により
切替えるようにしたものである。
上記構成において、まず電源投入時には、切替スイッチ
２７を切替信号端子２８からの信号でＰＤｌ ２５側に
設定する。
２７を切替信号端子２８からの信号でＰＤｌ ２５側に
設定する。
ＰＤｌ ２５には電圧制御発振器（ｖＣｏ）１１の出力
を分周器２３でＮ１分周した信号と、温度補償水晶発振
器（ＴＣＸＯ）１４の出口を分周器２１でＭ１分周した
信号とが入力され位相同期ループを成形する。電圧制御
発振器（ｖＣｏ）１１の周波数をｆＶｃ。
を分周器２３でＮ１分周した信号と、温度補償水晶発振
器（ＴＣＸＯ）１４の出口を分周器２１でＭ１分周した
信号とが入力され位相同期ループを成形する。電圧制御
発振器（ｖＣｏ）１１の周波数をｆＶｃ。
温度補償水晶発振器（ＴＣＸＯ）１４の周波数をｆＴｃ
ｘＯとすると、無変調時においてｆｖｃＯ／Ｎ１＝ｆＴ
ｏＸ０／Ｍ１なる条件が必要である。
ｘＯとすると、無変調時においてｆｖｃＯ／Ｎ１＝ｆＴ
ｏＸ０／Ｍ１なる条件が必要である。
このループは分周数が少ないためループの応答が速く、
高速に引込み動作を行うことができる。ただし、この状
態では変調入力の周波数が低いと変調特性が劣化するた
め、引込み動作が完了した時点でスイッチ２７をＰＤ２
２６側に設定して第２ループに切替える。第２のループ
では第２図より理解できるように、電圧制御発振器（ｖ
ＣＯ）１１の出力は分周器２４が追加され、Ｎ１×Ｎ２
分周されてＰＤ２２６の一つの入力に、また温度補償水
晶発振器（ＴＣＸＯ）１４の出力も分周器２２が追加さ
れＭ１×Ｍ２分周されてＰＤ２２６の他の入力、となる
。
高速に引込み動作を行うことができる。ただし、この状
態では変調入力の周波数が低いと変調特性が劣化するた
め、引込み動作が完了した時点でスイッチ２７をＰＤ２
２６側に設定して第２ループに切替える。第２のループ
では第２図より理解できるように、電圧制御発振器（ｖ
ＣＯ）１１の出力は分周器２４が追加され、Ｎ１×Ｎ２
分周されてＰＤ２２６の一つの入力に、また温度補償水
晶発振器（ＴＣＸＯ）１４の出力も分周器２２が追加さ
れＭ１×Ｍ２分周されてＰＤ２２６の他の入力、となる
。
このループは即に引込み動作は完了しているので、切替
時の位相誤差も少なく瞬時に低周波の変調信号に対して
も変調可能状態となる。
時の位相誤差も少なく瞬時に低周波の変調信号に対して
も変調可能状態となる。
また定数Ｎ２９Ｍ２は１０〜１００程度に設定可能であ
るため、ループ利得もこの範囲可変できるため大巾な引
込み時間短縮が実現できる。
るため、ループ利得もこの範囲可変できるため大巾な引
込み時間短縮が実現できる。
次に本発明の他の実施例について説明する。
第３図は本発明の第２の実施例における変調器のブロッ
ク結線図である。
ク結線図である。
、第３図の構成は分周数を切替えループ利得をかえて高
速引込み動作を行うようにした点は第２図と同一である
が、第２図で示した分周器２１，２２゜２３．２４に対
して可変分周器３１．３２を用いてその分周数を切替る
点が異なっている。
速引込み動作を行うようにした点は第２図と同一である
が、第２図で示した分周器２１，２２゜２３．２４に対
して可変分周器３１．３２を用いてその分周数を切替る
点が異なっている。
なお第３図において、第１図、第２図と同一番号は同一
機能の構成要素を示すために説明は省略する。
機能の構成要素を示すために説明は省略する。
さて分周器３１，３２は２つの分周数をもち外部制御端
子２８からの信号でいずれかの分周数に設定できるよう
構成されている。電源投入時には分周数Ｎ１とＭｌに設
定し高速引込みを行い°、引込み完了後は分周数Ｎ２（
但し、Ｎ２ツＮ１）９Ｍ２（但し、Ｍｌ＞＞Ｍｌ）
に選定して変調可能状態にするように動作させる。
子２８からの信号でいずれかの分周数に設定できるよう
構成されている。電源投入時には分周数Ｎ１とＭｌに設
定し高速引込みを行い°、引込み完了後は分周数Ｎ２（
但し、Ｎ２ツＮ１）９Ｍ２（但し、Ｍｌ＞＞Ｍｌ）
に選定して変調可能状態にするように動作させる。
この構成の場合位相比較器（ＰＤ）１３が１個ですむた
め、回路的には第２図に示した実施例よシも回路が簡素
化される。なお、そのためには第４図のような構成とし
てもよい。
め、回路的には第２図に示した実施例よシも回路が簡素
化される。なお、そのためには第４図のような構成とし
てもよい。
また第２図、第３図の実施例とも分周器、ＰＤとも容易
に１チツプＩＣ化できるため、回路はほとんど無調整化
できる。なお、上記説明においては分周数切替えの方式
のみ説明したが、従来技術であるループ定数切替え方式
と併用することも可能であることは言うまでもなく、こ
れを用いるとさらに高速引込みが実現できる。
に１チツプＩＣ化できるため、回路はほとんど無調整化
できる。なお、上記説明においては分周数切替えの方式
のみ説明したが、従来技術であるループ定数切替え方式
と併用することも可能であることは言うまでもなく、こ
れを用いるとさらに高速引込みが実現できる。
゛ 発明の効果
以上述べた如く本発明は、単純な回路構成で、電源投入
時の引込み時間を短縮することができ、通信システムの
立上りを速くする効果が期待でき、その工業的価値は極
めて大である。
時の引込み時間を短縮することができ、通信システムの
立上りを速くする効果が期待でき、その工業的価値は極
めて大である。
第１図は従来のＰＬＬ型変調器のブロック結線ある。
１１・・・・・・電圧制御発振器、１４・・・・・・温
度補償水晶発振器、２１．２２，２３，２４・胃・・分
周器、３１．３２…・・・可変分周器、１３．２５．２
６・・・・・・位相比較器、１６・・・・・・ローパス
フィルタ、１７・・・・・・加算器、２７，２７’・・
・・・・スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
度補償水晶発振器、２１．２２，２３，２４・胃・・分
周器、３１．３２…・・・可変分周器、１３．２５．２
６・・・・・・位相比較器、１６・・・・・・ローパス
フィルタ、１７・・・・・・加算器、２７，２７’・・
・・・・スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 電圧制御発振器の出力を第１、第２の定数により分周す
る第１の分周手段と、基準信号発振器の出力を第３、第
４の定数により分周する第２の分周手段と、前記第１、
第２の分周手段の出力の位相比較を行う位相比較手段と
、前記位相比較手段より送出される位相比較に応じた出
力を濾波するループフィルタと、前記ループフィルタの
出力に変調信号を加算して前記電圧制御発振器に帰還す
る加算手段とを具備し、電源投入時には前記第１、第２
の分周手段における第１、第３の定数による分周を行い
、同期引込みが完了した時点で前記第１、第２の分周手
段における第２、第４の定数による分周を行なわせる変
調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15783084A JPS6135601A (ja) | 1984-07-27 | 1984-07-27 | 変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15783084A JPS6135601A (ja) | 1984-07-27 | 1984-07-27 | 変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6135601A true JPS6135601A (ja) | 1986-02-20 |
Family
ID=15658254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15783084A Pending JPS6135601A (ja) | 1984-07-27 | 1984-07-27 | 変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135601A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184001A (ja) * | 1985-02-08 | 1986-08-16 | Nippon Telegr & Teleph Corp <Ntt> | Ｐｌｌ変調器 |
| JPH01198828A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | フェーズロックドループ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929812B2 (ja) * | 1976-05-06 | 1984-07-23 | 新日本製鐵株式会社 | 鉄鋼材の表面疵検出方法 |
-
1984
- 1984-07-27 JP JP15783084A patent/JPS6135601A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929812B2 (ja) * | 1976-05-06 | 1984-07-23 | 新日本製鐵株式会社 | 鉄鋼材の表面疵検出方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184001A (ja) * | 1985-02-08 | 1986-08-16 | Nippon Telegr & Teleph Corp <Ntt> | Ｐｌｌ変調器 |
| JPH01198828A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | フェーズロックドループ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6363138B2 (ja) | ||
| JPS6135601A (ja) | 変調器 | |
| JP4410873B2 (ja) | クロック発生装置 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2560982B2 (ja) | クロック抽出回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH05102847A (ja) | 周波数ミキシング方式の位相同期回路 | |
| JPS62285521A (ja) | 周波数シンセサイザ | |
| KR200155562Y1 (ko) | 주파수 합성기 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPH04142813A (ja) | フェーズロックドループ | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0115177B2 (ja) | ||
| JPH06303131A (ja) | Ｐｌｌ回路 | |
| JPH07283730A (ja) | 位相同期発振器 | |
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JPH10224218A (ja) | 信号発生器 | |
| JP2002152039A (ja) | Ｐｌｌ回路 | |
| JPS6022828A (ja) | Ｆｍ信号発生器 |