JPS6363138B2 - - Google Patents
Info
- Publication number
- JPS6363138B2 JPS6363138B2 JP56011247A JP1124781A JPS6363138B2 JP S6363138 B2 JPS6363138 B2 JP S6363138B2 JP 56011247 A JP56011247 A JP 56011247A JP 1124781 A JP1124781 A JP 1124781A JP S6363138 B2 JPS6363138 B2 JP S6363138B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase
- generator
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 17
- 230000010355 oscillation Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は比較的小さなステツプで広い周波数
範囲にわたつて周波数を変化することができる周
波数合成器に関する。
範囲にわたつて周波数を変化することができる周
波数合成器に関する。
従来の周波数合成器は第１図に示すように電圧
制御発振器１１の出力と周波数信号発生器１２の
出力とを周波数混合器１３により周波数混合して
電圧制御発振器１１の出力の発振数0と周波数信
号発生器１２の出力の周波数r1との差―r1の
周波数信号が得られる。これと端子１４の周波数
r0の基準信号と位相比較器１５で位相比較され、
その位相差に応じた出力が加算回路１６を通じて
電圧制御発振器（以下VCOと記す）１１へ制御
信号として供給される。発振器１１、混合器１
３、位相比較器１５、加算回路１６により位相同
期ループ、いわゆるPLL１７が構成される。
制御発振器１１の出力と周波数信号発生器１２の
出力とを周波数混合器１３により周波数混合して
電圧制御発振器１１の出力の発振数0と周波数信
号発生器１２の出力の周波数r1との差―r1の
周波数信号が得られる。これと端子１４の周波数
r0の基準信号と位相比較器１５で位相比較され、
その位相差に応じた出力が加算回路１６を通じて
電圧制御発振器（以下VCOと記す）１１へ制御
信号として供給される。発振器１１、混合器１
３、位相比較器１５、加算回路１６により位相同
期ループ、いわゆるPLL１７が構成される。
発振周波数を設定するため設定回路１８にデジ
タル値を設定し、そのデジタル値をDA変換器１
９によりアナログ電圧に変換し、その電圧を加算
回路１６に供給する。周波数信号発生器１２の発
生周波数を設定器２２により変化させることがで
きるようにされる。設定器２２は設定器１８と共
に変化させる。VCO１１の出力は端子２１より
得られ、その周波数は0＝r0＋r1である。設定
器１８で設定する値に対するDA変換器１９の出
力電圧は直線的に変化するが、VCO１１の出力
周波数はその制御電圧に対して直線的でない場合
があり、かつヒステリシスを持つことがある。こ
のためその制御電圧をあらかじめ補正する必要が
ある。発振周波数―制御電圧特性の非直線性を正
しく補正することは難かしいが、ヒステリシスが
ある場合は補正することは困難である。その補正
が充分でないとPLL１７は引きこむことができ
ず、設定した周波数と異なる周波数の信号が得ら
れてしまう。
タル値を設定し、そのデジタル値をDA変換器１
９によりアナログ電圧に変換し、その電圧を加算
回路１６に供給する。周波数信号発生器１２の発
生周波数を設定器２２により変化させることがで
きるようにされる。設定器２２は設定器１８と共
に変化させる。VCO１１の出力は端子２１より
得られ、その周波数は0＝r0＋r1である。設定
器１８で設定する値に対するDA変換器１９の出
力電圧は直線的に変化するが、VCO１１の出力
周波数はその制御電圧に対して直線的でない場合
があり、かつヒステリシスを持つことがある。こ
のためその制御電圧をあらかじめ補正する必要が
ある。発振周波数―制御電圧特性の非直線性を正
しく補正することは難かしいが、ヒステリシスが
ある場合は補正することは困難である。その補正
が充分でないとPLL１７は引きこむことができ
ず、設定した周波数と異なる周波数の信号が得ら
れてしまう。
このような点を改善するために、例えば第２図
に示すようにVCO１１の出力を、分周器２３で
Ｎ分の１に周波数分周して位相比較器２４に供給
し、この位相比較器２４において端子１４よりの
基準信号と位相比較し、その比較出力を加算回路
１６に供給する。一方周波数混合器１３の出力は
位相比較器として作用し、その出力を加算器１６
に供給する。周波数分周器２３は設定器１８によ
つてその分周比Ｎを変更し、これと共に周波数信
号発生器１２に対する設定周波数r1と対応させ
る。この結果、出力端子２１の出力周波数0は
Nr0＋r1になる。
に示すようにVCO１１の出力を、分周器２３で
Ｎ分の１に周波数分周して位相比較器２４に供給
し、この位相比較器２４において端子１４よりの
基準信号と位相比較し、その比較出力を加算回路
１６に供給する。一方周波数混合器１３の出力は
位相比較器として作用し、その出力を加算器１６
に供給する。周波数分周器２３は設定器１８によ
つてその分周比Ｎを変更し、これと共に周波数信
号発生器１２に対する設定周波数r1と対応させ
る。この結果、出力端子２１の出力周波数0は
Nr0＋r1になる。
このように分周器２３、位相比較器２４、加算
回路１６、VCO１１、分周器２３より成る位相
制御ループ２５はその引込み範囲が広く、雑音特
性はよくないが、設定値とVCO１１の発振周波
数との関係が離れていても時間がかかつても必ず
同期状態になり、その状態においてVCO１１は
周波数信号発生器１２の出力に同期するように位
相制御ループ１７が動作することになる。この後
者の動作により位相制御ループ２５による悪い雑
音特性の問題が解決される。
回路１６、VCO１１、分周器２３より成る位相
制御ループ２５はその引込み範囲が広く、雑音特
性はよくないが、設定値とVCO１１の発振周波
数との関係が離れていても時間がかかつても必ず
同期状態になり、その状態においてVCO１１は
周波数信号発生器１２の出力に同期するように位
相制御ループ１７が動作することになる。この後
者の動作により位相制御ループ２５による悪い雑
音特性の問題が解決される。
この第２図に示した回路では第１図に示したよ
うな非直線特性やヒステリシスの問題はないが、
出力周波数0を小さなステツプで広い範囲にわた
つて変化させるには分周器２３の分周数Ｎを大き
くし、かつ端子１４の基準信号の周波数r0を小
さくする必要があり、これらの点において限界が
あつた。
うな非直線特性やヒステリシスの問題はないが、
出力周波数0を小さなステツプで広い範囲にわた
つて変化させるには分周器２３の分周数Ｎを大き
くし、かつ端子１４の基準信号の周波数r0を小
さくする必要があり、これらの点において限界が
あつた。
この発明の目的はVCOの直線特性が悪く、か
つヒステリシスがあるような場合であつても容易
に同期状態となり、つまり基準信号に対応した周
波数精度で設定した周波数の信号が得られ、しか
もそれを小さなステツプで広い範囲にわたつて変
化させることができる周波数合成器を提供するこ
とにある。
つヒステリシスがあるような場合であつても容易
に同期状態となり、つまり基準信号に対応した周
波数精度で設定した周波数の信号が得られ、しか
もそれを小さなステツプで広い範囲にわたつて変
化させることができる周波数合成器を提供するこ
とにある。
この発明によればVCOを第１の周波数発生器
の出力を基準として制御するように第１の位相同
期ループを構成し、これは高いループ利得の位相
同期ループで動作し、第１の周波数発生器の周波
数精度でVCOの発振周波数が設定される。その
第１の周波数発生器の出力と第２の周波数発生器
の出力とを周波数混合し、その出力を基準として
前記VCOを制御する第２の位相同期ループを構
成する。この第２の位相同期ループは第１の位相
同期ループよりも引込み範囲を広くするようにす
る。この第２の位相同期ループによつて先ず
VCOを同期状態とし、更にその状態において第
１の位相同期ループにより同期するようにする。
この第１周波数発生器及び第２周波数発生器の各
周波数をそれぞれ設定することによつて比較的小
さなステツプで広い周波数範囲にわたりVCOの
発振周波数を変更することが可能である。
の出力を基準として制御するように第１の位相同
期ループを構成し、これは高いループ利得の位相
同期ループで動作し、第１の周波数発生器の周波
数精度でVCOの発振周波数が設定される。その
第１の周波数発生器の出力と第２の周波数発生器
の出力とを周波数混合し、その出力を基準として
前記VCOを制御する第２の位相同期ループを構
成する。この第２の位相同期ループは第１の位相
同期ループよりも引込み範囲を広くするようにす
る。この第２の位相同期ループによつて先ず
VCOを同期状態とし、更にその状態において第
１の位相同期ループにより同期するようにする。
この第１周波数発生器及び第２周波数発生器の各
周波数をそれぞれ設定することによつて比較的小
さなステツプで広い周波数範囲にわたりVCOの
発振周波数を変更することが可能である。
第３図はこの発明による周波数合成器の一例を
示し、第１図及び第２図と対応する部分には同一
符号をつけて示す。VCO１１の出力は周波数発
生器１２の出力と周波数混合器１３で周波数変換
され、その差周波数の信号が位相比較器１５に供
給される。位相比較器１５において周波数混合器
１３の出力は周波数発生器２７の周波数1の出力
と位相比較され、その比較出力によりVCO１１
が制御される。即ち位相比較器１５の出力はスイ
ツチ２８を通じて加算回路１６に供給される。
VCO１１、周波数変換器１３、位相比較器１５、
加算回路１６はPLL１７を構成し、周波数発生
器２７の出力を基準としてVCO１１が制御され
る。
示し、第１図及び第２図と対応する部分には同一
符号をつけて示す。VCO１１の出力は周波数発
生器１２の出力と周波数混合器１３で周波数変換
され、その差周波数の信号が位相比較器１５に供
給される。位相比較器１５において周波数混合器
１３の出力は周波数発生器２７の周波数1の出力
と位相比較され、その比較出力によりVCO１１
が制御される。即ち位相比較器１５の出力はスイ
ツチ２８を通じて加算回路１６に供給される。
VCO１１、周波数変換器１３、位相比較器１５、
加算回路１６はPLL１７を構成し、周波数発生
器２７の出力を基準としてVCO１１が制御され
る。
この発明においては周波数発生器１２の出力と
周波数発生器２７の出力とが周波数混合器２９で
周波数混合される。この周波数混合器２９として
はいわゆるSSBミキサーが用いられる。このSSB
ミキサー２９より周波数発生器１２の出力周波数
2と周波数発生器２７の出力周波数1との和の周
波数をもつ信号が取出される。この信号を基準と
してVCO１１に対する制御を行なう位相同期ル
ープ３１が構成される。即ち位相比較を容易に行
なうため、ミキサー２９の出力及びVCO１１の
出力は必要に応じてそれぞれ周波数分周器３２，
３３で周波数分周され、その分周された出力が位
相比較器３４で位相比較される。その比較出力は
加算回路１６を通じてVCO１１に制御信号とし
て供給され、PLL３１が構成される。
周波数発生器２７の出力とが周波数混合器２９で
周波数混合される。この周波数混合器２９として
はいわゆるSSBミキサーが用いられる。このSSB
ミキサー２９より周波数発生器１２の出力周波数
2と周波数発生器２７の出力周波数1との和の周
波数をもつ信号が取出される。この信号を基準と
してVCO１１に対する制御を行なう位相同期ル
ープ３１が構成される。即ち位相比較を容易に行
なうため、ミキサー２９の出力及びVCO１１の
出力は必要に応じてそれぞれ周波数分周器３２，
３３で周波数分周され、その分周された出力が位
相比較器３４で位相比較される。その比較出力は
加算回路１６を通じてVCO１１に制御信号とし
て供給され、PLL３１が構成される。
周波数発生器１２，２７より発生する周波数は
設定器２２，３５によつてそれぞれ設定すること
ができる。周波数発生器１２，２７は例えば水晶
発振器のような高安定度の基準発振器３６の出力
が供給され、これを基準としてその設定値に対応
した周波数の信号が出力されるようにされる。な
お加算回路１６はいわゆるループフイルタを含む
ものである。PLL３１はPLL１７に比べてその
引込み範囲が著しく広いようにされている。スイ
ツチ２８は周波数を設定する時には先ずOFFと
し、PLL３１が位相同期状態にあることを、例
えば位相比較器３４の両入力より同期検出回路３
７により検出し、その検出出力によつてスイツチ
２８をONに制御する。位相同期ループ３１にお
いては、ミキサー２９の出力周波数1＋2と発振
器１１の出力周波数0とが等しくなるように動作
する。一方、位相同期ループ１７においては発振
器１１の出力周波数0と周波数発生器１２の出力
周波2との差0―2が周波数発生器２７の出力周
波数1と等しくなるように動作する。従つていず
れにおいても出力端子２１の出力周波数0は1＋
2となる。
設定器２２，３５によつてそれぞれ設定すること
ができる。周波数発生器１２，２７は例えば水晶
発振器のような高安定度の基準発振器３６の出力
が供給され、これを基準としてその設定値に対応
した周波数の信号が出力されるようにされる。な
お加算回路１６はいわゆるループフイルタを含む
ものである。PLL３１はPLL１７に比べてその
引込み範囲が著しく広いようにされている。スイ
ツチ２８は周波数を設定する時には先ずOFFと
し、PLL３１が位相同期状態にあることを、例
えば位相比較器３４の両入力より同期検出回路３
７により検出し、その検出出力によつてスイツチ
２８をONに制御する。位相同期ループ３１にお
いては、ミキサー２９の出力周波数1＋2と発振
器１１の出力周波数0とが等しくなるように動作
する。一方、位相同期ループ１７においては発振
器１１の出力周波数0と周波数発生器１２の出力
周波2との差0―2が周波数発生器２７の出力周
波数1と等しくなるように動作する。従つていず
れにおいても出力端子２１の出力周波数0は1＋
2となる。
この構成においてその設定周波数に対する
VCO１１の発振周波数のずれmを第４図に示す
ように横軸にとり、縦軸に搬送波信号（設定周波
数信号）と雑音との比をとると、単なる制御電圧
によるVCO１１の制御の場合、つまりPLL１７
及び３１のループが構成されていない状態におい
ては曲線４１と示すようになる。これよりPLL
３１のループが構成されると、曲線４２のように
そのループ利得G1だけ、Ｃ／Ｎ比がよくなり、
さらに位相同期ループ１７がロツクすると曲線４
３のように利得G2だけ改善される。この曲線４
３は基準の信号、つまり周波数発生器１２及び２
７のSSB位相雑音と同等となり、つまり雑音の少
ない純度の高いものが得られる。しかもPLL１
７の同期引込み範囲をこえるとPLL３１の引込
み動作によつて必ず引込み、広い範囲での引込み
が可能である。しかも例えば一方のの周波数発生
器２７の周波数1の変化のステツプを小さくし、
他方の周波数発生器１２の発生周波数2の変化ス
テツプを大きくすることによつてVCO１１の発
振周波数を広い周波数範囲にわたつて小さなステ
ツプで周波数を変化させることができる。
VCO１１の発振周波数のずれmを第４図に示す
ように横軸にとり、縦軸に搬送波信号（設定周波
数信号）と雑音との比をとると、単なる制御電圧
によるVCO１１の制御の場合、つまりPLL１７
及び３１のループが構成されていない状態におい
ては曲線４１と示すようになる。これよりPLL
３１のループが構成されると、曲線４２のように
そのループ利得G1だけ、Ｃ／Ｎ比がよくなり、
さらに位相同期ループ１７がロツクすると曲線４
３のように利得G2だけ改善される。この曲線４
３は基準の信号、つまり周波数発生器１２及び２
７のSSB位相雑音と同等となり、つまり雑音の少
ない純度の高いものが得られる。しかもPLL１
７の同期引込み範囲をこえるとPLL３１の引込
み動作によつて必ず引込み、広い範囲での引込み
が可能である。しかも例えば一方のの周波数発生
器２７の周波数1の変化のステツプを小さくし、
他方の周波数発生器１２の発生周波数2の変化ス
テツプを大きくすることによつてVCO１１の発
振周波数を広い周波数範囲にわたつて小さなステ
ツプで周波数を変化させることができる。
例えば第５図に示すようにPLL３１による同
期引込範囲が周波数F1からF2である場合におい
てPLL１７の同期引込み範囲が△Ｆである場合、
先の第３図におけるスイツチ２８を設けることに
よつて、まずこのスイツチ２８をOFFとして
PLL３１によつて同期引込みを行い、その後ス
イツチ２８をONとすることによつて常にPLL１
７の引込み動作の中心をその設定周波数とほゞ一
致させることができる。つまり最もループ利得の
大きな所でPLL１７の引込み動作を行なうこと
ができ、安定した出力が得られる。
期引込範囲が周波数F1からF2である場合におい
てPLL１７の同期引込み範囲が△Ｆである場合、
先の第３図におけるスイツチ２８を設けることに
よつて、まずこのスイツチ２８をOFFとして
PLL３１によつて同期引込みを行い、その後ス
イツチ２８をONとすることによつて常にPLL１
７の引込み動作の中心をその設定周波数とほゞ一
致させることができる。つまり最もループ利得の
大きな所でPLL１７の引込み動作を行なうこと
ができ、安定した出力が得られる。
PLL１７では電圧制御発振器１１の発振周波
数0を必ずしも1＋2とするものでなくてもよ
い。例えばVCO１１の出力周波数0を周波数変
換したものを周波数変換器１３あるいは分周器３
３に供給するようにしてもよい。例えば第６図に
示すように周波数発生器４５の周波数0′の出力
とVCO１１の周波数0の出力とを周波数混合器
４６で周波数混合し、その差の周波数0―0′＝i
の信号を得、この周波数iの信号をミキサー１３
及び分周器３３に供給するようにする。周波数発
生器４５にも基準発振器３６の出力が供給され、
設定器４７の設定に応じた周波数の信号を発生す
るようにした場合である。
数0を必ずしも1＋2とするものでなくてもよ
い。例えばVCO１１の出力周波数0を周波数変
換したものを周波数変換器１３あるいは分周器３
３に供給するようにしてもよい。例えば第６図に
示すように周波数発生器４５の周波数0′の出力
とVCO１１の周波数0の出力とを周波数混合器
４６で周波数混合し、その差の周波数0―0′＝i
の信号を得、この周波数iの信号をミキサー１３
及び分周器３３に供給するようにする。周波数発
生器４５にも基準発振器３６の出力が供給され、
設定器４７の設定に応じた周波数の信号を発生す
るようにした場合である。
例えばVCO１１としてYIG発振器により2400
〜4200MHzの発振をするように構成され、周波数
発生器４５は周波数0′が2180〜3880MHzの間を
100MHzステツプで変化するようにされる。従つ
て周波数混合器４６の出力周波数iは220〜320M
Hzとなる。周波数発生器１２の出力周波数2は
200乃至299.99MHzを10KHzステツプで変化する
ようにされ、周波数発生器２７の出力周波数1は
20MHz〜20.009999MHzを１Hzステツプで変化す
るようにされる。分周器３２，３３は１／200にそれ ぞれ分周するるものである。基準発振器３６の発
振周波数は10MHzとされる。
〜4200MHzの発振をするように構成され、周波数
発生器４５は周波数0′が2180〜3880MHzの間を
100MHzステツプで変化するようにされる。従つ
て周波数混合器４６の出力周波数iは220〜320M
Hzとなる。周波数発生器１２の出力周波数2は
200乃至299.99MHzを10KHzステツプで変化する
ようにされ、周波数発生器２７の出力周波数1は
20MHz〜20.009999MHzを１Hzステツプで変化す
るようにされる。分周器３２，３３は１／200にそれ ぞれ分周するるものである。基準発振器３６の発
振周波数は10MHzとされる。
このようにすれば出力端子２１の出力周波数0
は2400乃至4200MHzの間を１Hzステツプで変化さ
せることが可能となる。この場合周波数発生器２
７については1に示すように20MHzに対して10K
Hzの間を１Hzステツプで変化させればよく、周波
数発生器１２の出力周波数2については200MHz
を10KHzステツプで変化させるものであり、これ
らの周波数変化はその変化ステツプと変化範囲と
中心周波数の高さなどから、比較的容易に行なう
ことが可能である。またこの場合においては先に
述べたように第１図について述べたようなVCO
に対する制御周波数特性の非直線性やヒステリシ
ス特性に関係なく設定周波数に引込させることが
可能である。周波数0′の100MHzごとの設定は設
定器４７で行い、これと同時に対応した直流電圧
を加算回路１６に端子５１より与える。
は2400乃至4200MHzの間を１Hzステツプで変化さ
せることが可能となる。この場合周波数発生器２
７については1に示すように20MHzに対して10K
Hzの間を１Hzステツプで変化させればよく、周波
数発生器１２の出力周波数2については200MHz
を10KHzステツプで変化させるものであり、これ
らの周波数変化はその変化ステツプと変化範囲と
中心周波数の高さなどから、比較的容易に行なう
ことが可能である。またこの場合においては先に
述べたように第１図について述べたようなVCO
に対する制御周波数特性の非直線性やヒステリシ
ス特性に関係なく設定周波数に引込させることが
可能である。周波数0′の100MHzごとの設定は設
定器４７で行い、これと同時に対応した直流電圧
を加算回路１６に端子５１より与える。
上述において周波数ミキサー１３，２９として
はいわゆるSSBミキサーを用い、その両入力の和
の周波数を得たが、差の周波数を得るようにして
もよい。さらに周波数ミキサーの代りに通常のミ
キサーを用いてその出力を可変帯域通過波器に
より選択するようにしてもよい。この場合その選
択はその可変帯域通過波器の中心周波数を
VCO１１の出力周波数を変える度に変更する必
要がある。この場合1±2の二次成分が出てくる
が、所望信号と不要信号とのレベル差があれば、
分周器３２，３３の分周により不要成分はかなり
抑圧され、このPLL動作には支障をきたさない。
分周器３２，３３は位相比較器３４の比較動作が
容易に行なわれるように設けるものであり、位相
比較器の比較が高い周波数で行なうことが可能で
あればこれらを省略してもよい。
はいわゆるSSBミキサーを用い、その両入力の和
の周波数を得たが、差の周波数を得るようにして
もよい。さらに周波数ミキサーの代りに通常のミ
キサーを用いてその出力を可変帯域通過波器に
より選択するようにしてもよい。この場合その選
択はその可変帯域通過波器の中心周波数を
VCO１１の出力周波数を変える度に変更する必
要がある。この場合1±2の二次成分が出てくる
が、所望信号と不要信号とのレベル差があれば、
分周器３２，３３の分周により不要成分はかなり
抑圧され、このPLL動作には支障をきたさない。
分周器３２，３３は位相比較器３４の比較動作が
容易に行なわれるように設けるものであり、位相
比較器の比較が高い周波数で行なうことが可能で
あればこれらを省略してもよい。
第１図及び第２図はそれぞれ従来の周波数合成
器を示すブロツク図、第３図はこの発明による周
波数合成器の一例を示すブロツク図、第４図は設
定周波数に対するオフセツト周波数と搬送波レベ
ル対雑音比との特性を示す曲線図、第５図は２つ
のPLLの引込み範囲の関係を示す図、第６図は
この発明による周波数合成器の他の例を示すブロ
ツク図である。 １１：VCO、１２，２７，４５：周波数発生
器、１３，２９，４６：周波数混合器、１５，３
４：位相比較器、２１：出力端子、２２，３５，
４７：設定器、２８：スイツチ、１７，３１：
PLL、３２，３３：分周器。
器を示すブロツク図、第３図はこの発明による周
波数合成器の一例を示すブロツク図、第４図は設
定周波数に対するオフセツト周波数と搬送波レベ
ル対雑音比との特性を示す曲線図、第５図は２つ
のPLLの引込み範囲の関係を示す図、第６図は
この発明による周波数合成器の他の例を示すブロ
ツク図である。 １１：VCO、１２，２７，４５：周波数発生
器、１３，２９，４６：周波数混合器、１５，３
４：位相比較器、２１：出力端子、２２，３５，
４７：設定器、２８：スイツチ、１７，３１：
PLL、３２，３３：分周器。
Claims (1)
- 【特許請求の範囲】 １ 電圧制御発振器と、 周波数を設定することができる第１周波数発生
器と、 上記電圧制御発振器の出力及び上記第１周波数
発生器の出力が供給され、差の周波数を出力する
第１周波数混合器と、 周波数を設定することができる第２周波数発生
器と、 上記第１周波数混合器の出力と上記第２周波数
発生器の出力との位相を比較して上記電圧制御発
振器を制御する第１位相比較器と、 上記第１周波数発生器及び上記第２周波数発生
器の各出力が供給され、和の周波数を出力する第
２周波数混合器と、 その第２周波数混合器の出力と上記電圧制御発
振器の出力とを位相比較して上記電圧制御発振器
を制御する第２位相比較器とを具備し、 上記電圧制御発振器と上記第１周波数混合器と
上記第１位相比較器とで第１位相同期ループを構
成し、 上記電圧制御発振器と、上記第２周波数混合器
と、上記第２位相比較器とで、第２位相同期ルー
プを構成し、 上記第２位相同期ループは上記第１位相同期ル
ープより引込み範囲が広く選定されている周波数
合成器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56011247A JPS57125528A (en) | 1981-01-28 | 1981-01-28 | Frequency synthesizer |
| US06/339,613 US4459560A (en) | 1981-01-28 | 1982-01-15 | Plural phase locked loop frequency synthesizer |
| DE19823202733 DE3202733A1 (de) | 1981-01-28 | 1982-01-28 | Frequenzsynthetisierer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56011247A JPS57125528A (en) | 1981-01-28 | 1981-01-28 | Frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57125528A JPS57125528A (en) | 1982-08-04 |
| JPS6363138B2 true JPS6363138B2 (ja) | 1988-12-06 |
Family
ID=11772605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56011247A Granted JPS57125528A (en) | 1981-01-28 | 1981-01-28 | Frequency synthesizer |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4459560A (ja) |
| JP (1) | JPS57125528A (ja) |
| DE (1) | DE3202733A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108832A (ja) * | 1981-12-23 | 1983-06-29 | Toshiba Corp | 信号再生回路 |
| JPS60184941A (ja) * | 1984-03-02 | 1985-09-20 | Suzuki Motor Co Ltd | 空燃比制御装置のチエツク装置 |
| US4806879A (en) * | 1987-05-01 | 1989-02-21 | Ecrm Incorporated | Method and apparatus for synchronizing to a pulse train packet signal |
| US4845443A (en) * | 1988-03-25 | 1989-07-04 | General Dynamics Corporation, Pomona Div. | Low noise multi-band channelized microwave frequency synthesizer |
| US5452246A (en) * | 1993-06-02 | 1995-09-19 | Fujitsu Limited | Static semiconductor memory device adapted for stabilization of low-voltage operation and reduction in cell size |
| JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| SE505090C2 (sv) * | 1995-10-05 | 1997-06-23 | Ericsson Telefon Ab L M | Förfarande och anordning vid generering av en signal |
| US6061575A (en) * | 1996-11-06 | 2000-05-09 | Ericsson Inc. | Frequency synthesizer circuit for mobile stations |
| DE19716776A1 (de) * | 1997-04-22 | 1998-10-29 | Daimler Benz Aerospace Ag | Verfahren und Anordnung zum Einrasten eines YIG-Oszillators |
| US7119583B2 (en) * | 2004-03-31 | 2006-10-10 | Micron Technology, Inc. | Phase detector and method having hysteresis characteristics |
| KR100727898B1 (ko) | 2006-01-06 | 2007-06-14 | 삼성전자주식회사 | Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법 |
| US7423456B2 (en) * | 2006-12-01 | 2008-09-09 | Micron Technology, Inc. | Fast response time, low power phase detector circuits, devices and systems incorporating the same, and associated methods |
| US7616063B1 (en) * | 2007-03-29 | 2009-11-10 | Scientific Components Corporation | Frequency synthesizer using a phase-locked loop and single side band mixer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1116947A (en) * | 1964-11-25 | 1968-06-12 | Marconi Co Ltd | Improvements in or relating to oscillator generator arrangements |
| JPS53927A (en) * | 1977-07-08 | 1978-01-07 | Rca Corp | Color video signal repeater |
| US4388597A (en) * | 1980-06-03 | 1983-06-14 | Motorola Inc. | Frequency synthesizer having plural phase locked loops |
| US4360788A (en) * | 1980-07-14 | 1982-11-23 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer |
| US4409563A (en) * | 1981-02-26 | 1983-10-11 | General Electric Company | Phase locked loop frequency synthesizer with frequency compression loop |
-
1981
- 1981-01-28 JP JP56011247A patent/JPS57125528A/ja active Granted
-
1982
- 1982-01-15 US US06/339,613 patent/US4459560A/en not_active Expired - Lifetime
- 1982-01-28 DE DE19823202733 patent/DE3202733A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4459560A (en) | 1984-07-10 |
| JPS57125528A (en) | 1982-08-04 |
| DE3202733A1 (de) | 1982-08-12 |
| DE3202733C2 (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JPS6363138B2 (ja) | ||
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JPS6256689B2 (ja) | ||
| US4303893A (en) | Frequency synthesizer incorporating digital frequency translator | |
| JPH0519329B2 (ja) | ||
| US4488123A (en) | Frequency synthesizer | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPS6221418B2 (ja) | ||
| JPH098551A (ja) | 高安定発振回路 | |
| JPS6363139B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2785996B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPH03141724A (ja) | 位相同期発振回路 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPS6135601A (ja) | 変調器 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3142083B2 (ja) | 広帯域周波数シンセサイザ | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPH10261956A (ja) | クロック生成回路 | |
| JPH0767085B2 (ja) | ルビジウム原子発振器 | |
| JPS59181726A (ja) | 周波数合成器 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ |