SE505090C2 - Förfarande och anordning vid generering av en signal - Google Patents
Förfarande och anordning vid generering av en signalInfo
- Publication number
- SE505090C2 SE505090C2 SE9503450A SE9503450A SE505090C2 SE 505090 C2 SE505090 C2 SE 505090C2 SE 9503450 A SE9503450 A SE 9503450A SE 9503450 A SE9503450 A SE 9503450A SE 505090 C2 SE505090 C2 SE 505090C2
- Authority
- SE
- Sweden
- Prior art keywords
- frequency
- loop
- control signal
- signal
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000001419 dependent effect Effects 0.000 claims abstract description 7
- 238000012545 processing Methods 0.000 claims description 24
- 230000006870 function Effects 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 230000006386 memory function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000032683 aging Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000009429 electrical wiring Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
10
15
20
25
30
35
505 090
2
oscillatorns frekvens till heltalsmultiplar av referenssig-
nalens frekvens. Detta åstadkommes enklast med en delare
i slingan som frekvensdelar utsignalen från den spännings-
styrda oscillatorn med ett godtyckligt heltal. Resultatet
av delningen matas till en fasjämförare som jämför resulta-
tets fas med referensoscillatorns fas för att därigenom
skapa en styrsignal till den spänningsstyrda oscillatorn.
Det finns ett stort antal digitala kretsar av typ PLL på
marknaden som förutom neddelning och fasdetektorfunktion
även innehåller en diskriminatorfunktion som styr VCO:n då
fasdetektorns skillnadsfrekvens ligger utanför slingband-
bredden. Detta innebär att frekvens-/faslåsning av en VCO
kan ske inom ett stort frekvensintervall.
En av nackdelarna med digitala PLL-kretsar är att det
genereras fasbrus (jitter) i slingan via de digitala
kretsarna. En annan. nackdel är att förstärkningen av
fasdetektorsignalen måste vara hög för att kompensera
VCO:ns frekvensdelning fram till fasdetektorn. I det fall
att neddelningen är 100 kommer ett frekvensfel på 100 Hz
att endast bli 1 Hz i fasjämföraren. Skillnaden i frekvens
på 11 Hz skall sedan generera en fasdetektorsignal som
korrigerar VCO:n 100Hz och kräver därför en förstärkning.
Den nödvändiga förstärkningen förstärker även oönskat brus
av olika slag.
En typ av faslåst slinga som påstås eliminera ovan nämnda
nackdelar är en samplad faslåst slinga (SPLL - Sampled
Phase Locked Loop). I den samplade slingan samplas VCO:ns
envelopp direkt i fasdetektorn. VCO:n kan faslåsa till
alla multiplar av referensfrekvensen förutsatt att VCO:n
styrs så att skillnadsfrekvensen ut från fasdetektorn
ligger innanför slingbandbredden.
10
15
20
25
30
505 090
3
Den samplade fasdetektorn har ingen diskriminatordel.
Detta innebär att en för stor skillnad i frekvens mellan en
multipel av referensoscillatorns frekvens och VCO:ns
frekvens gör att slingan inte kan faslåsa. För att
minimera skillnadsfrekvensen och för att kunna ställa in
den frekvens man önskar, förinställer man vanligtvis en
stöttespänning till VCO:n ur ett ndnne. Minnet måste
således innehålla stöttespänningar för alla valbara
frekvenser. Spänningarna måste mätas upp individuellt för
varje tillverkad oscillatoranordning och dessutom kontinu-
erligt uppdateras beroende pâ bland annat VCO:ns tempera-
turberoende och åldrande. Vid små frekvenssteg ligger
spänningarna tätt och det är då svårt att generera stötte-
spänningar med tillräcklig noggrannhet. Fellåsning på
grannkanaler eller på spuriouser är vanligt förekommande.
Vid försök att lösa problemen med användning av samplade
slingor har man kommit fram till att man kan använda en
konventionell faslåst slinga för att se till att den
spänningsstyrda oscillatorn svänger med önskad frekvens.
När den önskade frekvensen är uppnådd och den konventionel-
la faslåsta slingan har faslåst kopplas kontrollen av den
spänningsstyrda oscillatorn över till den samplade slingan.
Denna typ av anordning finns beskriven i det amerikanska
patentet US-3,660,78l, men kan anses uppvisa en rad
nackdelar. Bland annat måste styrsignalen till den
spänningsstyrda oscillatorn byggas upp i den samplade
slingan när den kopplas in. För att få en acceptabel
insvängningstid så måste styrspänningsfiltren vara snabba
vilket medför en sämre reglerslinga.
10
15
20
25
30
35
505 090
4
REDoGöRELsE FÖR UPPFINNINGEN
Ett ändamål med uppfinningen är att ange ett förfarande och
en anordning som kan låsa en samplad slinga till en
godtycklig multipel av en referensoscillators frekvens.
Ett annat ändamål med uppfinningen är att ange ett för-
farande och en anordning för att kunna få en kort och opti-
mal inlåsningstid vid frekvensbyte och optimala fasbrus-
prestanda i en faslåst samplad slinga.
Ett ändamål därutöver med uppfinningen är att ange ett
förfarande och en anordning för frekvensgenerering som in-
nefattar minst två slingor där en av dessa är en samplad
faslåst slinga och där någon spänning inte behöver tillfö-
ras via den samplade slingans slingfilter när den samplade
slingan tar över.
Ytterligare ett ändamål med uppfinningen är att ange ett
förfarande och en anordning för frekvensgenerering som är
mindre känslig för variationer, som till exempel tempera-
turvariationer, lufttrycksvariationer, luftfuktighetsvaria-
tioner och variationer orsakade av åldrande.
Ännu ett ändamål med uppfinningen är att ange ett för-
farande och en anordning för frekvensgenerering som är
tillverkningsmässigt enkel att kalibrera.
Ovannämnda ändamål uppnås enligt uppfinningen genom en
anordning och ett förfarande där en samplad faslåst slinga
faslåses med stöttning från en konventionell faslåst slinga
(PLL). Stöttningsvärdet från PLL-slingan låses med hjälp
av en håll-krets (Sample and Hold circuit - S/H) varefter
det låsta stöttningsvärdet summeras ihop med styrsignalen
från den samplade slingan för att styra en styrd oscilla-
tor, exempelvis en spänningsstyrd.oscillator. Uppfinningen
10
15
20
25
30
35
505 D90
5
innebär att noggrannheten på stöttningsvärdena/stöttespän-
ningarna beror av PLL-kretsens upplösning och att in-
koppling av den samplade slingan kan ske utan att någon
signal/spänning byggs upp i den samplade slingans sling-
filter.
Ovannämnda ändamål uppnås enligt uppfinningen även genom en
oscillatoranordning som genererar en utsignal med en
förutbestämd frekvens åt gången utav ett antal förutbe-
stämda frekvenser. Oscillatoranordningen innefattar en
första slinga, en andra slinga, en styrd oscillator som
lämpligen är en spänningsstyrd oscillator, ett omkopp-
lingsmedel, ett mät- och sparorgan, och ett summeringsor-
gan. Den första slingan fungerar som en samplad faslåst
slinga och skapar en felsignal som en första styrsignal är
beroende av. Den andra slingan fungerar som en faslåst
slinga och skapar en andra styrsignal. Den spänningsstyrda
oscillatorn genererar utsignalen med en frekvens som står
i relation till den första eller andra styrsignalen och är
en del av den första och den andra slingan. Omkopplings-
medlet kopplar den första styrsignalen eller den andra
styrsignalen till den spänningsstyrda oscillatorn. Mät-
och sparorganet 1näter och. behåller under inställnings-
skeenden spänningsvärdet av den andra styrsignalen då den
andra slingan har faslåst till en förutbestämd frekvens och
mät- och sparorganet skapar därigenom en sparad styrsignal.
Summeringsorganet summerar den sparade styrsignalen med
felsignalen och skapar därigenom den första styrsignalen.
Oscillatoranordningenkopplarnædelstomkopplingsmedletden
andra styrsignalen till den spänningsstyrda oscillatorn
under inställningsskeenden och kopplar annars den första
styrsignalen till den spänningsstyrda oscillatorn.
Ovannämnda ändamål uppnås enligt uppfinningen även genonlen
oscillatoranordning som genererar en utsignal med en
förutbestämd frekvens åt gången utav ett antal förutbe-
10
15
20
25
30
35
505 090
6
stämda frekvenser. Oscillatoranordningen lämpar sig väl
för förutbestämda frekvenser som befinner sig inom mikro-
vâgsområdet eller högre frekvensområden och likaledes inom
lägre frekvensområden. Oscillatoranordning innefattar en
första slinga, en andra slinga, en spänningsstyrd oscilla-
tor, ett omkopplingsmedel, ett mät- och sparorgan, och ett
summeringsorgan.
Den första slingan innefattar en referensoscíllator, en
pulsgenerator, en första fasjämförare, och en första
signalbehandlingsenhet. Den första slinga fungerar som en
samplad faslåst slinga genom att i den första fasjämföraren
jämföra utsignalens fas med en första referenssignals
fasläge skapad av referensoscillatorn och pulsgeneratorn
och därigenom efter en första signalbehandling i den första
signalbehandlingsenheten skapa en felsignal som en första
styrsignal är beroende av.
Den andra slingan innefattar en frekvensdelare, en andra
fasjämförare och en andra signalbehandlingsenhet. Den
andra slingan bestämmer genom frekvensdelaren i inställ-
ningsskeenden utsignalens frekvens genom att frekvensdela
utsignalen i frekvensdelaren och jämföra dess fas i en
fasjämförare med en andra referenssignals fasläge skapad av
referensoscillatorn och därigenom efter en andra signalbe-
handling j. den andra signalbehandlingsenheten skapa en
andra styrsignal.
Om utsignalens förutbestämda frekvenser ligger väldigt
högt, mikrovågsområdet eller högre, kan det vara lämpligt
att oscillatoranordningen innefattar ett frekvenskonver-
teringsorgan som frekvenskonverterar utsignalen innan den
frekvensdelas i den andra slingan för att utsignalens
frekvens skall hamna inom den andra slingans frekvensom-
råde. Frekvenskonverteringsorganet innefattar lämpligen
10
15
20
25
30
35
505 090
7
ett frekvensdelarorgan eller ett referensfrekvensorgan och
ett blandarorgan.
Lämpligen innefattar den första signalbehandlingsenheten i
den första slingan en förstärkare och ett slingfilter.
Även den andra signalbehandlingsenheten.i den andra slingan
innefattar lämpligen en förstärkare och ett slingfilter.
Slingfiltren bör innehålla en lågpassfunktion vilken kan
kompletteras med andra filterfunktioner (bandpass). Det är
även fördelaktigt om det slingfiltret i den första signal-
behandlingsenheten är långsammare än slingfiltret i den
andra signalbehandlingsenheten. Långsammare skall tolkas
som smalare bandbredd och därför en längre insvängningstid.
Den spänningsstyrda oscillatorn genererar utsignalerxmed en
frekvens som står i relation till den första eller andra
styrsignalen och är en del av den första och den andra
slingan. Omkopplingsmedlet kopplar den första styrsignalen
eller den andra styrsignalen till den spänningsstyrda
oscillatorn. Mät- och sparorganet mäter och behåller under
inställningsskeenden spänningsvärdet av den andra styrsig-
nalen då den andra slingan har faslåst till en förutbestämd
frekvens och skapar därigenom en sparad styrsignal.
Lämpligen innefattar oscillatoranordningen även.ett.minnes-
organ som sparar ett antal av de under inställningsskeende-
na uppmätta spänningsvärdena av den andra styrsignalen.
Värdena sparas lämpligen ixninnespositioner som är sortera-
de med hänsyn till den utsignalsfrekvens som värdet
motsvarar. Den sparade styrsignalen kan även, i denna
_utökade version, skapas från lagrade/sparade uppmätta spän-
ningsvärden för att därigenom möjliggöra en snabb växling
av utsignalens frekvens utan att ett inställningsskeende
behöver genomlöpas.
10
15
20
25
30
35
505 090
8
Ytterligare en lämplig variant är att minnesorganet även
sorterar de uppmätta spänningsvärdena av den andra styrsig-
nalen i minnespositioner med hänsyn till den temperatur som
den spänningsstyrda oscillatorn innehar vid tillfället för
uppmätningen. Härigenom möjliggörs upprätthållandet av en
stabil och noggrann frekvens utan att ett inställingsske-
ende behöver genomlöpas vid temperaturvariationer av den
spänningsstyrda oscillatorn.
Minnesorganet kan givetvis utföras på många olika sätt.
Ett sätt är att konstruera minnesorganet med hjälp av
digitala minnesceller, en analog till digital omvandlare,
och en digital till analog omvandlare. Här lagras de
uppmätta spänningsvärdena av den andra styrsignalen
digitalt i de digitala minnescellerna efter analog till
digital omvandling i analog till digital omvandlaren. Vid
skapandet av den lagrade styrsignalen från lagrade uppmätta
spänningsvärden, digital till analog omvandlas de i
minnescellerna lagrade mätvärdena i digital till analog
omvandlaren.
Ett annat sätt att konstruera minnesorganet är med hjälp av
analoga minnesceller. De uppmätta spänningsvärdena av den
andra styrsignalen lagras analogt och vid skapandet av den
lagrade styrsignalen från lagrade uppmätta spänningsvärden
förses de från de analoga minnescellerna.
Summeringsorganen summerar den sparade styrsignalen med
felsignalen för att skapa den första styrsignalen.
Oscillatoranordningenknpplarnædelstomkopplingsmedletden
andra styrsignalen till den spänningsstyrda oscillatorn
under inställningsskeenden och annars kopplar den den
första styrsignalen till den spänningsstyrda oscillatorn.
Ovannämnda ändamål uppnås enligt föreliggande uppfinning
även med ett förfarande för att generera en utsignal med en
10
15
20
25
30
35
505 090
9
förutbestämd frekvens åt gången utav ett antal förutbestäm-
da frekvenser med en styrd oscillator som lämpligen kan
utgöras av en spänningsstyrd oscillator. Förfarandet är
lämpligt även då nämnda förutbestämda frekvenser befinner
sig inom mikrovågsområdet eller högre, det vill säga GHz
och uppåt i frekvens. Genereringen innefattar ett antal
steg. En första slinga inrättas att fungera som en samplad
faslåst slinga. I den första slingan skapas en första
referenssignal, jämföres utsignalens fas med den första
referenssignalens fasläge, och signalbehandlas resultatet
av_jämförelsen i en första signalbehandlare som därigenom
skapar en felsignal som en första styrsignal är beroende
av. Signalbehandlaren innefattar lämpligtvis bland annat
ett filter.
En andra slinga inrättas att fungera som en faslåst slinga
och i inställningskeenden bestämmes utsignalens frekvens av
den andra slingan. I den andra slingan skapas en andra
referenssignal, frekvensdelas utsignalen, jämföres den
frekvensdelade utsignalens fas med den andra referenssigna-
lens fasläge, och signalbehandlas resultatet av jämförelsen
i en andra signalbehandlare som därigenom skapar en andra
styrsignal. Signalbehandlaren innefattar lämpligtvis bland
annat ett filter.
Då båda signalbehandlarna innefattar filter är det för-
delaktigt att den första signalbehandlarens filter är
långsammare än den andra signalbehandlarens filter.
Långsammare skall tolkas som smalare bandbredd och därför
en längre insvängningstid.
Under inställningsskeenderxmätes den andra styrsignalen och
då den andra slingan har faslåst sparas mätvärdet för att
kunna skickas vidare som en sparad styrsignal. Den sparade
styrsignalen summeras med felsignalen och därigenom skapas
den första styrsignalen. Utsignalen skapas medelst den
10
15
20
25
30
35
505 Û90
10
spänningsstyrda oscillatorn med en frekvens som står i
relation till den första eller den andra styrsignalen. Den
andra styrsignalen kopplas till den spänningsstyrda
oscillatorn under inställningsskeenden och annars kopplas
den första styrsignalen till den spänningsstyrda oscilla-
torn.
Vid varje inställningsskeende sparas företrädesvis mätvär-
det i enzninnesdel motsvarande den för inställningsskeendet
förutbestämda frekvensen i enxninnesenhet varigenom växling
av utsignalens frekvens kan ske utan att ett inställnings-
skeende inkopplas. Ytterligare kan det ibland vara en
fördel att den minnesdel mätvärdet sparas i också motsvarar
en temperatur. Det vill säga att mätvärden stoppas in i en
matris för frekvens på ena axeln och temperatur på den
andra. Givetvis går det att utöka med eller använda sig av
andra parametrar som till exempel luftfuktighet, höjd, och
lufttryck.
Speciellt då utsignalens frekvens är hög, exempelvis då de
förutbestämda frekvenserna befinner sig inom mikrovågsom-
rådet eller högre, det vill säga GHz och uppåt i frekvens,
kan det vara en fördel att frekvenskonvertera utsignalen
innan utsignalen frekvensdelas i den andra slingan. Detta
för att utsignalens frekvens skall hamna inom den andra
slingans frekvensområde, som då inte behöver vara samma och
lika hög som den första slingans frekvensområde.
FIGURBESKRIVNING
Uppfinningen skall i det följande närmare beskrivas i
förklarande och inte på något vis begränsande syfte, med
hänvisning till bifogade figurer, där
10
15
20
25
30
35
505 090
ll
Fig. 1 visar ett schematiskt blockschema över en känd
oscillatoranordning innefattande en faslåst
slinga,
Fig. 2 visar ett schematiskt blockschema över en känd
oscillatoranordning innefattande en samplad
faslåst slinga med minne för stöttespänningar,
Fig. 3A visar ett schematiskt blockschema över en ut-
föringsform av en oscillatoranordning enligt
föreliggande uppfinning,
Fig. 3B visar'ett schematiskt blockschema över'ytterliga-
re en utföringsfonn av en oscillatoranordning
enligt föreliggande uppfinning,~
Fig. 3C visar ett schematiskt blockschema över ytterliga-
re en utföringsfonn av en oscillatoranordning
enligt föreliggande uppfinning.
FÖREDRAGNA UTFöRINGsFoRMER
För att underlätta förståelsen av uppfinningen skall
inledningsvis en oscillatoranordning med en konventionell
faslåst slinga och en oscillatoranordning' med. en kon-
ventionell samplad faslåst slinga beskrivas i anslutning
till figur 1 och 2.
finns en stor mängd olika sätt att styra en oscillator som
Först bör det dock nämnas att det
till exempel med spänning, ström, eller ljus för att bara
nämna några. Det allra vanligaste sättet att styra en
oscillator är med en spänning, en spänningsstyrd oscilla-
tor, och därför är följande exempel exemplifierade med
spänningsstyrda oscillatorer och skall inte ses som en
begränsning till enbart denna typ av styrda oscillatorer.
10
15
20
25
30
35
505 090
12
Den mest använda metoden för faslåsning av en signal till
en referenssignal visas j. fig. 1. Den konventionella
faslåsta slingan (PLL - Phase Locked Loop) består i huvud-
sak av en referensoscillator 110, en fasdetektor/jämförare
120, en förstärknings- och filterenhet 130, en spännings-
styrd oscillator 140 (VCO - Voltage Controlled Oscillator),
och en variabel eller fast frekvensdelare 160. Genom att
styra 170 en variabel frekvensdelare 160 och därmed dela
utsignalen 150 med ett godtyckligt heltal kan man generera
en utsignal med en utfrekvens som är en godtycklig multipel
av referensoscillatorns 110 frekvens.
Utsignalen 150 från den spänningsstyrda oscillatorn 140
(VCO) har en frekvens som är en godtycklig, beroende på
frekvensdelningen i frekvensdelaren 160, heltalsmultipel
högre än referensoscillatorns 110 frekvens. Ifall en icke-
heltalsmultipel av.referensoscillatorns 110 frekvens önskas
kan man även frekvensdela referensoscillatorns 110 frekvens
innan fasdetektorn/jämföraren 120. Utsignalen 150 fre-
kvensdelas med frekvensdelaren 160 (/N) ned till en
frekvens som borde vara lika med referensoscillatorns 110
frekvens. Referensoscillatorns frekvens jämföres sedan i
fasdetektorn 120 med den. neddelade signalens frekvens.
Fasdetektorn 120 genererar en utsignal som efter filtrering
och förstärkning 130 styr VCO:n 140.
na/faserna inte är lika kommer fasdetektorn 120 att justera
Ifall frekvenser-
sin. utsignal för att 'VCO:n 140 skall kunna kompensera
utsignalens 150 frekvens för denna olikhet. Fasdetektorns
utsignal är ett värde som motsvarar frekvensen av VCO:ns
utsignal 150 och är således, vanligtvis, skild från noll
trots att den faslåsta slingan är faslåst.
Eftersom den konventionella faslåsta slingan (PLL) lider av
en del problem och brister såsom fasbrus (jitter) och en
nödvändigt hög förstärkning av fasdetektorns utsignal,
såsom har nämnts tidigare, används ofta en bättre och något
l0
15
20
25
30
35
505 090
13
mer komplicerad faslåst slinga i krävande tillämpningar,
nämligen den samplade faslåsta slingan (SPLL - Sampled
Phase Locked Loop).
En samplad faslåst. slinga (SPLL), se fig. 2, består .i
huvudsak av en referensoscillator 210, en pulsgenerator
215, en fasdetektor 220, en förstärknings- och filterenhet
230, en spänningsstyrd oscillator 240 (VCO), och en
minnesanordning som lämpligtvis kan vara ett digitalt minne
262 och en digital/analog omvandlare 264 (D/A-omvandlare).
I den samplade slingan samplas VCO:ns envelopp direkt i
fasdetektorn 220 med en snabb puls genererad från referens-
VCO:n 240 kan
faslåsa till alla multiplar av referensfrekvensen förutsatt
oscillatorn 210 och pulsgeneratorn 215.
att VCO:n styrs så att skillnadsfrekvensen ut från fas-
detektorn ligger innanför loopbandbredden.
Den samplade fasdetektorn har ingen diskriminatordel.
Detta innebär att en för stor skillnadsfrekvens gör att
loopen inte faslåser. För att minimera skillnadsfrekvensen
kan man förinställa en stöttespänning 266 från ett minne
262 via en D/A-omvandlare 264 till VCO:n 240. Detta minne
måste innehålla stöttespänningar för alla valbara frekven-
ser. Spänningarna skall mätas upp och kontinuerligt
uppdateras och justeras beroende på bland annat VCO:ns
temperaturdrifter och åldrande. Vid små frekvenssteg
ligger spänningarna tätt och det är då svårt att få
tillräcklig noggrannhet. Som nämnts tidigare är därför
fellåsning' på grannkanaler' eller på spuriouser 'vanligt
förekommande.
Föreliggande uppfinning har som ändamål att övervinna
ovanstående problem
faslåsta slingor (SPLL) och även samplade faslåsta slingor
med mer än en slinga uppvisar. Föreliggande uppfinning
10
15
20
25
30
35
505 090
14
lämpar sig att användas bland annat inom radiokommunika-
tionsutrustningar,mobiltelefoni,satellitområdet,radarut-
rustningar ochxnikrovågslänkar för bland annat frekvenssyn-
tes i både den sändande och mottagande sidan. Uppfinningen
fungerar med frekvenser inom mikrovågsområdet, 1 GHz och
uppåt, likaväl som inom andra frekvensomrâden. För att
tydliggöra systemet enligt föreliggande uppfinning skall
några exempel på dess tillämpning i det följande beskrivas
i anslutning till figurerna 3a - 3c.
Figur 3a visar ett blockschema över en grundläggande
utföringsfor¶\av en oscillatoranordning enligt föreliggande
uppfinning. Där framgår den samplade faslåsta slingan som
en första slinga som i huvudsak innefattar en referens-
oscillator 310, en pulsgenerator 315, en fasdetektor 320,
en förstärknings- och filterenhet 330 som bör innehålla
minst en lågpassfunktion som kan kompletteras med andra
filterfunktioner (bandpass), och en styrd oscillator som
företrädesvis är en spänningsstyrd oscillator 340 (VCO).
Dessutom ingår det en andra slinga som innefattar en
konventionell faslåst slinga som är representerad av ett
stort block (PLL) 372 och en förstärknings- och filterenhet
374 som bör innehålla minst en lågpassfunktion som kan
kompletteras med andra filterfunktioner (bandpass). Det
stora PLL-blocket 372 innefattar i stort justerbara
frekvensdelare som kan styras medelst styrsignaler 370 och
en fas-frekvensdiskriminator. Den andra slingan har den
spänningsstyrda oscillatorn 340 gemensamt med den första
slingan. För att de två slingorna skall bilda kompletta
slingor enligt föreliggande uppfinning innefattar denna
grundläggande utföringsform av uppfinningen även en mät-
och sparkrets 376 (Sample and Hold circuit, S/H), summe-
ringsorgan 334 och omkopplingsmedel 336.
Den första slingan, den samplade faslåsta slingan (SPPL-
funktionen), fungerar i stort som en konventionell samplad
10
15
20
25
30
35
505 090
15
faslåst slinga. Referensoscillatorn 310 tillsammans med
pulsgeneratorn 315 genererar en snabb puls för att kunna
sampla utsignalens 350 envelopp i fasdetektorn 320.
Fasdetektorn 320 skapar en felsignal 332 via filter- och
förstärkningsenheten 330. Felsignalen 332 styr sedan i
princip, ej direkt själv, den spänningsstyrda oscillatorn
340 (VCO:n) via summeringsorganet 334 och omkopplingsmedlet
336 (satt i läge A) för att därmed ge en samplad faslåst
slinga. Felsignalen 332 genereras på ett sådant sätt att
när den första slingan har faslåst genereras en korrekt
utsignal 350.
Den andra slingan (PLL-funktionen) fungerar i stort som en
konventionell faslåst slinga. Utsignalen 350 från den
spänningsstyrda oscillatorn 340 matas tillbaka till PLL-
blocket 372 där utsignalen 350 frekvensdelas medelst någon
typ av frekvensdelare innefattad i PLL-blocket 372.
Lämpligtvis är det någon typ av varierbar frekvensdelare
som kan styras med styrsignaler 370 för att därmed kunna
välja den önskade utsignalens 350 frekvens. I PLL-blocket
372 matas den frekvensneddelade utsignalen sedan in i en
konventionell fas-frekvensdiskriminator i PLL-blocket 372
för att där kunna jämföras med en signal från en referenso-
scillator 310 som i detta fall lämpligtvis är samma
referensoscillator som ingår i den första slingan.
Resultatet av jämförelsen i fas-frekvensdiskriminatorn
matas sedan via en filter- och förstärkningsenhet 374 för
att bilda en andra styrsignal 337. Den andra styrsignalen
337 styr sedan via omkopplingsmedlet 336 (satt i läge B)
den spänningsstyrda oscillatorn 340 (VCO) på ett sådant
sätt att när den andra slingan är faslåst bildas en korrekt
utsignal 350.
Vid intällningsskeenden är VCO:ns 340 ingång först kopplad
via omkopplingsmedel 336, i läge B, till förstärknings- och
filterenhet 374 i den andra slingan. PLL-kretsen 372 som
10
15
20
25
30
35
505 090
16
innefattar en konventionell fas-frekvensdiskriminator,
faslåser nu VCO:n 340 till referensoscillator 310 som i
detta exempel används som referensoscillator även till den
andra slingan vilket är att föredra .i de flesta fall.
Efter inlåsning samplas den andra styrsignalen 337 till
VCO:n 340 i mät- och sparkretsen (S/H-kretsen) 376 vilket
skapar en sparad styrsignal 377 vilken är ansluten till
summationskretsen 334. Lämpligtvis används en signal som
indikerar faslåst som samplingspuls.
Efter samplingen av den andra styrsignalen slår omkopp-
lingsmedlet 336 om till läge A. VCO:n 340 kommer att
behålla samma värde på sin styrsignal men nu som en första
styrsignal 335 som kommer från summationskretsen 334.
Summationskretsen 334 adderar ihop den sparade styrsignalen
377 från S/H-kretsen 376 med en felsignal 332 som kommer
från den första slingan, den samplade faslâsta slingan.
Felsignalen 332 kommer från den samplade fasdetektorn 320
via förstärknings- och filterenheten 330 och bör vara i
princip nollställd, det vill säga ingen aktiv felsignal.
Den första slingan är även aktiv under inställningsskeenden
och felsignalen 332 försöker att korrigera VCO:ns 340
frekvens trots att den ej är kopplad till VCO:n 340. När
den andra slingan har faslåst, och samplat den andra
styrsignalen 337, så innebär det att felsignalen 332 ej
behöver korrigera VCO:n 340 i det ögonblick som SPLL-
funktionen övertar faslåsningen ty felsignalen 332 summeras
i summeringsorgan 334 med den sparade styrsignalen för att
skapa den första styrsignalen som då styr VCO:n till att
generera en utsignal 350 med korrekt frekvens.
Det kan dock finnas fall då felsignalen avviker något ifrån
ett önskat idealvärde som till exempel när den elektriska
ledningslängden från. referensoscillatorn 310 till PLL-
blocket 372 ej är lika den elektriska ledningslängden från
referensoscillatorn 310 till pulsgeneratorn 315. Symmetri
10
15
20
25
30
35
505 090
17
i de elektriska ledningslängderna blir allt viktigare desto
högre upp i frekvens de ingående delarna arbetar med. I
sådana fall då de elektriska ledningslängderna avviker
något kommer en fasskillnad mellan den första och den andra
slingan att uppstå och vid omkoppling från den andra till
den första slingan kommer VCO:n 340 att via den första
styrsignalen 335 få justera sitt fasläge.
Inställningsskeenden med PLL-funktionen kan ske enligt be-
skrivningen vid varje frekvensväxling och kalibrerings-
tillfällen. S/H-kretsen 376 kan också kompletteras med
minnesfunktion 378 enligt figur 3B där styrspänningar kan
lagras för samtliga aktuella frekvenser. Det senare
förfarandet ger en snabb frekvensväxling via kontrollsig-
naler 379.
Man kan givetvis tänka sig att minnesfunktionen är för-
programmeradxmuistyrspänningar för alla önskvärda frekven-
ser men lämpligast är nog att låta inställningsskeenden
programmera minnesfunktionen med styrspänningar. Om
inställningsskeenden programmerar minnesfunktionen är det
lämpligt att låta varje minnesposition i minnesfunktionen
på något sätt vara kopplad till en flagga eller liknande
som indikerar ifall den aktuella minnespositionen in-
nehåller ett giltigt, det vill säga programmerat, värde
eller ej. Programmeringen kan ju ske under "drift" och då
kan det dröja innan minnesfunktionen innehåller en full-
ständig uppsättning styrspänningar/-värden, det kan till
och med tänkas att minnesfunktionen aldrig kommer att in-
nehålla en fullständig uppsättning.
Genom att låta inställningsskeenden programmera minnes-
funktionen fås en automatisk individanpassning då minnes-
funktionen lämpligen är nollställd/raderad från början. I
praktiken är det omöjligt att tillverka två stycken
identiska oscillatoranordningar, varje oscillatoranordning
10
15
20
25
30
35
505 090
18
blir en individ som kräver sina speciella styrspänningar
och inställningar. Vid reparation eller utbyte av någon
del i oscillatoranordningen eller någon annan åtgärd som
kommer att ändra på oscillatoranordningens beteende/-
känslighet för' olika styrsignaler' är' det lämpligt att
radera minnesfunktionen så att minnesfunktionen via
inställningsskeenden programmeras på nytt med nya värden
för den åtgärdade oscillatoranordningens beteendelkänslig-
het.
Utsätts den spänningsstyrda oscillatorn för temperatur-
variationer är det fördelaktigt att förse minnesfunktionen
378 med plats för att lagra värden sorterade inte bara
Man får då förse
oscillatoranordningen.med någon typ av temperaturgivare för
efter frekvens utan även temperatur.
att rätt värden både lagras och hämtas ur minnesfunktionen
378. Givetvis kan man även sortera in värden i minnes-
funktionen 378 utifrån andra egenskaper såsom omgivnings-
egenskaper hos oscillatoranordningen såson\exempelvis luft-
fuktighet och lufttryck. Det kan vara lämpligt att med
varje värde lagra en tidskod som anger när värdet blev
lagrat för att kunna avgöra ifall en uppdatering med ett
eller flera intällningsskeenden på grund av oscillatora-
nordningens åldrande behöver göras. Komplexiteten och
antal olika 'värden. och olika förhållanden (temperatur,
luftfuktighet) som lagras i minnesfunktionen 378 får den
miljö som oscillatoranordningen är utsatt för/placerad i,
snabbhetskrav för frekvensväxling, kostnad, absolut och
relativa arbetsfrekvensområden och så vidare bestämma.
Minnesfunktionen 378 kan vara utförd med hjälp av ett
digitalt minne som vid lagring av mätvärden matas via en
analog till digitalomvandlare och som vid hämtning hämtas
via en digital till analogomvandlare. Man kan givetvis
tänka sig minnes funktionen utförd på något annat sätt eller
till och med, med någon typ av analoga minnen typ CCD
10
15
20
25
30
505 090
19
(Charge Coupled Device) vilket gör analog till digitalom-
vandlare och digital till analogomvandlare överflödiga.
Figur 3C visar en utföringsform som använder sig av ett
frekvenskonverteringsorgan 371 som frekvenskonverterar
VCO:ns 340 utsignal 350 innan den matas in i PLL-blocket
372 i den andra slingan. Frekvenskonverteringen är
önskvärd ifall utsignalens 350 frekvens ligger' väldigt
högt, till exempel inom.mikrovågsområdet eller högre (1 GHz
och uppåt), då det annars ställs ytterst höga krav på PLL-
blocket 372 att även klara frekvenser i den storleksord-
ningen.
Frekvenskonverteringsorganet 371 kan exempelvis i en ut-
föringsform innefatta frekvensdelarorgan som är inrättat
att frekvensdela utsignalen 350, eller i en annan ut-
föringsform innefatta ett blandarorgan som är inrättat att
blanda ner utsignalens 350 frekvens. För att inte tappa
utsignalens fasläge är det lämpligt och i de flesta fall
nödvändigt att använda en blandarsignal som härör från
referensoscillatorn 310 för nedblandningen i blandarorga-
net. Beroende på frekvensområde så kan det vara nödvändigt
att frekvensmultiplicera referensoscillatorns frekvens för
att skapa en blandarsignal med en lämplig frekvens.
Frekvensmultiplikationen kan exempelvis utföras med hjälp
av en faslåst slinga, en samplad faslåst slinga, eller
olinjära dioder.
Uppfinningen är ej begränsad till de ovan nämnda utförings-
formerna utan kan varieras inom ramen för de efterföljande
patentkraven.
Claims (26)
1. Förfarande för att generera en utsignal med en förutbe- stämd frekvens åt gången utav ett antal förutbestämda frekvenser med en styrd oscillator, kännetecknat därav, att genereringen innefattar följande steg: - en första slinga inrättas att fungera som en samplad faslåst slinga och där: - en en första referenssignal skapas, utsignalens fas jämföres med den första referens- signalens fasläge, resultatet av jämförelsen signalbehandlas i en första signalbehandlare, en felsignal skapas därav som en första styrsignal är beroende av; andra slinga inrättas att fungera som en faslåst slinga och i inställningskeenden bestämmes utsignalens frekvens av den andra slingan där: en andra referenssignal skapas, utsignalen frekvensdelas, den frekvensdelade utsignalens fas jämföres med den andra referenssignalens fasläge, resultatet av jämförelsen signalbehandlas i en andra signalbehandlare, en andra styrsignal skapas därav; - under inställningsskeenden mätes den andra styrsigna- len och då den andra slingan har faslåst sparas mätvärdet för att kunna skickas vidare som en sparad styrsignal; - den sparade styrsignalen summeras med felsignalen och därigenom skapas den första styrsignalen; 10 15 20 25 30 35 505 090 21 - utsignalen skapas medelst den styrda oscillatorn med en frekvens som står i relation till den första eller den andra styrsignalen; - den andra styrsignalen kopplas till den styrda oscil- latorn under inställningsskeenden och annars kopplas den första styrsignalen till den styrda oscillatorn.
2. Förfarande enligt patentkrav 1, kännetecknat därav, att den styrda oscillatorn är en spänningsstyrd oscillator.
3. Förfarande enligt patentkrav l eller 2, kännetecknat därav, att signalbehandlingen i den första signalbehand- laren innefattas av en filtrering.
4. Förfarande enligt patentkrav 3, kännetecknat därav, att signalbehandlingenj.den.andra signalbehandlaren.innefattas av en filtrering.
5. Förfarande enligt patentkrav 4, kännetecknat därav, att filtreringen;iden första signalbehandlingen är långsammare än filtreringen i den andra signalbehandlingen.
6. Förfarande enligt patentkrav l eller 2, kännetecknat därav, att nämnda förutbestämda frekvenser befinner sig inom mikrovågsområdet eller högre.
7. Förfarande enligt patentkrav l eller 2, kännetecknat därav, att vid varje inställningsskeende sparas mätvärdet i en minnesdel motsvarande den för inställningsskeendet förutbestämda frekvensen i en.minnesenhet varigenonlväxling av utsignalens frekvens kan ske utan att ett inställnings- skeende inkopplas.
8. Förfarande enligt patentkrav 7, kännetecknat därav, att den minnesdel mätvärdet sparas i också motsvarar ytterli- gare minst en parameter. 10 l5 20 25 30 35 505 090 22
9. Förfarande enligt patentkrav 8, kännetecknat därav, att den ytterligare minst en parameter motsvarar åtminstone en temperaturparameter.
10. Förfarande enligt patentkrav 1 eller 2, kännetecknat därav, att innan utsignalen frekvensdelas i den andra slingan frekvenskonverteras utsignalen för att utsignalens frekvens skall hamna inom den andra slingans frekvensom- råde.
ll. Oscillatoranordning för att generera en utsignal med en förutbestämd frekvens åt gången utav ett antal förutbe- stämda frekvenser, kännetecknad därav, att nämnda oscilla- toranordning innefattar: - en första slinga som innefattar en referensoscillator, en pulsgenerator, en första fasjämförare, och en första signalbehandlingsenhet vilken första slinga är inrättad att fungera som en samplad faslåst slinga genom att i den första fasjämföraren jämföra utsigna- lens fas med en första referenssignals fasläge skapad av referensoscillatorn och pulsgeneratorn och därige- nom efter en första signalbehandling i den första signalbehandlingsenheten skapa en felsignal som en första styrsignal är beroende av; - en andra slinga som innefattar en frekvensdelare, en andra fasjämförare och en andra signalbehandlingsenhet vilken andra slinga är inrättad att genom frekvens- delaren i. inställningsskeenden bestämma utsignalens frekvens genom att frekvensdela utsignalen i frekvens- delaren och jämföra dess fas i en fasjämförare med en andra referenssignals fasläge skapad av referenso- scillatorn och därigenom efter en andra signalbe- handling i den andra signalbehandlingsenheten skapa en andra styrsignal; - en styrd oscillator som är inrättad att generera utsignalen med en frekvens som står i relation till 10 15 20 25 30 35 505 090 23 den första eller andra styrsignalen och att vara en del av den första och den andra slingan; - omkopplingsmedel som är inrättat att koppla den första styrsignalen eller den andra styrsignalen till den styrda oscillatorn; - mät- och sparorgan inrättat att under inställnings- skeenden mäta och behålla värdet av den andra styrsig- nalen då den andra slingan har faslåst till en förut- bestämd frekvens för att därigenom skapa en sparad styrsignal; - Vsummeringsorgan inrättat att summera den sparade styr- signalen med felsignalen för att därigenom skapa den första styrsignalen; där oscillatoranordningen är inrättad att medelst omkopp- lingsmedlet koppla den andra styrsignalen till den styrda oscillatorn under inställningsskeenden och annars koppla den första styrsignalen till den styrda oscillatorn.
12. Oscillatoranordning enligt patentkrav ll, kännetecknad därav, att den styrda oscillatorn är en spänningsstyrd oscillator.
13. Oscillatoranordning' enligt patentkrav ll eller 12, kännetecknad därav, att nämnda första signalbehandlingsen- het i nämnda första slinga innefattar en första förstärkare och ett första slingfilter.
14. Oscillatoranordning enligt patentkrav 13, kännetecknad därav, att nämnda andra signalbehandlingsenhet i nämnda andra slinga innefattar en andra förstärkare och ett andra slingfilter.
15. Oscillatoranordning enligt patentkrav 14, kännetecknad därav, att nämnda första slingfilter är långsammare än nämnda andra slingfilter. 10 15 20 25 30 35 505 090 24
16. Oscillatoranordning enligt patentkrav 11 eller 12, kännetecknad därav, att nämnda förutbestämda frekvenser befinner sig inom mikrovågsområdet eller högre.
17. Oscillatoranordning enligt patentkrav 11 eller 12, kännetecknad därav, att nämnda oscillatoranordning även in- nefattar minnesorgan inrättat att spara de under inställ- ningsskeenden uppmätta värdena av den andra styrsignalen i minnespositioner som är sorterade med hänsyn till frekvens och att den sparade styrsignalen även kan skapas från lagrade uppmätta värden för att därigenom möjliggöra en snabb växling av utsignalens frekvens utan att ett in- ställningsskeende behöver genomlöpas.
18. Oscillatoranordning enligt patentkrav 17, kännetecknad därav, att minnesorganet även är inrättat att sortera de uppmätta värdena av den andra styrsignalen i minnesposi- tioner sorterade med hänsyn till minst en parameter som den styrda oscillatorn innehar vid tillfället för uppmätningen för att därigenom möjliggöra upprätthållandet av en stabil och noggrann frekvens utan att ett inställningsskeende behöver genomlöpas vid variationer av den styrda oscilla- torn av den eller de parametrar som den andra styrsignalen är sorterad i minnespositioner efter.
19. Oscillatoranordning enligt patentkrav 18, kännetecknad därav, att de parametrar som den styrda oscillatorn innehar vid tillfället för uppmätningen innefattar den temperatur som den styrda oscillatorn innehar för att därigenom möjliggöra upprätthållandet av en stabil och noggrann frekvens utan att ett intällingsskeende behöver genomlöpas vid temperaturvariationer av den styrda oscillatorn.
20. Oscillatoranordning enligt patentkrav 17, kännetecknad därav, att minnesorganet innefattar digitala minnesceller, en analog till digital omvandlare, och en digital till 10 15 20 25 30 35 505 090 25 analog omvandlare, vilket minnesorgan är inrättat att lagra de uppmätta värdena av den andra styrsignalen digitalt i de digitala minnescellerna efter analog till digital om- vandling i analog till digital omvandlaren och att vid skapandet av den sparade styrsignalen från lagrade uppmätta värden, digital till analog omvandlas de .i de digitala minnesenheterna digitalt lagrade mätvärdena.
21. Oscillatoranordning enligt patentkrav 17, kännetecknad därav, att minnesorganet innefattar analoga minnesceller inrättade att lagra de uppmätta värdena av den andra styrsignalen analogt och att vid skapandet av den sparade styrsignalen från lagrade uppmätta värden förses de från de analoga minnescellerna.
22. Oscillatoranordning enligt patentkrav ll eller 12, kännetecknad därav, att nämnda oscillatoranordning in- nefattar frekvenskonverteringsorgan inrättat att frekven- skonvertera utsignalen innan den frekvensdelas i den andra slingan för att utsignalens frekvens skall hamna inom den andra slingans frekvensområde.
23. Oscillatoranordning enligt patentkrav 22, kännetecknad därav, att nämnda frekvenskonverteringsorgan innefattar frekvensdelarorgan som är inrättat att frekvenskonvertera utsignalen innan den frekvensdelas i den andra slingan.
24. Oscillatoranordning enligt patentkrav 22, kännetecknad därav, att nämnda frekvenskonverteringsorgan innefattar blandarorgan som är inrättade att blanda ner utsignalen frekvens innan den frekvensdelas i den andra slingan.
25. Oscillatorsystem för att generera en utsignal med en förutbestämd frekvens åt gången utav ett antal förutbe- stämda frekvenser, kännetecknad därav, att nämnda oscilla- torsystem innefattar: 10 15 20 25 30 35 505 090 26 en första slinga som innefattar en referensoscillator, en pulsgenerator, en första fasjämförare, och en första signalbehandlingsenhet som innefattar en förstärkare och ett första slingfilter vilken första slinga är inrättad att fungera som en samplad faslåst slinga genom att i den första fasjämföraren jämföra nämnda utsignals fas med en första referenssignals fasläge skapad av referensoscillatorn och pulsgenera- torn och därigenom efter en första signalbehandling i den första signalbehandlingsenheten skapa en felsignal som en första styrsignal är beroende av; en andra slinga som innefattar ett frekvenskonver- teringsorgan, en frekvensdelare, en andra fasjämförare och en andra signalbehandlingsenhet som innefattar en andra förstärkare och ett andra slingfilter vilken andra slinga är inrättad att genom frekvenskonver- teringsorganet frekvenskonvertera utsignalen för att utsignalens frekvens skall hamna inom den andra slingans frekvensområde, och att genom frekvensdelaren i inställningsskeenden bestämma utsignalens frekvens genom att frekvensdela den frekvenskonverterade utsignalen i frekvensdelaren och jämföra dess fas i en fasjämförare med en andra referenssignals fasläge skapad av referensoscillatorn och därigenom efter en andra signalbehandling i den andra signalbehandlings- enheten skapa en andra styrsignal; en spänningsstyrd oscillator som är inrättad att generera utsignalen med en frekvens som står i rela- tion till den första eller andra styrsignalen och att vara en del av den första och den andra slingan; omkopplingsmedel som är inrättat att koppla den första styrsignalen eller den andra styrsignalen till den spänningsstyrda oscillatorn; mät- och sparorgan inrättat att under inställnings- skeenden mäta och behålla spänningsvärdet av den andra styrsignalen då den andra slingan har faslåst till en 10 15 20 25 30 35 505 090 27 förutbestämd frekvens för att därigenom skapa en sparad styrsignal; - minnesorgan inrättat att spara de under inställnings- skeenden uppmätta spänningsvärdena av den andra styrsignalen i minnespositioner som är åtminstone sor- terade med hänsyn till frekvens och att den sparade styrsignalen även kan skapas från lagrade uppmätta spänningsvärden för att därigenom möjliggöra en snabb växling av utsignalens frekvens utan att ett inställ- ningsskeende behöver genomlöpas; - summeringsorgan inrättat att summera den sparade styr- signalen med felsignalen för att därigenom skapa den första styrsignalen; där oscillatoranordningen är inrättad att medelst omkopp- lingsmedlet koppla den andra styrsignalen till den spän- ningsstyrda oscillatorn under inställningsskeenden och annars koppla den första styrsignalen till den spännings- styrda oscillatorn och. där det första slingfiltret är långsammare än det andra slingfiltret.
26. Oscillatoranordning för att generera en utsignal med en förutbestämd frekvens åt gången utav ett antal förutbe- stämda frekvenser, kännetecknad därav, att nämnda oscilla- toranordning innefattar: - en första slinga vilken är inrättad att fungera som en samplad faslåst slinga och att därigenom skapa en felsignal som en första styrsignal är beroende av; - en andra slinga som inrättad att fungera som en faslåst slinga och skapa en andra styrsignal; - en spänningsstyrd oscillator som är inrättad att generera utsignalen med en frekvens som står i rela- tion till den första eller andra styrsignalen och att vara en del av den första och den andra slingan; - omkopplingsmedel som är inrättat att koppla den första styrsignalen eller den andra styrsignalen till den spänningsstyrda oscillatorn; 10 15 505 090 28 - mät- och sparorgan inrättat att under inställnings- skeenden mäta och behålla spänningsvärdet av den andra styrsignalen då den andra slingan har faslåst till en förutbestämd frekvens för att därigenom skapa en sparad styrsignal; - summeringsorgan inrättat att summera den sparade styr- signalen med felsignalen för att därigenom skapa den första styrsignalen; där oscillatoranordningen är inrättad att medelst omkopp- lingsmedlet koppla den andra styrsignalen till den spän- ningsstyrda oscillatorn under inställningsskeenden och annars koppla den första styrsignalen till den spännings- styrda oscillatorn.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9503450A SE505090C2 (sv) | 1995-10-05 | 1995-10-05 | Förfarande och anordning vid generering av en signal |
EP96850166A EP0767538B1 (en) | 1995-10-05 | 1996-09-30 | Method and device for generating a signal |
DE69617861T DE69617861T2 (de) | 1995-10-05 | 1996-09-30 | Verfahren und Anordnung zur Erzeugung eines Signals |
US08/725,493 US5739727A (en) | 1995-10-05 | 1996-10-04 | Sampled phase locked loop being locked with support from another phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9503450A SE505090C2 (sv) | 1995-10-05 | 1995-10-05 | Förfarande och anordning vid generering av en signal |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9503450D0 SE9503450D0 (sv) | 1995-10-05 |
SE9503450L SE9503450L (sv) | 1997-04-06 |
SE505090C2 true SE505090C2 (sv) | 1997-06-23 |
Family
ID=20399708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9503450A SE505090C2 (sv) | 1995-10-05 | 1995-10-05 | Förfarande och anordning vid generering av en signal |
Country Status (4)
Country | Link |
---|---|
US (1) | US5739727A (sv) |
EP (1) | EP0767538B1 (sv) |
DE (1) | DE69617861T2 (sv) |
SE (1) | SE505090C2 (sv) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644861A1 (de) * | 1996-10-29 | 1998-04-30 | Daimler Benz Aerospace Ag | Verfahren zur Erzeugung eines analogen hochfrequenten Signals und Anordnung zur Durchführung des Verfahrens |
CN1126255C (zh) * | 1996-11-26 | 2003-10-29 | 西门子公司 | 器件组的同步装置 |
US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
US6064947A (en) * | 1997-08-27 | 2000-05-16 | Texas Instruments Incorporated | Time base generator internal voltage-controlled oscillator calibration system and method |
US5940609A (en) * | 1997-08-29 | 1999-08-17 | Micorn Technology, Inc. | Synchronous clock generator including a false lock detector |
US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
US6028460A (en) * | 1998-06-08 | 2000-02-22 | Comtech Communications Corp. | Hybrid analog-digital phase lock loop multi-frequency synthesizer |
US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
KR100529150B1 (ko) * | 1999-06-24 | 2005-11-16 | 매그나칩 반도체 유한회사 | 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치 |
US6826246B1 (en) * | 1999-10-15 | 2004-11-30 | Agere Systems, Inc. | Phase locked loop with control voltage centering |
US6973145B1 (en) | 2000-09-01 | 2005-12-06 | Ut-Battelle, Llc | Digital-data receiver synchronization method and apparatus |
US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
JP2003318732A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
US7013403B2 (en) | 2002-07-19 | 2006-03-14 | Sun Microsystems, Inc. | Synthesizing a pixel clock with extremely close channel spacing |
GB2393050B (en) * | 2002-09-13 | 2006-11-15 | Hitachi Ltd | Communication semiconductor integrated circuit and radio communication system |
WO2004049574A1 (de) * | 2002-11-28 | 2004-06-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Frequenzgenerator |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US7084709B1 (en) | 2004-11-19 | 2006-08-01 | Colin Wai Mun Leong | Hybrid analog/digital phase lock loop frequency synthesizer |
US7180377B1 (en) | 2005-01-18 | 2007-02-20 | Silicon Clocks Inc. | Method and apparatus for a hybrid phase lock loop frequency synthesizer |
EP2003783A4 (en) * | 2006-03-31 | 2011-03-09 | Nihon Dempa Kogyo Co | DIGITAL PROCESSING DEVICE |
US9112517B1 (en) * | 2013-06-04 | 2015-08-18 | Pmc-Sierra Us, Inc. | Low-noise flexible frequency clock generation from two fixed-frequency references |
US9453906B2 (en) * | 2014-07-31 | 2016-09-27 | North Carolina State University | Phase calibration circuit and method for multi-channel radar receiver |
US9571111B1 (en) * | 2015-12-09 | 2017-02-14 | GlobalFoundries, Inc. | System and method to speed up PLL lock time on subsequent calibrations via stored band values |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660781A (en) | 1970-10-19 | 1972-05-02 | Bendix Corp | Low power frequency synthesizer with two phase locking loops |
JPS57125528A (en) * | 1981-01-28 | 1982-08-04 | Advantest Corp | Frequency synthesizer |
US4484152A (en) * | 1982-05-19 | 1984-11-20 | Westinghouse Electric Corp. | Phase-locked loop having improved locking capabilities |
US4864252A (en) * | 1988-09-26 | 1989-09-05 | Motorola, Inc. | Sample-and-hold phase detector for use in a phase locked loop |
US4994762A (en) * | 1989-11-20 | 1991-02-19 | Motorola, Inc. | Multiloop synthesizer with optimal spurious performance |
US5184350A (en) * | 1991-04-17 | 1993-02-02 | Raytheon Company | Telephone communication system having an enhanced timing circuit |
JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Pll周波数シンセサイザ |
-
1995
- 1995-10-05 SE SE9503450A patent/SE505090C2/sv not_active IP Right Cessation
-
1996
- 1996-09-30 DE DE69617861T patent/DE69617861T2/de not_active Expired - Lifetime
- 1996-09-30 EP EP96850166A patent/EP0767538B1/en not_active Expired - Lifetime
- 1996-10-04 US US08/725,493 patent/US5739727A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
SE9503450D0 (sv) | 1995-10-05 |
SE9503450L (sv) | 1997-04-06 |
DE69617861D1 (de) | 2002-01-24 |
DE69617861T2 (de) | 2002-08-01 |
US5739727A (en) | 1998-04-14 |
EP0767538B1 (en) | 2001-12-12 |
EP0767538A1 (en) | 1997-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE505090C2 (sv) | Förfarande och anordning vid generering av en signal | |
US5757238A (en) | Fast locking variable frequency phase-locked loop | |
US6380811B1 (en) | Signal generator, and method | |
US4568888A (en) | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction | |
US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
EP1976126B1 (en) | Vco driving circuit and frequency synthesizer | |
US6946984B2 (en) | System on chip for digital control of electronic power devices | |
EP0085615B1 (en) | Phase-locked loop circuit | |
CN100512011C (zh) | 一种模拟锁相环实现保持功能的系统和方法 | |
US5604465A (en) | Adaptive self-calibration for fast tuning phaselock loops | |
US7772931B2 (en) | Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop | |
US6262603B1 (en) | RC calibration circuit with reduced power consumption and increased accuracy | |
US4864253A (en) | Phase locked loop wherein phase comparing and filtering are performed by microprocessor | |
US5832048A (en) | Digital phase-lock loop control system | |
US5892407A (en) | Phase-locked loop synthesizer | |
EP2793037A1 (en) | Digital frequency meter | |
US20100085121A1 (en) | Auto Trimming Oscillator | |
US6545545B1 (en) | Voltage-controlled oscillator frequency auto-calibrating system | |
US6400932B1 (en) | Low offset automatic frequency tuning circuits for continuous-time filter | |
EP0582390A1 (en) | Dual mode phase-locked loop | |
US20050277397A1 (en) | Frequency generator | |
KR100778907B1 (ko) | 가변 딜레이 및 이산적 딜레이를 포함하는 위상 동기 루프 | |
AU612297B2 (en) | Voltage controlled oscillator | |
US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
EP0909036A1 (en) | Phase locked loop circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |