JPH02262717A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、位相同期ループを適用した周波数シンセサイ
ザにおいて、特に高速に周波数切替を行なう周波数シン
セサイザに関するものである。

［従来の技術］ 従来より、水晶発振器等から与えられる基準信号を基に
、分周や位相同期などの技術を用いることによって、広
い周波数範囲にわたり、正確な周波数の信号を切り替え
て発生させる装置として周波数シンセサイザが知られて
いる。この周波数シンセサイザは、高安定度の信号発生
器や高分解能なスペクトル分析器などの測定器の分野に
広く用いられているほか、多チャンネル切り替え機能を
有する移動無線機や電子同調機能を有するテレビジョン
受像機などの局部発振器として通信機の分野にも広く用
いられている。

第６図は、従来提案されている高速に周波数切替を行う
周波数シンセサイザの構成を説明するためのブロック図
である。この従来例の周波数シンセサイザは、制御電圧
に対応した周波数を発振する電圧制御発振回路６０１と
、この電圧制御発振回路６０１の出力信号６１１を分周
する可変分周回路６０２と、この可変分周回路６０２の
出力信号と位相基準となる基準信号６１０との位相差を
検出する位相比較回路６０３と、この位相比較回路６０
３の出力信号を入力として上記の電圧制御発振回路６０
１に対する制御信号を出力するループフィルタ６０４と
、可変分周回路６０２に対する分周数設定信号６１２を
出力するとともに電圧制御発振回路６０１に対する周波
数設定信号６１３を出力する制御回路６０５と、この制
御回路６０５が出力するディジタルの周波数設定信号６
１３をアナログ電圧に変換するＤ／Ａ変換回路６０７と
、このＤ／Ａ変換回路６０７の出力（アナログ電圧）と
上記ループフィルタ６０４の制御信号とを加算して電圧
制御発振回路６０１へ制御電圧として出力する電圧加算
回路６０６とにより構成されていた。

以下に、上記構成の従来例の周波数シンセサイザにおけ
る周波数切替時の動作について説明する。

この周波数シンセサイザにおいては、周波数設定時に制
御回路６０５が周波数設定信号をＤ／Ａ変換回路６０７
に対して送出し、はぼ同時に分周数設定信号を可変分周
回路６０２に対して送出する。

電圧加算回路６０６は上記Ｄ／Ａ変換回路６０７の出力
する設定周波数に対応する電圧とループフィルタ６０４
の出力する位相差を補正する電圧を加算して電圧制御発
振回路６０１に対して制御電圧を与えることによって、
発振周波数の変更を行っている。ディジタルの周波数設
定信号を設定周波数に対応するアナログ電圧に変換する
Ｄ／Ａ変換回路６０７を具備しない周波数シンセサイザ
においては、ループフィルタ６０４が出力する周波数差
および位相差を補正するための電圧は、電圧制御発振回
路６０１の出力信号を可変分周回路６０２によって分周
し、位相比較回路６０３で基準信号と位相比較した信号
をループフィルタ６０４において積分することで得てい
た。このとき、ループフィルタ６０４において信号を積
分するための時間が必要となり、高速な周波数切替は困
難であった。そのため、第６図に示した周波数シンセサ
イザにおいては、ループフィルタ６０４の出力として得
られる電圧を位相差を補正する制御信号とし、一方、周
波数を補正するための電圧はＤ／Ａ変換回路６０７から
周波数設定信号として出力して、上記の制御信号に直接
加算した制御電圧を電圧制御発振回路６・Ｏｌに対して
与えることにより、ループフィルタ６０４の積分時間を
不要にして、周波数切替を高速に行うことを可能として
いた。

［発明が解決しようとする課題］ しかしながら、上記従来の技術における位相同期ループ
を適用した周波数シンセサイザでは、以下のような問題
点があった。

（１）その一つは、従来例では周波数同期過程の高速化
のために、周波数切替時に電圧制御発振回路の制御電圧
を位相同期ループ外の制御回路から直接印加する回路を
備えていたが、経時変化。

温度変化等により電圧制御発振回路の制御電圧に対する
発振周波数の関係が変化すると、希望した周波数と実際
に出力する周波数の間に周波数差が生じ、この周波数誤
差に応じて周波数同期を行なうため、ループフィルタの
過度応答の時間が必要となり、また、該周波数誤差の大
きさにより周波数切替に要する時間が変動し、これらの
結果として周波数切替を十分に高速化できないという問
題点である。

これを、第６図で説明すると、経時変化、温度変化等に
よって電圧制御発振回路６０１の制御電圧対発振周波数
の関係が変化した場合、Ｄ／Ａ変換回路６０７が周波数
設定信号６１３を変換した電圧によって電圧制御回路６
０１が発振する周波数と希望周波数とが一致せず、周波
数切替時に周波数誤差が生じる。この周波数誤差は、ル
ープフィルタ６０４において位相比較回路６０３の出力
を積分した電圧によって補正するため、周波数切替時に
周波数同期に多くの時間を必要とすることになる。広い
周波数可変範囲を持つ周波数シンセサイザを実現する場
合には、可変周波数範囲が広い電圧制御発振回路６０１
を用いる必要があり、その周波数シンセサイザはさらに
大きな周波数誤差をしつようになる。また、周波数誤差
に対応した周波数同期のための時間が必要となることか
ら、周波数切替時間りく周波数誤差に応じて変動するこ
とになる。

（２）らう一つは、Ｄ／Ａ変換回路６０７によって制御
電圧を与えて周波数変更を行ったとき、一般に、基準信
号６１０と可変分周回路６０２の出力信号の位相は一致
しないために、ループフィルタ６０４が位相同期を行う
ことによる過渡応答のための時間が必要となり、この時
間が周波数切替の高速化の妨げになっているという問題
点である。

本発明は、上記問題点を解決するために創案されたもの
で、周波数の切り替えを高速に行うことができる周波数
シンセサイザを提供することを目的とする。

［課題を解決するための手段］ 上記の目的を達成するための本発明の周波数シンセサイ
ザの一つの構成は、 入力制御電圧に対応した周波数を発振する電圧制御発振
回路と、該電圧制御発振回路の出力信号を分周する可変
分周回路と、該可変分周回路の出力信号と位相基準とな
る基準信号との位相差を検出する位相比較回路と、該位
相比較回路の出力信号を入力とするループフィルタとに
より構成される位相同期ループを適用した周波数シンセ
サイザにおいて、周波数設定時に希望周波数に対応した
周波数設定信号と上記可変分周回路の分周数を与える分
周数設定信号とを出力する制御回路と、上記位相比較回
路の出力信号を入力とし位相同期ループが安定な時のみ
間欠的に動作する補償ループフィルタと、該補償ループ
フィルタの出力信号と上記制御回路が出力する周波数設
定信号と上記ループフィルタの出力とを加算して上記電
圧制御発振回路の入力制御電圧とする加算手段とを有す
ることを特徴とする。

また、上記の目的を達成するための本発明の周波数ンン
セザイザの他の構成は、 入力制御電圧に対応した周波数を発振する電圧制御発振
回路と、該電圧制御発振回路の出力信号を分周する可変
分周回路と、該可変分周回路の出力信号と位相基準とな
る基部信号との位相差を検出する位相比較回路と、該位
相比較回路の出力信号を入力とするループフィルタとに
より構成される位相同期ループを適用した周波数シンセ
サイザにおいて、周波数設定時に希望周波数に対応した
周波数設定信号と上記可変分周回路の分周数を与える分
周数設定信号とを出力するとともに、該周波数設定時に
上記可変分周回路に対し上記基部信号の位相に同期して
リセット信号を出力する制御回路を有することを特徴と
する。

［作用］ 本発明は、位相同期ループの安定時において、電圧制御
発振回路の制御電圧対発振周波数の関係が経時変化また
は温度変化等によりずれた場合に、周波数設定信号によ
り希望した周波数と実際に設定された周波数にずれが生
じ、定常位相誤差が位相比較回路の出力に現れることを
利用して、該周波数偏差を位相比較回路の出力信号より
位相同期ループが安定な時のみ動作する補償ループフィ
ルタの出力を積分し、定常位相誤差に対応した信号を位
相同期ループのループフィルタの出力に加算回路を用い
て加算することによって設定周波数誤差の補正を行う。

これにより、周波数切替時には経時変化、温度変化等に
より生じる電圧制御発振回路の周波数誤差をほぼ零に制
御し、その周波数誤差に対応したループフィルタの過渡
応答に要する積分時間を減少させ、周波数切替を高速か
つ安定に行う。

また、本発明は、周波数設定時において、基準信号と可
変分周回路の出力信号の位相を可変分周回路のリセット
によって一致させることにより、位相同期ループのルー
プフィルタが位相同期を行う過渡応答時間を不要とし、
周波数切替の高速化を図る。

［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の第１の実施例を示すブロック図である
。本実施例は、本発明の括本的な構成を示すものであり
、制御電圧に対応した周波数を発振する電圧制御発振回
路＋０１と、この電圧制御発振回路１０１の出力信号Ｉ
１１を分周する可変分周回路１０２と、可変分周回路１
０２の出力信号と位相基準となる基卆信号１１０との位
相差を検出する位相比例回路１０３と、この位相比較回
路１０３の出力信号を入力としての上記の電圧制御発振
回路１０１に対する制御信号を出力するループフィルタ
１０４と、周波数設定信号１１２を制御電圧に変換する
Ｄ／Ａ変換回路１０７と、このＤ／Ａ変換回路１０７の
出力と前記のループフィルタ１０４の制御信号とを加算
して補正した制御電圧を出力する電圧加算回路１０６と
によってＰＬＬ　（フェーズロックドループ）を構成し
、このＰＬＬが定常状態にあるときの定常位相誤差を積
分し電圧加算回路１０６へ入力する補償ループフィルタ
１０５を付加して構成したＰＬＬ形の周波数シンセサイ
ザである。Ｄ／Ａ変換回路＋０７へノ周波数設定信号１
１２とこれに対応する可変分周回路１０２の分周数設定
信号１１３とは、制御回路１０８を設けてそれぞれに入
力する。

以上のように構成した第１の実施例の動作および作用を
述べる。本実施例の周波数シンセサイザにおいては、周
波数設定時に制御回路１０８が周波数設定信号をＤ／Ａ
変換回路１０７に対して送出し、はぼ同時に分周数設定
信号１１３を可変分周回路１０２に対して送出する。電
圧加算回路１０６は、上記Ｄ／Ａ変換回路１０７の出力
する設定周波数信号１１２に７１応するアナログ電圧と
ループフィルタ１０４の出力する位相差を補正する電圧
を加算して電圧制御発振回路＋０１に対して制御電圧を
与えることにより、出力信号２１の発振周波数を切り替
える。上記において、周波数設定は、制御回路１０８よ
りＤ／Ａ変換回路１０７と電圧加算回路１０６を介して
、直接電圧制御発振回路＋０１に対して指示されるため
、周波数の切り替えは高速化される。しかし、経時変化
や温度変化等によって電圧制御発振回路１０１の制御電
圧対発振周波数の関係が変化した場合、Ｄ／Ａ変換回路
１０７の出力すも周波数設定信号と所望の周波数を与え
る制御電圧との間に差が生じ、位相同期ループ（Ｐ　Ｌ
　Ｌ　）により位相同期制御が行われた後に周波数誤差
や位相誤差が生じる。これらの誤差は、従来例ではルー
プフィルタ１０４からの制御信号で補正するため、ルー
プフィルタ１０４の過渡応答に要する時間（積分時間）
が上記高速化の妨げとなっていた。そこで、本実施例で
は、これらの誤差が定常状態においても現れていること
に着目し、補償ループフィルタ１０５が、上記定常状態
に現れる誤差を積分して保持することにより、その誤差
を零とする補正信号を少なくとも周波数切替時に電圧加
算回路１０６へ入力する。従って、周波数切替時に上記
誤差を補正する周波数同期のために必要であったループ
フィルタ１０４の積分時間が不要となり、周波数の切り
替えが高速化される。

第２図は、本発明の第２の実施例の構成を示す周波数シ
ンセサイザのブロック図である。本実施例は、第１の実
施例において補償ループフィルタ１０５をディジタルル
ープフィルタで構成した場合の構成例である。本実施例
は、制御電圧に対応した周波数を発振する電圧制御発振
回路２０１と、この電圧制御発振回路２０１の出力信号
２１１を分周する可変分周回路２０２と、この可変分周
回路２０２の出力信号と位相基準となる基準信号２１０
との位相差を検出する位相比較回路２０３と、この位相
比較回路２０３の出力信号を入力として上記電圧制御発
振回路２０１に対する制御信号を出力するループフィル
タ２０４と、周波数設定信号２１３と可変分周回路２０
２に対する分周数設定信号２１２を出力する制御回路２
０５と、上記位相比較回路２０３の出力信号を同じく入
力として位相同期ループが安定な時のみ間欠的に動作し
このときの補正信号を保持して出力するディジタルルー
プフィルタ２０８と、上記制御回路２０５の出力する周
波数設定信号２１３とディジタルループフィルタ２０８
の出力する補正信号を加算するディジタル加算回路２０
９と、このディジタル加算回路２０９の出力信号をアナ
ログ電圧に変換するＤ／Ａ変換回路２０７と、このＤ／
Ａ変換回路２０７の出力と上記ループフィルタ２０４の
出力とを加算して電圧制御発振回路２０１の制御電圧を
出力する電圧加算回路２０６とによって構成する。ルー
プフィルタ２０４としては、一般にラグ・リード形の不
完全積分型ループフィルタが用いられ、ディジタルルー
プフィルタ２０８としては、非巡回形のトランスバーサ
ル構成のディジタルフィルタが一般的である。上記にお
いて、ディジタルループフィルタ２０８の定常状態時の
間欠動作は、制御回路２０５から周期的に出力されるデ
ィジタルループフィルタ開閉信号２１４によってなされ
る。

以上のような構成の第２の実施例の動作と作用を述べる
。

制御回路２０５が周波数設定信号２１３をディジタル加
算回路２０９に対して送出し、はぼ同時に分周数設定信
号２１２を可変分周回路２０２に対して送出する。ディ
ジタル加算回路２０９は、周波数設定信号２１３とディ
ジタルループフィルタ２０８の出力する補正信号とを加
算する。Ｄ／Ａ変換回路２０７はディジタル加算回路２
０９の出力信号をアナログ電圧に変換し、電圧加算回路
２０６にてループフィルタ２０４の出力する電圧と上記
Ｄ／Ａ変換回路２０７が出力する電圧とを加算し、電圧
制御発振回路２０＋に対して制御電圧を与える。これに
よって、発振周波数の変更が行イつれる。Ｄ／Ａ変換回
路２０７が周波数誤差のない制御電圧を出力している場
合には、ディジタルループフィルタ２０８の出力は零で
あり、第６図の従来例のＤ／Ａ変換回路が付加された周
波数ノンセサイザと同様の動作によって周波数設定およ
び切り替えが行われる。

次に、温度変化や経時変化等によって電圧制御発振回路
２０１の制御電圧対発振周波数の関係が変化した場合の
周波数切替時の動作と作用について説明する。Ｄ／Ａ変
換回路２０７によって与えた設定周波数信号２１３対応
の電圧による発振周波数と希望周波数に差がある場合に
は、周波数切替後に位相同期ループが安定になったとき
、定常位相誤差が位相比較回路２０３の出力に現れる。

ディジタルループフィルタ２０８は、位相比較回路２０
３の出力を入力としてこの位相誤差を積分する。周波数
切替時に、ディジタルループフィルタ２０８の出力と制
御回路２０５からの周波数設定信号２１３をディジタル
加算回路２０９によって加算し、Ｄ／Ａ変換回路２０７
によって電圧制御発振回路２０１に対するアナログ電圧
に変換し、その電圧を電圧加算回路２０６によって上記
ループフィルタ２０４の出力と加算して上記電圧制御発
振回路２０１の制御電圧とする。上記ディジタルループ
フィルタ２０８の出力である補正信号は、次にこのディ
ジタルループフィルタ２０８を動作させるまで保持する
。このように、間欠的に位相同期ループの定常位相誤差
を零とするｈｔｔ助位相位相同期ループ作させることに
よって、定常位相誤差が補正されるため、周波数変更時
における周波数同期のために必要であったループフィル
タ２０４の積分時間が不要となり、高速に周波数切替を
行うことが可能になる。

第３図は、本発明の第３の実施例の構成を示す周波数ン
ンセサイザのブロック図である。本実施例は第２の実施
例において、周波数切替時に可変分周回路２０２をリセ
ットする構成としてさらに高速化を図った場合の構成例
である。本実施例において、電圧制御発振回路３０１は
第２図の電圧制御発振回路２０１に対応し、以下同様に
位相比較回路３０３．ループフィルタ３０４．電圧加算
回路３０６．Ｄ／Ａ変換回路３０７．ディジタルループ
フィルタ３０８．ディジタル加算回路３０９は第２図の
同一名称の部材に対応し、それぞれ同様に構成する。本
実施例におけるリセット回路付可変分周回路３０２は、
第２図の可変分周回路２０２と同一構成の部分により同
一の分周機能を有するほか、リセット信号３１５により
リセット可能にリセット回路を付加する。また、本実施
例における制御回路３０５は、第２の実施例の制御回路
２０５と同一構成の部分により、周波数切替時にディジ
タル加算回路３０９に対し周波数設定信号３１３を出力
し、リセット回路付可変分周回路３０２に対し周波数設
定信号に対応した分周数設定信号３１２を出力する機能
をイイするほか、基準信号３１０を入力しこれに同期し
て上記リセット信号３１５を周波数切替時に出力する回
路を付加した構成とする。

以上の構成により、第３の実施例は第２の実施例におけ
る動作と作用を行えるほか、リセット回路付き可変分周
回路３０２を周波数設定時にリセットすることにより、
周波数設定時に基準信号３１０と可変分周回路３０２の
出力信号との位相を一致させて、より一層周波数の切り
替えを高速化する。即ち、制御回路３０５は周波数設定
信号３１３をディジタル加算回路３０９に対して送出し
、はぼ同時に分周数設定信号３１２をリセット回路付き
可変分周回路３０２に対して送出する。Ｄ／Ａ変換回路
３０７はディジタル加算回路３０９の出力信号をアナロ
グ電圧に変換し、それを電圧加算回路３０６はループフ
ィルタ３０４の出力する位相差を補正する電圧と加算し
て電圧制御発振回路３０１に対し制御電圧を与える。こ
れによって、発振周波数の切り替えが行われ°る。この
とき、般にはリセット回路付き可変分周回路３０２が出
力する電圧制御発振回路３０１の出力信号３１１を分周
した信号は、基準信号３１０と周波数的には同一である
が位相が異なっている。上記制御回路３０５は周波数設
定信号３１３と分周数設定信号３１２を送出した後、そ
の基準信号３１Ｏと上記リセット回路付き可変分周回路
３０２の出力信号との位相差を検出し、可変分周回路３
０２に対しリセット信号３１５を送出して、可変分周回
路３０２の出力信号と基準信号３１０の位相を一致させ
る。これにより、ループフィルタ３０４が位相同期のた
めの過渡応答に要する時間が不要となり、高速な周波数
切替が可能となる。

第４図は、本発明の第４の実施例の構成を示す周波数シ
ンセサイザのブロック図である。本実施例は第２の実施
例をさらにディジタル化した場合の構成例である。本実
施例は、第２図に示した第２の実施例の周波数シンセサ
イザにおける位相比較回路２０３として位相差をディジ
タル信号で出力する位相比較回路４０３に替え、この位
相比較回路４０３の出力とディジタルループフィルタ４
０７の出力と制御回路４０４の出力する周波数設定信号
とを加算するディジタル加算回路４０５と、そのディジ
タル加算回路４０５の出力を電圧制御発振回路４０１の
制御電圧に変換するＤ／Ａ変換回路４０６とによって構
成する。本実施例におけるその他の部材の構成は第２図
と同一名称の部材と同一である。

第４の実施例の周波数シンセサイザにおいては、周波数
設定時の動作と作用および周波数偏差がある時の動作と
作用はともに第２の実施例に示した周波数シンセサイザ
と同様であり、位相比較回路４０３が出力する信号が位
相差を示すディジタル信号であって、ディジタル加算回
路４０５によってディジタルループフィルタ４０７の出
力および周波数設定信号４１３と直接ディジタル加算す
る点が異なる。これにより、電圧制御発振回路４０１を
除く多くの回路がディノタル回路によって構成できるた
め、調整不要であって、ＬＳＩ化が容易であり、小型化
、経済化が可能となる利点が得られる。

第５図は、本発明の第５の実施例の構成を示す周波数シ
ンセサイザのブロック図である。本実施例は第４の実施
例において、周波数切替時に可変分周回路４０２をリセ
ットする構成とした場合の構成例である。本実施例は、
第４図に示した第４の実施例の周波数シンセサイザにお
いて、可変分周回路４０２としてリセット回路付き可変
分周回路５０２を用い、制御回路４０５として基準信号
５１０入力とリセット信号５１５出力を付加した制御回
路５０４を用いて構成する。この周波数シンセサイザに
おいては、周波数設定時および温度変化や経時変化等に
よる周波数偏差がある場合の動作と作用は、第４の実施
例に示した周波数シンセサイザと同様であり、周波数設
定時にリセット信号５１５をもって可変分周回路５０２
の出力する信号と基準信号５１０の位相とを一致させる
ことが第３の実施例に示したように行われる点が異なる
。

なお、上記実施例では、可変分周回路をリセットしてそ
の出力信号を基準信号の位相に一致させる構成を温度変
化や経時変化等による周波数偏差を補正する構成と合わ
せて実現した例で示したが、単独に実施できることは当
然である。このように、本発明はその主旨に沿って種々
に応用され、種々の実施態様を取り得るものである。

［発明の効果］ 以上の説明で明らかなように、本発明の周波数シンセサ
イザによれば、以下のような効果が得られる。

（１）経時変化や温度変化等に伴い電圧制御発振回路の
制御電圧に対する発振周波数の関係に変化が生じた場合
において、設定周波数と希望周波数の間の周波数偏差は
定常状態で作成し保持した補正信号により補正され、高
速かつ安定した周波数切替を行うことができる。

（２）周波数切替時において可変分周回路の分周数設定
とともに分周した信号の位相を基準信号の位相に一致す
るように、その可変分周回路のリセットを行うようにし
たので、位相同期に要するループフィルタの過渡応答に
要する時間を不要にして、高速に周波数切替を行うこと
ができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
本発明の第３の実施例を示すブロック図、第４図は本発
明の第４の実施例を示すブロック図、第５図は本発明の
第５の実施例を示すブロック図、第６図は従来例の構成
を示すブロック図である。 ＋０１・・・電圧制御発振回路、１０２・・・可変分周
回路、１０３・・・位相比較回路、１０４・・・ループ
フィルタ、１０５・・・補償ループフィルタ、１０６・
・・電圧加算回路、１０７・・Ｄ／Ａ変換回路、１０８
・・・制御回路、３０１・・・電圧制御発振回路、３０
２・・・リセット回路付可変分周回路、３０３・・・位
相比較回路、３０４・・・ループフィルタ、３０５・・
・制御回路、３０６・・・電圧加算回路、３０７・・・
Ｄ／Ａ変換回路、３０８・・・ディジタルループフィル
タ、３０９・・・ディジタル加算回路。

Claims (2)

【特許請求の範囲】
1. （１）入力制御電圧に対応した周波数を発振する電圧制
   御発振回路と、該電圧制御発振回路の出力信号を分周す
   る可変分周回路と、該可変分周回路の出力信号と位相基
   準となる基準信号との位相差を検出する位相比較回路と
   、該位相比較回路の出力信号を入力とするループフィル
   タとにより構成される位相同期ループを適用した周波数
   シンセサイザにおいて、 周波数設定時に希望周波数に対応した周波数設定信号と
   上記可変分周回路の分周数を与える分周数設定信号とを
   出力する制御回路と、 上記位相比較回路の出力信号を入力とし位相同期ループ
   が安定な時のみ間欠的に動作する補償ループフィルタと
   、 該補償ループフィルタの出力信号と上記制御回路が出力
   する周波数設定信号と上記ループフィルタの出力とを加
   算して上記電圧制御発振回路の入力制御電圧とする加算
   手段とを有することを特徴とする周波数シンセサイザ。
2. （２）入力制御電圧に対応した周波数を発振する電圧制
   御発振回路と、該電圧制御発振回路の出力信号を分周す
   る可変分周回路と、該可変分周回路の出力信号と位相基
   準となる基準信号との位相差を検出する位相比較回路と
   、該位相比較回路の出力信号を入力とするループフィル
   タとにより構成される位相同期ループを適用した周波数
   シンセサイザにおいて、 周波数設定時に希望周波数に対応した周波数設定信号と
   上記可変分周回路の分周数を与える分周数設定信号とを
   出力するとともに、該周波数設定時に上記可変分周回路
   に対し上記基準信号の位相に同期してリセット信号を出
   力する制御回路を有することを特徴とする周波数シンセ
   サイザ。