JPH03114318A - マイクロ波シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロ波シンセサイザに係り、更に詳しく
は衛星通信、特に、５ｃｐｃ方式の受信変換装置の局部
発振回路や、信号発生器用として好適なマイクロ波シン
セサイザに関する。

〔従来の技術〕

衛星通信における局発周波数安定度に対する要求は地上
マイクロ波通信系に比べて厳しく、特に５ｃｐｃ方式の
場合はキャリヤの周波数間隔が狭く高い安定度が必要と
なる。そのため、水晶発振器を基準とする位相同期局部
発振器が用いられることが、比較的多い。

この種のマイクロ波シンセサイザの従来例を、第４図に
示す。

この第４図に示すマイクロ波シンセサイザは、マイクロ
波帯の周波数ｆ０で発振する電圧制御マイクロ波発振器
１１と、当該電圧制御マイクロ波発振器１１の出力周波
数ｆ０を所望値ｆ、／Ｎに分周する分周器１２と、その
分周出力ｆ、／Ｎと基準信号ｆ、との位相差を検出する
位相比較器（位相検波器）１３と、この位相比較器１３
の出力である誤差信号の積分を目的とする低域通過フィ
ルタ１４と、マイクロ波より十分低い周波数帯で前記基
準信号ｆ、を発振する水晶発振器等から成る基準発振器
１５とを備えている。

この内、位相比較器１３と、低域通過フィルタ１４と、
電圧制御マイクロ波発振器１１と、分周器１２とにより
所謂フェイズロックループ（以下ｒＰＬＬＪという。）
が構成されている。即ち、分周器１２の出力信号ｆ、／
Ｎと基準発振器１５からの基準信号ｆ、、とが同一の周
波数になるように電圧制御マイクロ波発振器１１の出力
周波数ｆ。が制御され、同期状態となるようになってい
る。

この場合における出力周波数ｆ０を変化させる方法とし
て、分周器１２を可変分周器として分周比を変化させる
方法と、基準発振器１５の発振周波数ｆ、を変化させる
方法との二通りがある。

〔発明が解決しようとする課題〕

しかしながら、上記従来例においては、次のような不都
合があった。

即ち、上記従来例の分周器を可変分周器にして分周比を
変化させる方法にあっては、出力周波数ｆ０と基準周波
数ｆ、との間に、 ｆ、＝Ｎｆ、　　　　　　　　　・・・・・・■の関係
がある。このため、分解能を高めるためには、基準周波
数ｆ、を低くしなければならないが、ＰＬＬは基準周波
数ｆ、の一周期毎に誤差信号を発生するため、ｆｌを低
くすることは必然的に同期に要する時間（以下、「設定
時間」という。）を増大させることになるという不都合
があった。

また、マイクロ波帯のディジタル回路では、分周器はフ
リップフロップ回路により構成されることから、分周比
Ｎを連続的に設定できるような可変分周器は、その実現
が困難であるという不都合をも有している。

この一方、基準発振器の発振周波数ｆ、を変化させる方
法としては、固定の水晶発振器を多数用意し、これを切
り替える手法と基準発振器としてＰＬＬ発振器を使用す
る手法とが考えられるが、前者の方法は設定周波数の数
だけ発振周波数の異なる固定の水晶発振器を用意しなけ
ればならず、回路が複雑となり、およそ非現実的である
。

一方、後者のＰＬＬ発振器を使用する例としては、特開
昭６３−３８３２９号公報に記載の発明等があるが、こ
のＰＬＬ発振器にあっては、上記位相比較器より一層低
い周波数で位相比較を行わねばならず、設定時間が一層
増大するという不都合があり、また、通常ＰＬＬ発振器
の出力には基準発振器出力より大きな位相ノイズが含ま
れているため、基準発振器としてＰＬＬ発振器を用いる
ことは、出力の位相ノイズ特性を悪化させるという不都
合がある。

［発明の目的］ 本発明の目的は、かかる従来例の有する不都合を改善し
、とくに、位相ノイズ特性を損なうことなく、設定時間
の短縮化を図り得るとともに、簡単な回路構成で高い分
解能を実現することが可能なマイクロ波シンセサイザを
提供することにある。

〔課題を解決するための手段〕 本発明では、マイクロ波周波数帯で発振する電圧制御マ
イクロ波発振器と、当該マイクロ波発振器の出力周波数
を所望値に分周する分周手段と。

その分周出力と基準信号との位相差を検出する位相検波
手段とを有するフェイズロックループと、マイクロ波よ
り十分低い周波数帯で前記基準信号を発振する基準発振
器とを備えている。そして、基準発振器が、所望の周波
数を設定可能な周波数設定手段と、当該周波数設定手段
の出力信号に基づきアドレス信号を出力するアドレス信
号出力手段と、前記アドレス信号に応じて所望の波形デ
ータを出力する波形データ出力手段と、この波形データ
出力手段の出力信号をディジタル−アナログ変換するデ
ィジタル−アナログ変換器とを有している等の構成を採
っている。これによって、前述した目的を達成しようと
するものである。

〔発明の第１実施例〕 以下、本発明の第１実施例を第１図に基づいて説明する
。

ここで、前述した従来例と同一の構成部分については同
一の符号を用いるものとする。

この第１図に示す実施例は、マイクロ波周波数帯の周波
数ｆ０で発振する電圧制御マイクロ波発振器１１と、当
該マイクロ波発振器１１の出力周波数ｆｏを所望値ｆ　
ｏ　／　Ｎに分周する分周器１２と、その分周出力ｆＯ
／Ｎと基準信号ｆ、との位相差を検出する位相検波手段
としての位相比較器１３と、この位相比較器１３の出力
である誤差信号の積分を目的とする低域通過フィルタ１
４と、マイクロ波より十分低い周波数帯で前記基準信号
ｆ、を発振する基準発振器１とを備えている。

この内、位相比較器１３と、低域通過フィルタ１４と、
電圧制御マイクロ波発振器１１と、分周器１２とにより
前述した従来例と同様にＰＬＬが構成され、分周器１２
の出力信号ｆ６／Ｎと基準発振器ｌからの基準信号ｆ、
とが同一の周波数になるように電圧制御マイクロ波発振
器１１の出力周波数ｆ０が制御され、同期状態となるよ
うになっている。本実施例では、分周器１２の分周比は
１０２４で固定のものが使用されている。

基準発振器１は、具体的には、基準信号を発振するクロ
ック２（水晶発振器が使用される。）と、所望の周波数
を設定可能な周波数設定手段としての第１の周波数設定
器３と、当該筒１の周波数設定器３の出力信号に基づき
クロック２からの基準信号によりアドレス信号を出力す
るアドレス信号出力手段としての加算器５と、加算器５
及び第２の周波数設定器４からのアドレス信号に応じて
所望の波形データを出力する波形データ出力手段として
のＲＯＭ　（Ｒｅａｄ　　０ｎｌｙ　　Ｍｅｍｏｒｙ）
６と、このＲＯＭ６の出力信号をディジタル−アナログ
変換するディジタル−アナログ変換器（以下ｒＤ／Ａ変
換器」という。）７とから構成されている。

これを更に詳述すると、ＲＯＭ６には、予めアドレスに
対応させて周波数の多少異なる複数の正弦波データが離
散的に記憶されており、第１の周波数設定器３により続
出アドレスの設定がなされ、第２の周波数設定器４によ
り前記複数の正弦波データの内の適当なデータを選択す
ることにより、所望の周波数の設定ができるようになっ
ている。

（ここでは、５ＭＨｚ〜１０ＭＨｚの周波数帯域で、７
６．２９４Ｈｚステツプで設定可能となっている。

）即ち、所望の周波数に対応した読出アドレス間隔を第
１の周波数設定器３により設定すると、加算器５により
加算され一定間隔のアドレスの指定がなされ、第２の周
波数設定器４により続出開始用のアドレスの選択がなさ
れると、ＲＯＭ６からこれらのアドレス信号に対応する
波形データがＤ／Ａ変換器７に出力される。当該Ｄ／Ａ
変換器７では、この波形データをアナログ変換して出力
する。このようにして、所望の周波数を基準周波数ｆ、
として発振することができるようになっている。

次に、上記実施例の具体的な作用・動作を説明する。

今、基準発振器１の発振周波数が５ＭＨｚに設定されて
いるとする。定常状態では、電圧制御マイクロ波発振器
１１は同期状態にあり、発振周波数は前述した式■の関
係があり、 ５　（ＭＨｚ）　Ｘ　１０２４＝５．　　ｌ　２　（Ｇ
Ｈｚ）になっている。

ここで、基準発振器１の発振周波数を７．４４００３５
（ＭＨｚ）に設定したとすると、電圧制御マイクロ波発
振器１１は基準発振器１の基準信号との位相差がなくな
るように制御され、７、　４４００３５　　（ＭＨｚ）
Ｘ１０２４＝７．６１８５９（Ｇ七〕で安定する。

この時、基準発振器１は高速に応答するので掻めて短時
間に出力が切り替わり、しかも位相比較器１３の動作周
波数が高いのでループの応答が早く、短時間で出力が安
定する。基準発振器１の発振周波数ｆ、、を、他の周波
数に設定した場合も、同様である。

このようにして、電圧制御マイクロ波発振器１１の発振
周波数ｆ０は基準発振器１の発振周波数ｆ、に対応して
５．１２ＧＨｚ　〜１０．２４ＧＨｚの周波数帯域で設
定可能になっている。また、この場合の最終出力分解能
は、 ７６．２９４　（七：１Ｘ１０２４＝７８．１２５〔Ｋ
七〕である。

更に、この場合、基準発振器１の持つ良好な位相ノイズ
特性により最終出力にも良好な位相ノイズ特性が現れる
。

〔第２実施例〕 次に、本発明の第２実施例を第２図に基づいて説明する
。

ここで、前述した第１実施例と同一の構成部分について
は同一の符号を用いるものとする。

この実施例は、第１実施例における低域通過フィルタ１
４と電圧制御マイクロ波発振器１１との間にＰＬＬ外か
らの粗同調電圧印加用の加算器８が介装されている点に
特徴を有する。その他の構成は、第１実施例と同一にな
っている。

この様に構成しても、第１実施例と同一の作用効果を有
する他、加算器８の機能により一層設定時間を短縮でき
るという利点がある。

〔第３実施例〕 次に、本発明の第３実施例を第３図に基づいて説明する
。ここでも、第１実施例と同一の構成部分については、
同一の符号を用いるものとする。

この実施例は、第１実施例における電圧制御マイクロ波
発振器１１と分周器１２との間に周波数変換手段として
の周波数変換器９が介装されている点に特徴を有する。

ここで、周波数変換器９としては、実際には、所謂ミク
サが使用される。この周波数変換器９は、電圧制御マイ
クロ波発振器１１と分周器１２との周波数帯域が合わな
い場合に、クロック２の発振周波数を適当に分周或いば
てい倍して得られる周波数ｆ１の信号により電圧制御マ
イクロ波発振器１１の出力周波数ｆ０を分周器１２の周
波数帯域に適合する周波数に変換するためのものである
。

その他の構成は、第１実施例と同一になっている。

この様に構成しても第１実施例と同一の作用効果を有す
る他、周波数変換器９の機能により電圧制御マイクロ波
発振器１１と分周器１２との周波数帯域が合わない場合
にも、電圧制御マイクロ波発振器の出力周波数ｆ０を分
周器１２の周波数帯域に適合する周波数に変換できるの
で、使用可能な分周器１２の範囲が広くなるという利点
がある。

〔発明の効果〕

以上説明したように、本発明によると、基準発振器が、
所望の周波数を設定可能な周波数設定手段と、当該周波
数設定手段の出力信号に基づきアドレス信号を出力する
アドレス信号出力手段と。

前記アドレス信号に応じて所望の波形データを出力する
波形データ出力手段と、この波形データ出力手段の出力
信号をディジタル−アナログ変換するＤ／Ａ変換器とを
有していることから当該基準発振器を５例えば、上記第
１ないし第３実施例のように構成することにより、極め
て筒車な回路構成で位相ノイズ特性を損なうことなく、
設定時間の短縮化を図ることができ、高い分解能を実現
することができるという従来にない優れたマイクロ波シ
ンセサイザを提供することができる。

特に、請求項２記載の発明にあっては、−層設定時間の
短縮化を図ることができるという効果がある。また、請
求項３記載の発明にあっては、電圧制御マイクロ波発振
器と分周器との周波数帯域が合わない場合にも、電圧制
御マイクロ波発振器の出力周波数を分周器の周波数帯域
に適合する周波数に変換できるので、使用可能な分周器
の範囲が広くりなり回路構成が汎用性に優れたものにな
るという効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示すブロック図、
第２図は本発明の第２実施例の構成を示すブロック図、
第３図は本発明の第３実施例の構成を示すブロック図、
第４図は従来例を示す説明図である。 １・・・・・・基準発振器、３・・・・・・周波数設定
手段としての第１の周波数設定器、５・・・・・・アド
レス信号出力手段としての加算器、６・・・・・・波形
データ出力手段としてのＲＯＭ、７・・・・・・Ｄ／Ａ
変換器、１１・・・・・・電圧制御マイクロ波発振器、
１２・・・・・・分周器、１３・・・・・・位相検波手
段としての位相比較器。

Claims (3)

【特許請求の範囲】
1. （１）、マイクロ波周波数帯で発振する電圧制御マイク
   ロ波発振器と、当該電圧制御マイクロ波発振器の出力周
   波数を所望値に分周する分周器と、その分周出力と基準
   信号との位相差を検出する位相検波手段とを有するフェ
   イズロックループと、マイクロ波より十分低い周波数帯
   で前記基準信号を発振する基準発振器とを備えて成るマ
   イクロ波シンセサイザにおいて、 前記基準発振器が、所望の周波数を設定可能な周波数設
   定手段と、当該周波数設定手段の出力信号に基づきアド
   レス信号を出力するアドレス信号出力手段と、前記アド
   レス信号に応じて所望の波形データを出力する波形デー
   タ出力手段と、この波形データ出力手段の出力信号をデ
   ィジタル−アナログ変換するディジタル−アナログ変換
   器とを有していることを特徴としたマイクロ波シンセサ
   イザ。
2. （２）、前記フェイズロックループを構成する位相検波
   手段と電圧制御マイクロ波発振器との間に、粗同調電圧
   印加用の加算器を介装したことを特徴とする請求項１記
   載のマイクロ波シンセサイザ。
3. （３）、前記フェイズロックループを構成する電圧制御
   マイクロ波発振器と分周器との間に、周波数変換手段を
   介装したことを特徴をする請求項１記載のマイクロ波シ
   ンセサイザ。