KR20030051976A - 전압제어발진기의 자동보정장치를 구비한 위상동기루프 - Google Patents

전압제어발진기의 자동보정장치를 구비한 위상동기루프 Download PDF

Info

Publication number
KR20030051976A
KR20030051976A KR1020010081697A KR20010081697A KR20030051976A KR 20030051976 A KR20030051976 A KR 20030051976A KR 1020010081697 A KR1020010081697 A KR 1020010081697A KR 20010081697 A KR20010081697 A KR 20010081697A KR 20030051976 A KR20030051976 A KR 20030051976A
Authority
KR
South Korea
Prior art keywords
voltage
frequency
current
controlled oscillator
phase
Prior art date
Application number
KR1020010081697A
Other languages
English (en)
Other versions
KR100739998B1 (ko
Inventor
최준혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010081697A priority Critical patent/KR100739998B1/ko
Publication of KR20030051976A publication Critical patent/KR20030051976A/ko
Application granted granted Critical
Publication of KR100739998B1 publication Critical patent/KR100739998B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 검출기(Phase Detectot; PD), 루프필터(Loop Filter), 전압제어 발진기(Voltage Controlled Oscillator) 및 N-분주기로 구성되는 종래의 위상동기루프(PLL)에 있어서, 파워 업(Power Up) 초기에 중심주파수(fc)를 맞추도록 보정하는 루프를 추가하여, 칩 상에 형성된 위상동기루프(PLL)의 전압제어 발진기(VCO)를 사용할 때, 공정이나 온도에 민감하게 반응하여 중심주파수를 맞추지 못할 때 생겨날 수 있는 PLL 클럭 회복 에러를 막을 수 있다.

Description

전압제어발진기의 자동보정장치를 구비한 위상동기루프{PHASE LOCKED LOOP WITH AUTOCALIBRATION DEVICE OF VOLTAGE CONTROLLED OSCILLATOR}
본 발명은 위상동기루프(Phase Locked Loop; 이하 PLL이라 한다) 회로에 관한 것으로서, 특히 위상동기루프(PLL) 회로에서 중심주파수 편이 현상을 보정하기 위한 전압제어 발진기(Voltage Controlled Oscillator; 이하 VCO라 한다)의 자동 보정 장치에 관한 것이다.
위상동기루프(PLL)란 기준이 되는 입력신호와 피드백된 전압제어 발진기(VCO)의 발진 출력의 위상차를 검출하여 전압제어 발진기(VCO)의 주파수, 위상을 결정하는 회로를 말한다.
첨부된 도면 도 1은 종래의 일반적인 위상동기루프의 기본구성을 도시한 블럭도이다.
도 1을 참조하면, 위상동기루프는 위상 검출기(100), 차지펌프(110), 루프필터(120), 전압제어 발진기(130) 및 피드백 분주기(140)로 이루어져 있다.
위상 검출기(100)는 입력 주파수(fin)와 피드백 분주기(140)의 피드백 주파수(ffb)를 비교한다. 입력 주파수(fin)와 피드백 주파수(ffb) 사이의 위상차에 따라 위상검출기는 업(Up) 및 다운(Down) 신호를 차지펌프(110) 회로에 보낸다. 차지펌프(110)는 업(Up) 및 다운(Down) 신호에 따라 일정한 출력 전압을 만들어 루프필터(120)에 보낸다. 루프필터(120)는 로우 패스 필터로서 차지펌프(110)의 출력 전압을 필터링하여 고주파 성분을 제거하고 전압제어 발진기(130)를 제어하기 위한 전압제어 발진기의 입력전압(Vin_VCO)을 출력한다. 전압제어 발진기(130)는 입력전압에 비례하는 주파수를 출력하는 발진기이다. 전압제어 발진기(130)의 출력주파수(fout)는 피드백 경로에 포함된 N-분주기(140)에 의해 외부에서 설정 조정이 가능한 N 값으로 분주된 후, 기준 입력 신호와 비교되기 위해 다시 위상 검출기(100)의 한 단자로 입력되게 된다.
위상동기루프는 반도체 장치에서 광범위하게 사용된다. 예를 들면 클록 발생기, 클럭 멀티플라이어, 주파수 합성기 등에 응용된다.
이 중 클럭 멀티플라이어(clock multiplier)는 각각의 시스템이 데이타를 주고 받을 때 서로 동기를 맞추어 클럭 회복(clock recovery)을 하면서 각각 시스템의 클럭을 몇 배로 하여 내부적으로 사용 가능하도록 만든 것이다.
여기서 출력 주파수 신호의 위상은 동기가 이루어지게 되고, 입력 주파수에 N을 곱하여 얻을 수 있다. 따라서 fout=N*fin이다.
예를 들면, 클럭 멀티플라이어의 입력 주파수가 1MHz를 가지고 N=3이면 원하는 출력의 VCO주파수는 5MHz 내지 15MHz가 되며, 이 때 VCO의 중심주파수(fc)를 10MHz에 맞추고 5MHz 내지 15MHz 까지 변하도록 설계할 것이다.
그러나, 칩 상에 형성된 VCO(On chip VCO)는 공정이나 온도에 따라서 주파수 특성이 변하게 된다.
첨부된 도면 도 2는 도 1의 전압제어 발진기의 입력전압(Vin_VCO)과 출력주파수(fout)의 관계를 나타내는 그래프이다.
도 2를 참조하면, 주파수 특성 그래프가 공정이나 온도 등의 주변환경에 따라 원하는 선(0)에서 원하지 않는 선(1,2)으로 옮겨갈 수 있으며, 이 때 전압제어 발진기의 입력전압(Vin_VCO)에 대하여 원하는 출력주파수(fout)를 얻을 수 없게 된다. 다시 말하면, 전압제어 발진기의 입력전압(Vin_VCO)에 대한 출력주파수(fout) 범위가 변하게 되는 것이다.
결과적으로, VCO의 특성이 원하는 선(0)에서 원하지 않는 선(1)으로 이동하면 fmax는 얻을 수 있으나 fmin을 얻을 수 없고, 원하지 않는 선(2)로 이동하면 fmin은 얻을 수 있으나 fmax를 얻을 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 위상동기루프(PLL)의 파워 업(Power Up) 초기에 중심주파수(fc)를 맞추도록 보정(calibration)하는 장치를 구비한 위상동기루프 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 일반적인 위상동기루프의 기본구성을 도시한 블럭도,
도 2는 도 1의 전압제어 발진기(VCO)의 입력전압과 출력주파수의 관계를 나타내는 그래프,
도 3은 본 발명에 따른 위상동기루프(PLL)의 개략적인 블럭도
도 4는 전류제어 발진기의 입력전류에 비례하는 주파수 특성을 보여주는 그래프.
*도면의 주요 부분에 대한 부호의 설명
300 : 위상 검출기 310 : 차지펌프
320 : 루프필터 330 : 전압제어 발진기(VCO)
340 : N-분주기 350 : 기준주파수 유니트
360 : 기준전압 유니트 370 : 비교기
380 : 축차근사 유니트 390 : 디지털-아날로그 변환기(DAC)
상기 목적을 달성하기 위한 본 발명의 위상동기루프 장치는, 입력신호와 전압제어 발진기 출력으로부터 피드백된 신호의 주파수와 위상을 비교하여 그 차를검출하는 위상검출기; 상기 위상검출기의 신호에 따라 그에 해당하는 차지펌프 전압을 출력하는 차지펌프; 상기 차지펌프로부터 신호를 입력받아 이를 필터링하는 루프필터; 상기 루프필터를 통해 출력된 전압에 의해 출력주파수가 제어되는 전압제어발진기; 상기 전압제어 발진기의 출력주파수를 N 분주하여 피드백시키는 N-분주기; 및 상기 전압제어 발진기의 중심주파수 편이현상을 보정하기 위하여 중심주파수 보정장치를 포함하며, 상기 중심주파수 보정장치는 파워 업 초기에 작동하는 것을 특징으로 한다.
본 발명에 있어서, 상기 중심주파수 보정장치는, 중심주파수를 발생시키는 기준주파수 유니트; 상기 중심주파수에 대응되는 기준전압을 발생하는 기준전압 유니트; 상기 기준전압과 상기 차지펌프 전압을 비교하는 비교기; 상기 비교기 출력을 축차근사하여 2진 비트를 형성하는 축차근사 유니트; 및 상기 2진 비트에 대하여 비트 가중치에 비례하는 튜닝전류를 생성시키는 디지털-아날로그 컨버터를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 전압제어발진기는 칩 상에 형성된 링 발진기(On chip Ring Oscillator)인 것이 바람직하다.
또한, 상기 목적을 달성하기 위한 본 발명의 위상동기루프에서의 중심주파수 보정방법은, 기준주파수를 발진하는 단계; 기준전압에서 변환된 기준전류를 발생하는 단계; 상기 기준전류를 보정하기 위한 튜닝전류를 형성하는 단계; 상기 기준전류와 튜닝전류를 가산하여 전류제어 발진기의 입력전류를 형성하는 단계; 상기 전류제어 발진기의 입력전류에 의존하는 출력주파수를 발진하는 단계; 상기 출력주파수를 소정 분주비에 따라 분주하여 피드백 주파수를 발진하는 단계; 상기 피드백 주파수와 상기 기준주파수의 위상을 비교하여 위상차 신호를 출력하는 단계; 및 상기 위상차 신호에 의하여 일정한 차지펌프 전압을 출력하는 단계를 포함하며 상기 단계들이 반복되어 상기 차지펌프 전압이 기준전압과 동일하게 되며, 상기 기준주파수와 피드백 주파수가 동일하게 되는 것을 특징으로 한다.
본 발명에 있어서, 상기 기준전류를 보정하는 튜닝전류를 형성하는 단계는, 상기 차지펌프 전압과 기준전압을 비교하여 비교신호를 출력하는 단계; 및 상기 비교신호에 의한 출력값에 따라 변화하는 튜닝전류를 형성하는 단계를 포함하는 것이 바람직하다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
본 발명은 위상 검출기(Phase Detectot; PD), 차지펌프, 루프필터, 전압제어 발진기(Voltage Controlled Dscillator) 및 N-분주기로 구성되는 종래의 위상동기루프(PLL)에 있어서, 파워 업(Power Up) 초기에 중심주파수(fc)를 맞추도록 하는 자동 보정 장치를 추가하는 것에 특징이 있다.
상기 자동 보정 장치에 의하여 칩 상에 형성된 링 발진기(On chip Ring Oscillator)를 위상동기루프(PLL)의 전압제어 발진기(VCO)를 사용할 때, 공정이나 온도에 민감하게 반응하여 중심주파수를 맞추지 못할 때 생겨날 수 있는 위상동기루프(PLL)의 클럭 회복 에러를 막을 수 있다.
첨부된 도면 도 3은 본 발명에 따른 위상동기루프의 개략적인 블럭도이다.
도 3을 참조하면, 본 발명은 위상 검출기(300), 차지펌프(310), 루프 필터(320), 전압제어 발진기(330) 및 피드백 분주기(340)로 구성되는 종래의 위상동기루프(PLL)에 기준주파수 유니트(350), 기준전압 유니트(360), 비교기(370), 축차근사 유니트(380), 디지털-아날로그 컨버터(DAC, 390)를 포함하는 중심주파수 보정장치를 추가적으로 포함하고 있다. 그 밖에 다수의 스위치와 스위치 제어로직(395)으로 구성된다. 상기 전압제어발진기(VCO)는 전압 대 전류 변환기(332) 및 전류제어 발진기(ICO, 334)를 포함한다.
이하 파워 업(Power Up) 초기에 동작하는 중심주파수 보정 장치의 동작에 대하여 설명한다.
먼저, 위상동기루프(PLL)가 파워 업(Power Up)되면 보정모드(calibration mode)로 들어 간다.
즉, 스위치1(SW1)은 기준주파수 유니트(reference frequency unit, 350)으로 연결되고, 루프필터(320)와 연결된 스위치2(SW2)는 개방되고, 스위치3(SW3)는 단락되어 기준전압 유니트(360)와 연결된다. 스위치4(SW4)는 개방되고, 스위치5(SW5)는 단락되어 보정모드에 연결된다.
우선 기준전압 유니트(360)에서 기준전압(Vref)이 인가되었을 때, VCO가 공정 변화에 의해 특성이 첨부된 도면 도 2의 원하지 않는 선(2)와 같이 있다고 가정한다. 여기서 기준전압은 첨부된 도면 도 2에서 도시되어 있는 중심주파수(fc)와 대응되는 Vc와 동일한 전압이다.
보정모드의 축차근사 유니트(successive approximation unit, 380)와 디지털-아날로그 컨버터(digital analog converter, DAC, 390)는 표 1과 같이 각 비트(bit)에 해당하는 전류를 가지고 있다. 축차근사 비트는 6 비트로 한다.
이진수 값(binary value) Itune
100000 1/2*IA
010000 1/4*IA
001000 1/8*IA
000100 1/16*IA
000010 1/32*IA
000001 1/64*IA
표 1에서 튜닝전류(Itune)의 값의 부호는 각 비트가 "1"일 때 (+)이고, 각 비트가 "0"일 때 (-)이다. IA는 적당한 전류의 값이다.
상기 튜닝전류(Itune)는 상기 축차근사 유니트(380) 및 디지털-아날로그 컨버터(390)의 출력 비트값의 가중치에 따라 변화하는 전류이다.
초기값으로 축차근사 유니트(380)는 최상위 비트(MSB)로서 100000의 값을 가진다. 따라서 전류제어 발진기(334)의 입력전류(Ibias)는 다음 식의 결과값이 된다.
Ibias= Iref+ 1/2*IA
기준전압 유니트(360)에서 발생된 기준전압(Vref)은 전압 대 전류변환기(332)를 거쳐서 기준전류(Iref)를 발생한다. 상기 기준전류(Iref)는 축차근사 유니트(380)와 디지털-아날로그 변환기(390)에 의한 상기 튜닝전류(Itune)에 의하여 보정되어 전류제어 발진기(ICO, 334)의 입력전류(Ibias)가 된다.
첨부된 도면 도 4는 상기 전류제어 발진기(Current Controlled Oscillator, ICO, 334)의 입력전류(Ibias)에 비례하는 출력주파수(fout) 특성을 가지는 것을 보여준다.
상기 출력주파수(fout)는 N-분주기(340)에서 소정 분주기에 따라 분주하여 피드백 주파수(ffb)를 발진한다.
그런데, 초기 가정에서 VCO가 첨부된 도면 도 2의 원하지 않는 선(2)의 특성곡선을 따른다고 하였기 때문에, 피드백 주파수(ffb)는 기준주파수 유니트(350)에서 발생된 기준주파수(fref)보다 작게 된다. 따라서 위상 검출기(300)에서는 다운(DOWN)의 펄스가 발생하며, 차지펌프(310)에서 발생한 차지펌프 전압(Vcp)은 기준주파수 유니트(360)에서 발생한 기준전압(Vref)보다 작게 될 것이다.
다음으로 비교기(370)는 양의 입력단자를 통해 기준전압(Vref)을 받아 들이고, 음의 입력단자를 통해 차지펌프 전압(Vcp)을 받아들인다. 만약 기준전압(Vref)이 차지펌프 전압(Vcp)보다 크다면, 비교기는 "1"의 신호를 출력한다. 한편, 기준전압(Vref)이 차지펌프 전압(Vcp)보다 작은 경우에는, 비교기는 "0"의 신호값을출력하게 된다.
따라서, 비교기(370)는 차지펌프 전압(Vcp)과 기준전압(Vref)를 비교하며 기준전압이 더 크므로 "1"의 값을 그 다음 축차근사 유니트(380)에 저장하게 되고, 축차근사 유니트(380)와 디지털-아날로그 변환기(390)에 의한 튜닝전류(Itune)는 상기 표 1을 참조하면 1/2*IA+ 1/4*IA이 된다.
결국, 보정모드의 루프를 한 번 회전하게 되면 전류제어 발진기(334)의 입력전류(Ibias)는 기준전류(Iref)가 튜닝전류(Itune)에 의하여 보정되어 다음 식의 결과값이 되어 전류제어 발진기(334)로 입력된다.
Ibias= Iref+ 1/2*IA+ 1/4*IA
그 다음 루프에서는 차지펌프 전압(Vcp)이 기준전압(Vref)보다 커져서 비교기의 출력은 "0"이 되고, 축차근사 유니트(380)와 디지털-아날로그 변환기(390)에 의한 튜닝전류(Itune)는 상기 표 1을 참조하면 1/2*IA+ 1/4*IA- 1/8*IA이 된다.
결국, 보정모드의 루프를 두 번 회전하게 되면 전류제어 발진기(334)의 입력전류(Ibias)는 기준전류(Iref)가 튜닝전류(Itune)에 의하여 보정되어 다음 식의 결과값이 되어 전류제어 발진기(334)로 입력된다.
Ibias= Iref+ 1/2*IA+ 1/4*IA- 1/8*IA
위와 같이 진행하면서 최종적으로 축차근사 유니트(380)의 비트수가 000001의 값을 가지는 최하위 비트(LSB)까지 가면, 실질적으로 기준전압(Vref)과 차지펌프 전압(Vcp)과 동일해지고, 이 때 기준주파수(fref)는 피드백 주파수(ffb)와 동일하게 되어 첨부된 도면 도 2에서의 원하는 선(0)으로 보정이 된다.
축차근사 유니트(380)의 최하위 비트(LSB)까지 보정 값이 결정되면 보정모드는 끝난 것으로 간주하며 정상 상태로 들어 간다.
즉, 스위치1(SW1)은 입력 주파수(fin)로 연결되고, 스위치2(SW2)는 단락되어 루프필터(320)와 연결되고, 스위치3(SW3)는 개방된다. 스위치4(SW4)는 단락되고, 스위치5(SW5)는 개방되게 되어 정상모드로 동작하게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명은, 칩 상에 형성된 링 발진기(On chip Ring Oscillator)를 PLL의 VCO로 사용할 때, 인버터 체인이 공정이나 온도에 민감하게 반응하여 중심 주파수를 맞추지 못할 경우 생겨날 수 있는 PLL 클럭 회복 에러를 현저하게 막을 수 있는 효과가 있다.

Claims (6)

  1. 입력신호와 전압제어 발진기 출력으로부터 피드백된 신호의 주파수와 위상을 비교하여 그 차를 검출하는 위상검출기;
    상기 위상검출기의 신호에 따라 그에 해당하는 차지펌프 전압을 출력하는 차지펌프;
    상기 차지펌프로부터 신호를 입력 받아 이를 필터링하는 루프필터;
    상기 루프필터를 통해 출력된 전압에 의해 출력주파수가 제어되는 전압제어발진기;
    상기 전압제어 발진기의 출력주파수를 N 분주하여 피드백시키는 N-분주기; 및
    상기 전압제어 발진기의 중심주파수 편이현상을 보정하기 위하여 중심주파수 보정장치를 포함하며,
    상기 중심주파수 보정장치는 파워 업 초기에 작동하는 것을 특징으로 하는 위상동기루프 장치.
  2. 제 1 항에 있어서,
    상기 중심주파수 보정장치는,
    중심주파수를 발생시키는 기준주파수 유니트;
    상기 중심주파수에 대응되는 기준전압을 발생하는 기준전압 유니트;
    상기 기준전압과 상기 차지펌프 전압을 비교하는 비교기;
    상기 비교기 출력을 축차근사하여 2진 비트를 형성하는 축차근사 유니트; 및
    상기 2진 비트에 대하여 비트 가중치에 비례하는 튜닝 전류를 생성시키는 디지털-아날로그 컨버터
    를 포함하여 구비하는 것을 특징으로 하는 위상동기루프 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    위상동기루프의 파워 업 초기에 상기 중심주파수 보정장치를 작동하기 위한 스위치 및 스위치 제어 로직을 더 포함하는 것을 특징으로 하는 위상동기루프 장치.
  4. 제 1 항에 있어서,
    상기 전압제어발진기는 칩 상에 형성된 링 발진기(On chip Ring Oscillator)인 것을 특징으로 하는 위상동기루프 장치.
  5. 위상동기루프에서 파워 업 초기에 전압제어발진기의 중심주파수 보정방법에있어서,
    기준주파수를 발진하는 단계;
    기준전압에서 변환된 기준전류를 발생하는 단계;
    상기 기준전류를 보정하기 위한 튜닝전류를 형성하는 단계;
    상기 기준전류와 튜닝전류를 가산하여 전류제어 발진기의 입력전류를 형성하는 단계;
    상기 전류제어 발진기의 입력전류에 의존하는 출력주파수를 발진하는 단계;
    상기 출력주파수를 소정 분주비에 따라 분주하여 피드백 주파수를 발진하는 단계;
    상기 피드백 주파수와 상기 기준주파수의 위상을 비교하여 위상차 신호를 출력하는 단계; 및
    상기 위상차 신호에 의하여 일정한 차지펌프 전압을 출력하는 단계를 포함하며,
    상기 단계들이 반복되어 상기 차지펌프 전압이 기준전압과 동일하게 되며, 상기 기준주파수와 피드백 주파수가 동일하게 되는 것을 특징으로 하는 위상동기루프에서의 중심주파수 보정방법.
  6. 제 5 항에 있어서,
    상기 기준전류를 보정하는 튜닝전류를 형성하는 단계는,
    상기 차지펌프 전압과 기준전압을 비교하여 비교신호를 출력하는 단계; 및
    상기 비교신호에 의한 출력값에 따라 변화하는 튜닝전류를 형성하는 단계
    를 포함하는 것을 특징으로 하는 위상동기루프에서의 중심주파수 보정방법.
KR1020010081697A 2001-12-20 2001-12-20 전압제어발진기의 자동보정장치를 구비한 위상동기루프 KR100739998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081697A KR100739998B1 (ko) 2001-12-20 2001-12-20 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081697A KR100739998B1 (ko) 2001-12-20 2001-12-20 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Publications (2)

Publication Number Publication Date
KR20030051976A true KR20030051976A (ko) 2003-06-26
KR100739998B1 KR100739998B1 (ko) 2007-07-16

Family

ID=29576751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081697A KR100739998B1 (ko) 2001-12-20 2001-12-20 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Country Status (1)

Country Link
KR (1) KR100739998B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855980B1 (ko) * 2007-02-16 2008-09-02 삼성전자주식회사 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법
KR100900864B1 (ko) * 2003-12-11 2009-06-04 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7750695B2 (en) 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
US8421530B2 (en) 2010-12-16 2013-04-16 Hynix Semiconductor Inc. Filter circuit, integrated circuit including the same, and signal filtering method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123775B1 (ko) * 1992-02-29 1998-10-01 강진구 Pll 회로
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
KR970008901A (ko) * 1995-07-08 1997-02-24 김광호 전압제어발진기 조정장치
KR19980019934A (ko) * 1996-09-04 1998-06-25 구자홍 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘
KR100291015B1 (ko) * 1998-12-19 2001-06-01 윤종용 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222937B2 (en) 2003-12-11 2012-07-17 Mosaid Technologies Incorporated Charge pump for PLL/DLL
KR100900864B1 (ko) * 2003-12-11 2009-06-04 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7616035B2 (en) 2003-12-11 2009-11-10 Mosaid Technologies, Inc. Charge pump for PLL/DLL
US7692461B2 (en) 2003-12-11 2010-04-06 Mosaid Technologies Incorporated Charge pump for PLL/DLL
KR100968296B1 (ko) * 2003-12-11 2010-07-07 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7893737B2 (en) 2003-12-11 2011-02-22 Mosaid Technologies Incorporated Charge pump for PLL/DLL
US8049541B2 (en) 2003-12-11 2011-11-01 Mosaid Technologies Incorporated Charge pump for PLL/DLL
USRE47715E1 (en) 2003-12-11 2019-11-05 Conversant Intellectual Property Management Inc. Charge pump for PLL/DLL
USRE49018E1 (en) 2003-12-11 2022-04-05 Mosaid Technologies Incorporated Charge pump for PLL/DLL
US7750695B2 (en) 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
US7868808B2 (en) 2004-12-13 2011-01-11 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
KR100855980B1 (ko) * 2007-02-16 2008-09-02 삼성전자주식회사 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법
US8421530B2 (en) 2010-12-16 2013-04-16 Hynix Semiconductor Inc. Filter circuit, integrated circuit including the same, and signal filtering method

Also Published As

Publication number Publication date
KR100739998B1 (ko) 2007-07-16

Similar Documents

Publication Publication Date Title
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US4272729A (en) Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
US5604468A (en) Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US7312663B2 (en) Phase-locked loop having a bandwidth related to its input frequency
US11036253B1 (en) Dynamic scaling of system clock signal in response to detection of supply voltage droop
US7177611B2 (en) Hybrid control of phase locked loops
US6683502B1 (en) Process compensated phase locked loop
US7750701B2 (en) Phase-locked loop circuits and methods implementing multiplexer circuit for fine tuning control of digitally controlled oscillators
US6680634B1 (en) Self calibrating digital delay-locked loop
US9793906B1 (en) Range and process compensation for a digital phase locked loop (PLL) or frequency locked loop (FLL) circuit
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
US6242956B1 (en) Phase locked loop
CN111600601A (zh) 用于准确信号生成的反馈控制
US6693987B1 (en) Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages
US4626787A (en) Application of the phaselock loop to frequency synthesis
US4972446A (en) Voltage controlled oscillator using dual modulus divider
KR100739998B1 (ko) 전압제어발진기의 자동보정장치를 구비한 위상동기루프
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
US7456694B2 (en) Self-calibrated constant-gain tunable oscillator
KR100830899B1 (ko) 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기
JPH0786931A (ja) 周波数シンセサイザ
US20050266816A1 (en) PLL synthesizer
WO2004013968A1 (ja) デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 13