JP2005328272A - Ｐｌｌ回路およびそれを用いた周波数設定回路 - Google Patents

Abstract

【課題】
位相器として用いる２次ｇｍ−Ｃフィルタの位相量がトランジスタの製造バラツキや温度特性、容量値の製造バラツキがあっても一定値となることで２次ｇｍ−Ｃフィルタのカットオフ周波数を一定周波数に設定するＰＬＬ回路と、同一の制御信号で制御することでｇｍ−Ｃフィルタのカットオフ周波数もトランジスタの製造バラツキや温度特性、容量値の製造バラツキがあっても一定となる周波数設定回路の提供。
【解決手段】
所定の周波数の交流信号が複数個のＯＴＡと容量から構成される位相器１０１に入力され、前記位相器１０１への入力信号と前記位相器１０１からの出力信号を入力とする位相比較器１０５が入力信号間の位相差に応じた信号を出力し、前記位相器の出力信号の直流電圧を増幅する増幅器１０８を介して出力電圧を制御信号として、前記位相器を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させることで前記位相器での位相差が一定値になるように制御するフェーズロックドループ（ＰＬＬ）を持つ。
【選択図】
図１

Description

本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路とそれを用いたフィルタ回路の周波数設定回路に関し、特に、半導体集積回路上に形成されるＰＬＬ回路とそれを用いたオペレーショナル・トランスコンダクタンス・アンプ（Ｏｐｅｒａｔｉｏｎａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ：「ＯＴＡ」という）と容量から構成されるｇｍ−Ｃフィルタ回路の周波数設定回路に関する。

従来、この種のＰＬＬ回路とそれを用いたｇｍ−Ｃフィルタ回路（ＯＴＡと容量で構成されたフィルタをｇｍ−Ｃフィルタという）の周波数設定回路は、図２８に示したＰＬＬ回路を用いて、ＯＴＡと容量で構成されたｇｍ−Ｃマスタフィルタ回路（２次ｇｍ−Ｃ ＬＰＦ）１１１を、９０°位相をシフトする位相器（「移相器」ともいう）として用い、ＸＮＯＲ（排他的否定論理和）回路１１５を位相検出器として、ループフィルタ（ＬＰＦ；低域通過フィルタ）１１７を介して２つの入力信号の位相差に応じた直流電圧ＶＣＯＮを得て、これを制御電圧としてＯＴＡのトランスコンダクタンスｇｍの値を可変し、発振周波数は、入力される基準周波数ｆＲＥＦとの位相差が９０°とすることで、ｇｍ−Ｃフィルタ回路１１２のカットオフ周波数を所定の値に設定していた。なお、インタフェース（Ｉｎｔｅｒｆａｃｅ）回路１１３、１１４は、交流信号をロジック信号（矩形波）に変換する。

次ぎに、位相検出器は２つの入力信号の位相差に応じた信号を出力するとする（非特許文献１参照）。

具体的には、２つの入力信号の積を出力するとすれば、乗算器を用いることもできる。しかし、図２８に示すように、簡単なディジタル回路であるＸＮＯＲ回路１１５やＸＯＲ回路を用いることもできる。

このように、乗算器やＸＯＲ回路やＸＮＯＲ回路を用いた位相比較器の場合には、最も簡単なフェーズロックドループ（ＰＬＬ）が構成でき、テキスト等に載っているように、２つの入力信号の位相差が９０°（π／２）の場合にループが引き込まれロックがかかる。例えば、位相比較器にＸＯＲ回路を用いた場合には、２つの入力信号の位相差が９０°（π／２）となった場合に、出力信号の直流電圧がＶＤＤ／２となり、ループが引き込まれロックがかかる。この時には、出力信号の周波数は、２つの入力信号の周波数（互いに位相は９０°異なる）の丁度、２倍になっている。すなわち、位相比較器にＸＯＲ回路を用いた最も簡単なフェーズロックドループ（ＰＬＬ）では、ロック時には基準周波数との位相差は９０°（π／２）だけ異なっている。このように、位相が９０°異なるようにＰＬＬを組む場合には、ＶＣＯ回路を用いる他にも、位相が９０°だけ進んだり遅れたりする位相可変素子、例えば、微分器や積分器、あるいはフィルタ等を用いることができることがわかる。

図２８に示す回路においては、図２９に示すように、ＯＴＡ回路は、線形動作領域のトランジスタＭ３を、差動対Ｍ１、Ｍ２のデジェネレーション抵抗の代わりに使用し、ゲート電圧ＶＧを可変することで、線形動作領域のトランジスタＭ３を制御し、等価的にデジェネレーション抵抗を変化させて、ＯＴＡのｇｍ（トランスコンダクタンス）値を可変に設定している。

ここで、ＯＴＡと容量で構成されたｇｍ−Ｃマスタフィルタ回路１１１は、２次のＬＰＦであり、簡単のために、２次ＬＰＦの伝達特性は挿入損失が無いものとすると、直流では１となり、伝達特性は、

(1)
と表わされる。ここで、ω₀ ²は極の周波数であり、Ｑは極のＱ値である。

図３０にＱをパラメータにして振幅特性を示す。また、図３１にＱをパラメータにして位相特性を示す。すなわち、図２８のｇｍ−Ｃマスタフィルタ回路１１１は、位相器としては、−９０°を中心として、０°から−１８０°の位相差を生じる。特に、−９０°付近では変化の度合いが大きくなっている。したがって、−９０°位相器として機能させることができる。

一方、位相検出器には、ＸＮＯＲ回路１１５を用いている。基準信号と、２次ＬＰＦ（位相器）の出力信号では周波数差は生じないが、位相差が生じ、ＸＮＯＲ回路１１５の出力波形は矩形波となるが、デューティ（ｄｕｔｙ）が５０％となるのは、位相差が９０°の場合である。この場合には、矩形波は電源電圧ＶＤＤ、グランド電位０の波高値を持つから、ＸＮＯＲ回路１１５（位相検出器）の出力信号の直流電圧成分は、ＶＤＤ／２となる。したがって、一般的にはＰＬＬのループが引き込まれる場合には、ループフィルタ（ＬＰＦ）の出力電圧がＶＤＤ／２になるように設定されている。あるいは、ループ利得を高める場合にも、ループフィルタ（ＬＰＦ）にＯＰアンプを用いたアクティブＰＩ（proportional + integral）ループフィルタとして、図３２のように構成されており、ＯＰアンプＯＰ１の＋端子へはＶＤＤ／２の電圧が印加されていた。

このように、２次ＬＰＦを位相器に用いると、位相が−９０°となる（位相が９０°遅れる）場合にカットオフ周波数となり、振幅レベルが−３ｄＢとなり、振幅値が１/√２に減衰する。したがって、２次ＬＰＦ（位相器）のカットオフ周波数は(1)式のω₀となっている。

位相器を構成している２次ＬＰＦを従来技術である非特許文献１では、図３３に示すようなシングル入力のバイクァッド（ｂｉｑｕａｄ）２次ＬＰＦであるとすると、

(2)
となる。

ここで、

(3)

(4)
である。

いま、g_m3＝g_m4＝g_m、C_L2＝C₂＝Cとすると、カットオフ周波数は(3)式より

(5)
となる。

ここで、g_m＝1/Rとして等価抵抗に置き換えると、

(6)
と表わされ、良く知られた時定数の式が得られる。

このように、ＰＬＬでｆ_CMASTERを基準周波数ｆ_REFにロックさせることで、g_m/C値を一定値になるように制御できる。すなわち、ｇｍ−Ｃフィルタを構成している各ＯＴＡの駆動電流と位相器である２次ＬＰＦを構成している各ＯＴＡの駆動電流とを等しくなるようにすれば、ｇｍ−Ｃフィルタを構成している各ＯＴＡのｇｍ値と位相器である２次ＬＰＦを構成している各ＯＴＡのｇｍ値を一致させることができ、ｇｍ−Ｃフィルタを構成している各容量と位相器である２次ＬＰＦを構成している各容量の間では比が一定であることが期待でき、位相器である２次ＬＰＦのカットオフ周波数とｇｍ−Ｃフィルタのカットオフ周波数の関係を一定に制御することができる。

なお、特許文献１には、基準信号を入力とする基準フィルタと、基準フィルタの出力と基準信号の位相を比較する位相比較器と、位相比較器の出力を平滑化するローパスフィルタと、ローパスフィルタの出力と基準電圧を比較する比較器とを備え、比較器の出力信号を基準フィルタとメインフィルタに帰還する構成が開示されている。基準フィルタは比較器の出力に応じｇｍ又は容量を変化させて基準信号の周波数での位相差が９０°となるように負帰還されている。

また特許文献２には、リファレンスフィルタにおいて入力信号の位相を９０°シフトした信号が位相検出回路に与えられ、位相検出回路では、入力信号と９０°シフトした信号の位相を検波し、その検波出力に応じて充電用コンデンサの端子電圧を制御し端子電圧がコンパレータに供給され、コンパレータの出力がリファレンスフィルタに負帰還される構成が開示されている。

V. Gopinathan, Y. P. Tsividis, K.-S. Tan, and R. K. Hester, "Design Considerations for High-Frequency Continuous-Time Filters and Implementation of an Antialiasing Filter for Digital Video."IEEE J. Solid-State Circuits, Vol. 25, No. 6, pp. 1368-1378, Dec. 1990. 特開２０００−２０９０６６号公報（第３図） 特許２９７３４９１号公報（第４図）

上述した従来のＰＬＬを用いた周波数設定回路においては、ＯＴＡを構成しているトランジスタの製造バラツキや温度特性、容量値の製造バラツキがあるために、位相検出器を構成しているＸＮＯＲ回路の出力信号に含まれる直流電圧値は、トランジスタの製造バラツキや、温度特性、容量値の製造バラツキに応じて変化する必要があり、位相差は−７０°から−１１０°と±２０°程度の変化幅が生じる。このために、位相器である２次ＬＰＦのカットオフ周波数とｇｍ−Ｃフィルタのカットオフ周波数には±２０％余りの設定誤差が生じ、量産化に支障をきたしていた。

したがって、本発明はこれに鑑み、位相器として用いる２次ｇｍ−Ｃフィルタの位相量がトランジスタの製造バラツキや温度特性、容量値の製造バラツキがあっても、一定値となり、もって位相器として用いる２次ｇｍ−Ｃフィルタのカットオフ周波数を一定周波数に設定でき、同一の制御信号で制御することで、ｇｍ−Ｃフィルタのカットオフ周波数もトランジスタの製造バラツキや温度特性、容量値の製造バラツキがあっても、一定となるＰＬＬ回路とそれを用いた周波数設定回路を提供することを目的とするものである。

本願で開示される発明は、上記目的を達成するため概略以下の構成とされる。

本発明のＰＬＬ回路およびそれを用いた周波数設定回路は、所定の周波数の交流信号が複数個のＯＴＡと容量から構成される位相器に入力され、前記位相器への入力信号と前記位相器からの出力信号を入力とする位相比較器が入力信号間の位相差に応じた信号を出力し、前記位相器の出力信号の直流電圧を増幅する増幅器を介して出力電圧を制御信号として、前記位相器を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させることで前記位相器での位相差が一定値になるように制御するフェーズロックドループ（ＰＬＬ）を持つ。

あるいは、本発明においては、所定の周波数の交流信号が複数個のＯＴＡと容量から構成される位相器に入力され、前記位相器への入力信号と前記位相器からの出力信号を入力とする位相比較器が入力信号間の位相差に応じた信号を出力し、前記位相器の出力信号の直流電圧を増幅する増幅器を介してV-I変換器により電圧が電流に変換され、前記V-I変換器の出力電流を制御信号として、前記位相器を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させることで前記位相器での位相差が一定値になるように制御するフェーズロックドループ（ＰＬＬ）を持つ。

本発明においては、位相器は奇数次のフィルタからなる。

本発明において、前記増幅器が、前記直流電圧と基準電圧とを差動入力する差動増幅器で構成してもよい。この場合、前記基準電圧は、電源電圧の半分以下の電圧に設定されている。

本発明において、前記位相比較器の出力信号を受け前記直流電圧を出力するループフィルタを構成する少なくとも１つの容量を充電する充電手段を有し、前記充電手段により、前記容量が前記基準電圧とほぼ等しい電圧に充電される構成としてもよい。

あるいは、本発明においては、前記ＰＬＬ回路からの制御信号により共通に制御されるＯＴＡを有するｇｍ−Ｃフィルタを持つ。本発明において、前記位相器の容量値は、前記ｇｍ−Ｃフィルタに用いる容量値とほぼ同じ値に合わされる。

本発明の第１の効果は、バラツキを小さくできる、ということである。

その理由は、本発明においては、ＰＬＬループ内に差動増幅器を用いているからである。

本発明の第２の効果は、ＰＬＬループが確実に引き込むことができる、ということである。

その理由は、本発明においては、基準電圧を電源電圧の半分以下に設定しているからである。

本発明の第３の効果は、回路規模を比較的小さくできる、ということである。

その理由は、本発明においては、ＶＣＯ回路とＰＬＬ回路を用いた周波数比較の代わりにフィルタ回路とＰＬＬ回路を用いた周波数比較を用いているからである。

本発明の第４の効果は、寄生容量の影響を小さくできる、ということである。

その理由は、本発明においては、制御部の位相器に、奇数次のｇｍ−Ｃフィルタを用い、その容量値と、被制御部のｇｍ−Ｃフィルタに用いる容量値とをほぼ同じ値に合わせているからである。

本発明の第５の効果は、入力される交流信号の振幅レベルの変動を許容できる、ということである。

その理由は、本発明においては、入力される交流信号の位相と奇数次のｇｍ−Ｃフィルタを介して出力される位相とを比較しているからである。

本発明の第６の効果は、ロック時間を短くできる、ということである。

その理由は、本発明においては、ループフィルタを構成している容量を所定の電圧まで充電しているからである。

本発明を実施するための最良の形態について以下に説明する。本発明の好ましい実施の形態において、所定の周波数の交流信号を入力信号として入力し、複数のトランスコンダクタンスアンプ（ＯＴＡ）と容量から構成され、前記入力信号を所定の位相だけ可変させた信号を出力する位相器（１０１）と、位相器（１０１）への入力信号（ｆＲＥＦ）と位相器（１０１）からの出力信号とを入力とし、入力した信号間の位相差に応じた信号を出力する位相比較器（１０５、１０６）と、位相比較器の出力信号の直流電圧を増幅する増幅器（１０８）と、を備え、増幅器（１０８）の出力電圧ＶＣＯＮを制御信号として、位相器（１０１）を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させることで位相器での位相差が一定値になるように制御するフェーズロックドループ（ＰＬＬ）を有する。増幅器（１０８）は、好ましくは、位相比較器の出力信号の直流電圧と基準電圧を差動増幅する差動増幅器よりなる。

増幅器（１０８）からの制御電圧を電流に変換した制御電流（ＩＣＯＮ）により位相器（１０１）を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させるようにしてもよい。

本発明において、ＯＴＡと容量から構成される位相器（１０１）は、１次、３次等、奇数次のフィルタから構成される。

本発明に係る周波数設定回路は、ＰＬＬ回路からの制御信号ＶＣＯＮにより、共通に制御されるＯＴＡを有し、入力信号Ｖｉｎを入力し、出力信号Ｖｏｕｔを出力するｇｍ−Ｃフィルタ（１０２）を備えている。

本発明において、好ましくは、位相器（１０１）は、位相を例えば４５°シフトし、増幅器（１０８）での基準電圧は、ＶＤＤ／２よりも低く設定される（例えばＶＤＤ／４）。本発明によれば、ＶＤＤ／４への到達時間は、ＶＤＤ／２よりも２倍以上速くなり、ロック時間が半減される。また、ＰＬＬの位相廻りが少なくなるので（４５°（センター）±４５°のＭＡＸ値）、その分が位相余裕となり、位相余裕が確保される。以下、具体的な実施例に即して説明する。

図１は、本発明のＰＬＬ回路の一実施例を示す回路図である。図１を参照すると、入力された基準周波数ｆREFの交流信号の一方は、位相器１０１、インタフェース回路１０３を介して、位相比較器を構成するＸＮＯＲ回路１０５の一方の入力端に入力される。ここで、位相器１０１は、複数個のＯＴＡと容量から構成されている。また、入力された基準周波数ｆREFの交流信号のもう一方は、インタフェース回路１０４を介して位相比較器を構成するＸＮＯＲ回路１０５の他方の入力端に入力される。ここでは位相器１０１は、１次のｇｍ−Ｃローパスフィルタ（ＬＰＦ）で構成されており、マスタフィルタ（Ｍａｓｔｅｒ Ｆｉｌｔｅｒ）ともいう。インタフェース（Ｉｎｔｅｒｆａｃｅ）回路１０３、１０４は、交流信号をロジック信号（矩形波）に変換する。

位相器１０１を構成するシングルエンドの１次ｇｍ−Ｃ ＬＰＦは、図２のようになる。非反転入力端子（＋）が入力端子に接続され、反転入力端子（−）がグランド電位に接続されＯＴＡ１（コンダクタンスｇｍ５）と、非反転入力端子（＋）がグランド電位に接続され、反転入力端子（−）に、ＯＴＡ１の出力と出力端子Ｖｏｕｔとの接続点が接続されたＯＴＡ２（コンダクタンスｇｍ６）と、を有し、ＯＴＡ２の出力Ｖｏｕｔとグランド間に容量Ｃ１が接続されている。

図２の１次ｇｍ−Ｃ ＬＰＦ回路の伝達特性は、

(7)
となる。

ここで、簡単のためにｇｍ₅＝ｇｍ₆＝ｇｍとすると、ω₀＝ｇｍ/C₁となり、

(8)
と表わされる。

したがって、振幅特性は、図３のように、位相特性は、図４のようになる。すなわち、良く知られているように、振幅は−６ｄＢ／Ｏｃｔで減衰し、位相は０°から−９０°まで変化する。カットオフ周波数では振幅が−３．０１ｄＢ（＝１／√２＝０．７０７１）となり、位相は４５°（π／４）だけ遅れる。したがって、位相器１０１での位相の変化が大きい−４５°を位相量に設定する。

ここで、位相比較器１０５を２つの入力信号の位相差に応じた信号を出力するとする。具体的には、２つの入力信号の積を出力するとすれば、従来技術で説明したように、図１に示したような簡単なディジタル回路であるＸＮＯＲ回路やＸＯＲ回路の他にも乗算器を用いても良い。

位相比較器（ＸＮＯＲ回路）１０５からの出力信号は、電源電圧ＶＤＤとＧＮＤ電圧を取る矩形波であり、その直流電圧は、２つの入力信号の位相差に比例する。

図１では、ループフィルタ１０７での位相が９０°までは廻らずに、位相余裕を確保するために、ラグリードフィルタを用いている。

したがって、位相器１０１での位相差が４５°（π／４）であるから、この直流電圧は、ＶＤＤ／４になるものと期待できる。したがって、次段の差動増幅器１０８の＋端子に印加される基準電圧はＶＤＤ／４に設定される。

図２８に示した従来のこの種のＰＬＬ回路では、基準電圧がＶＤＤ／２に設定されていたが、本発明では基準電圧は、ＶＤＤ／２よりも低く設定される。

基準電圧がＶＤＤ／２よりも低く設定されなければならない理由は、次のように説明できる。すなわち、次段の差動増幅器は、制御されるＯＴＡ回路が、従来技術で説明したようなＯＴＡ回路（図２９参照）であり、線形動作領域で動作するトランジスタ（Ｍ３）を、差動対（Ｍ１、Ｍ２）のデジェネレーション抵抗の代わりに使用し、ゲート電圧を可変させることで、線形動作領域で動作するトランジスタ（Ｍ３）を制御し、等価的にデジェネレーション抵抗値を変化させて、ＯＴＡ回路のｇｍ（トランスコンダクタンス）値を設定する場合を想定すると、このトランジスタ（Ｍ３）の製造バラツキや温度変動がある。よって、このトランジスタの特性変動が目立たなくする必要があり、前段の差動増幅器の電圧利得Ｇ_Ｖを大きく（例えば１００倍）設定することで、後段の影響を１／Ｇ_Ｖに圧縮できると期待できるからである。

差動増幅器の電圧利得Ｇ_Ｖを大きく（例えば１００倍）設定すると、動作入力電圧範囲も、ＶＤＤ／Ｇ_Ｖに縮小される。このために、ループフィルタ（ＬＰＦ）１０７の出力直流電圧ＶＬＰＦが設定された基準電圧の近傍まで上昇してこないと、ループは引き込まれない。

しかし、電源投入時からしばらくの間は、
ＶＬＰＦ＜ＶＤＤ／４−ＶＤＤ／（２Ｇ_Ｖ）
となり、差動増幅器１０８の出力電圧ＶＣＯＮは、ＧＮＤ電圧に張り付いている。したがって、デジェネレーション抵抗値は、無限大となり、ｇｍ値は最小値（＝０）となり、位相器１０１の出力も固定となる。すなわち、位相検出器の出力は、周波数ｆ_ＲＥＦの交流信号がそのままデューティ５０％の矩形波となる。

したがって、ループフィルタ（ＬＰＦ）の出力直流電圧ＶＬＰＦは、設定された時定数で、次第に上昇してゆき、最終的には、ＶＤＤ／２まで上昇することになる。

図１では、差動増幅器１０８に入力される基準電圧をデューティ５０％の矩形波を整流して得られる直流電圧値のおよそ半分に設定しているために、差動増幅器１０８の電圧利得Ｇ_Ｖを大きく設定しても、確実に、ループフィルタ（ＬＰＦ）１０７の出力直流電圧ＶＬＰＦが差動増幅器１０８の基準電圧ＶＤＤ／４を横切り、ＰＬＬのループが引き込まれる。

このことから、ループフィルタ（ＬＰＦ）１０７の出力直流電圧ＶＬＰＦが差動増幅器１０８の基準電圧ＶＤＤ／４の±ＶＤＤ／Ｇ_Ｖに入らないとループが引き込まないのであるから、予め短時間でループフィルタ（ＬＰＦ）１０７の出力直流電圧ＶＬＰＦが差動増幅器１０８の基準電圧ＶＤＤ／４の±ＶＤＤ／Ｇ_Ｖに入るように、ループフィルタ（ＬＰＦ）１０７を構成している容量を基準電圧ＶＤＤ／４±ＶＤＤ／Ｇ_Ｖに充電することでロック時間を大幅に短くできる。ここで、例えば、ＶＤＤ＝３．３Ｖとし、Ｇ_Ｖ＝１００とすると、ＶＤＤ／Ｇ_Ｖ＝０．０３３Ｖ（＝３３ｍＶ）となり、基準電圧のＶＤＤ／４にほぼ等しい電圧になるまで充電すれば良い。すなわち、基準電圧で充電することができる。特に、これまでのＶＤＤ／２を基準電圧とするアクティブＰＩループフィルタを用いた場合のロック時間に比べると、本発明は、こうしたループフィルタ（ＬＰＦ）１０７を構成している容量の充電を行わなくても少なくとも、２倍以上はロック時間が短いのであるが、このように、ループフィルタ（ＬＰＦ）１０７を構成している容量の充電を行うことで桁違いに、ロック時間を短くできる。実際には、これまでのＶＤＤ／２を基準電圧とするアクティブＰＩループフィルタを用いた場合には、ループフィルタからの出力電圧の直流成分はＶＤＤ／２に近づくにしたがって、なだらかに上昇することから、基準電圧をＶＤＤ／４にした場合に比べると、数倍はロック時間がかかる。最悪の場合には、ＶＤＤ／２を基準電圧とするアクティブＰＩループフィルタのロック時間は理論的には無限大にもなり得る。すなわち、基準電圧をＶＤＤ／２に設定する合理性は全くない。むしろ、ＶＣＦ(voltage-controlled filter)方式においては、アクティブＰＩループフィルタの基準電圧をＶＤＤ／２に設定すべきではなく、ＶＤＤ／２以下に設定すべきである。図２７は、ループフィルタ１０７の容量を基準電圧のＶＤＤ／４に充電する制御を行うためのスイッチ（ＳＷ）１０９を備えた実施例の構成の一例を示す図である。スイッチ（ＳＷ）１０９は、ループフィルタ（ＬＰＦ）１０７の容量Ｃの一端（容量Ｃの他端は抵抗を介してグランド電位に接続される）と基準電圧ＶＤＤ／４との間に挿入され、制御信号によってオン・オフ制御される。制御信号が活性状態（例えばハイレベル）とされスイッチ（ＳＷ）１０９がオンし、予めループフィルタ（ＬＰＦ）１０７の容量Ｃを基準電圧ＶＤＤ／４に充電し、その後、制御信号は非活性状態（例えばロウレベル）に設定され、スイッチ（ＳＷ）１０９はオフ状態とされる。

また、ループ利得を高める場合に、例えば、従来技術で説明したループフィルタ（ＬＰＦ）にＯＰアンプを用いたアクティブＰＩ（proportional + integral）ループフィルタを採用し、＋端子へはＶＤＤ／２の電圧を印加した場合には、上述した理由により、アクティブＰＩループフィルタの利得を大きくすると、ＰＬＬのループが引き込まれなくなる。

したがって、本発明のＰＬＬ回路では、ループフィルタ（ＬＰＦ）１０７と、次段の差動増幅器１０８を一緒にして、図５に示すようなアクティブＰＩ（proportional + integral）ループフィルタに変更することが可能であるが、＋端子へは、ＶＤＤ／４の基準電圧を印加しているので、アクティブＰＩループフィルタの電圧利得を大きくしても、ＰＬＬのループが確実に引き込まれる。

これまでのアクティブPIループフィルタを用いたＰＬＬ回路の場合であれ、パッシブなループフィルタ（ＬＰＦ）を用いたＰＬＬ回路の場合であれ、位相差が生じるが、その位相差が９０°（π／２）でないと不都合な場合は少ないであろう。

生じる位相差が問題とならないのであれば、ＰＬＬのループがＶＤＤ／２よりも低い電圧で引き込まれる本発明のやり方の方が、ループフィルタの時定数が同一であっても、ＰＬＬのループが引き込まれる動作電圧に達する時間は確実に短くなることは自明であるから、従来のＰＬＬ回路に対して大きな優位性を見出せる。

一般に、ＯＴＡ回路は、シングルエンドで使用すると、２次歪が大きくなる。したがって、図２に示したシングルエンドの１次のｇｍ−Ｃ ＬＰＦは、図６に示す全差動型に変更できる。図６に示すように、差動型の１次のｇｍ−Ｃ ＬＰＦにおいて、ＯＴＡ１は入力電圧Ｖｉｎを非反転入力端子（＋）と反転入力端子（−）に差動入力し、ＯＴＡ２は、その非反転出力端子と、ＯＴＡ１の非反転出力端子の接続点が非反転入力端子（＋）に接続され、反転出力端子と、ＯＴＡ１の反転出力端子の接続点が反転入力端子（−）に接続され、ＯＴＡ２の非反転出力端子と非反転出力端子はそれぞれ容量Ｃ１、Ｃ１を介して接地されている。

図６に示す構成の場合には、等価的にＯＴＡ回路のｇｍ値が２倍になる。すなわち、(7)式でｇｍ値を２倍にすれば良い。

以上の発明の詳細な説明では、位相器に１次ｇｍ−Ｃ ＬＰＦを用いた場合を取り上げたが、４５°位相器としては、１次ｇｍ−Ｃ ＨＰＦ（High Pass Filter）を用いた位相器が考えられる。

図７にシングルエンドの１次ｇｍ−Ｃ ＨＰＦを示す。伝達特性は、

(9)
となる。

ここで、ω₀＝ｇｍ₅／Ｃ_１となり、

(10)
と表わされる。

したがって、振幅特性は、図８のように、位相特性は、図９のようになる。すなわち、良く知られているように、振幅は、６ｄＢ／Ｏｃｔで増加し、位相は、９０°から０°まで変化する。

カットオフ周波数での振幅は、周波数が、∞時の振幅値に対して、−３．０１ｄＢ（＝１／√２＝０．７０７１）となり、位相は４５°（π／４）だけ進む。

したがって、位相器での位相の変化が大きい４５°を位相量に設定する。

一般に、ＯＴＡ回路は、シングルエンドで使用すると２次歪が大きくなる。同様に、図７に示したシングルエンドの１次のｇｍ−Ｃ ＨＰＦは、図１０に示すような、全差動型に変更することができる。この場合には、等価的にＯＴＡ回路のｇｍ値が２倍になる。すなわち、（９）式でｇｍ値を２倍にすれば良い。

以上は、位相器１０１に１次フィルタを用いた場合を説明した。上述の詳細な説明の通り、位相検出器は、２つの入力信号の位相差を検出する機能しかなく、位相検出器には、位相が遅れているか進んでいるかは識別できない。したがって、位相器１０１には、高次のフィルタを採用することも可能である。次にそれを示す。

例えば、入力抵抗（１Ω）と終端抵抗（１Ω）を持つ規格化された３次バターワースＬＰＦでは、C1＝１F、L2＝２H、C3＝１Fとなり、伝達特性は、

(11)
となる。

規格化した角周波数ωについては

(12)
と表わされる。

フローティングＬの実現方法が２種類知られており、図１１と図１２に示すシングルエンドの３次バターワースｇｍ−Ｃ ＬＰＦ（Low Pass Filter）が導ける。図１１に示す構成は、入力電圧Ｖｉｎを非反転入力端子（＋）に入力し反転入力端子（−）がグランド電位に接続されたＯＴＡ１と、非反転入力端子（＋）がグランド電位に接続され、ＯＴＡ１の出力とＯＴＡ２の出力の共通接続点が反転入力端子（−）に接続されたＯＴＡ２と、反転入力端子（−）にＯＴＡ２の出力と容量Ｃ１の接続点が接続され、非反転入力端子（＋）がグランド電位に接続されたＯＴＡ３と、非反転入力端子（＋）にＯＴＡ３の出力と容量ＣＬ２の接続点が接続され、反転入力端子（−）がグランド電位に接続され、出力が容量Ｃ１の端子に接続されたＯＴＡ４と、反転入力端子（−）にＯＴＡ３の出力と容量ＣＬ２の接続点が接続され、非反転入力端子（＋）がグランド電位に接続されたＯＴＡ５と、非反転入力端子（＋）にＯＴＡ５の出力と容量Ｃ３の接続点が接続され、反転入力端子（−）がグランド電位に接続され、出力が容量ＣＬ２の端子に接続されたＯＴＡ６と、非反転入力端子（＋）がグランド電位に接続され、反転入力端子（−）にＯＴＡ５の出力と容量Ｃ３と出力端子Ｖｏｕｔの共通接続点が接続され、反転入力端子（−）がグランド電位に接続されたＯＴＡ７とを備えている。図１２に示す構成は、入力電圧Ｖｉｎを非反転入力端子（＋）に入力するＯＴＡ１と、反転入力端子がグランド電位に接続されたＯＴＡ２とを有し、ＯＴＡ１とＯＴＡ２の出力を共通接続しＯＴＡ２の非反転入力端子（＋）に接続されるとともに、容量Ｃ１を介して接地され、さらにＯＴＡ３の反転入力端子（−）に接続され、ＯＴＡ３の出力はＯＴＡ１、ＯＴＡ４の反転入力端子（−）に接続され、ＯＴＡ４の出力はＯＴＡ４の非反転入力端子（＋）に帰還接続されるとともに、ＯＴＡ３の非反転入力端子（＋）に接続され、ＯＴＡ３、ＯＴＡ４の出力はそれぞれ容量ＣＬ２、Ｃ３を介して接地される。

したがって、振幅特性は図１３のように、位相特性は図１４のようになる。すなわち、良く知られているように、振幅は−１８ｄＢ／Ｏｃｔで減衰し、位相は０°から−２７０°まで変化する。カットオフ周波数では、振幅が−３．０１ｄＢ（＝１／√２＝０．７０７１）となり、位相は１３５°（３π／４）だけ遅れる。したがって、位相器での位相の変化が大きい１３５°を位相量に設定する。この位相差は、−１８０°から見ると丁度４５°だけ位相が進んでいることになる。すなわち、上述した１次ＨＰＦの場合と同様に考えて良い。このように、３次バターワースｇｍ−Ｃ ＬＰＦも、本発明のＰＬＬ回路の位相器として所望の特性を有していることがわかる。

前述したように、一般に、ＯＴＡ回路は、シングルエンドで使用すると２次歪が大きくなる。同様に、図１１と図１２に示したシングルエンドの３次バターワースｇｍ−Ｃ ＬＰＦは、いずれも、図１５に示す全差動型に変更できる。

ただし、図１２のシングルエンドの３次バターワースｇｍ-CＬＰＦは、図１６に示すような、擬似差動型にも変更できる。＋入力端子に非反転入力端子（＋）が接続され、反転入力端子（−）がグランド電位に接続されたＯＴＡ１と、＋入力端子に非反転入力端子（＋）が接続され、ＯＴＡ１の差動出力に差動出力が接続されたＯＴＡ３と、ＯＴＡ１の非反転出力端子に非反転入力端子（＋）が接続され、＋出力端子に反転入力端子（−）が接続されたＯＴＡ５と、ＯＴＡ５の非反転出力端子に非反転出力端子（＋）が接続され、＋出力端子に反転入力端子（−）が接続されたＯＴＡ７を備え、−入力端子に反転入力端子（−）が接続され、非反転入力端子（＋）がグランド電位に接続されたＯＴＡ２と、−入力端子に反転入力端子（−）が接続され、ＯＴＡ２の差動出力に差動出力が接続されたＯＴＡ４と、ＯＴＡ２の反転出力端子に反転入力端子（−）が接続され、−出力端子に非反転入力端子（＋）が接続されたＯＴＡ６と、ＯＴＡ６の反転出力端子に反転出力端子（−）が接続され、−出力端子に非反転入力端子（＋）が接続されたＯＴＡ８を備え、ＯＴＡ３とＯＴＡ４の差動出力は交差接続され、ＯＴＡ５とＯＴＡ６の差動出力は交差接続され、ＯＴＡ７とＯＴＡ８の差動出力は交差接続されている。ＯＴＡ１の非反転出力端子と、ＯＴＡ２の反転出力端子は、それぞれ容量Ｃ１を介して共通接続され、２つの容量Ｃ１の共通接続点は制御電圧ＣＭが印加される。またＯＴＡ５の差動出力はそれぞれ容量ＣＴ２を介して接続され、２つの容量ＣＴ２の共通接続点は制御電圧ＣＭが印加される。ＯＴＡ７の非反転出力端子と、ＯＴＡ８の反転出力端子は、それぞれ容量Ｃ３を介して共通接続され、２つの容量Ｃ３の共通接続点は制御電圧ＶＣＭが印加される。

このように、本発明のＰＬＬ回路では、位相器１０１には、奇数次のｇｍ−Ｃ ＬＰＦを用いることができ、特に、３次以上では、バターワースｇｍ−Ｃ ＬＰＦを用いることで、４５°の位相差が得られることになる。しかし、一般的に、ＰＬＬ回路などの制御回路の方が制御されるｇｍ−Ｃフィルタよりも回路規模や消費電流などが大きくなる場合は少なく、同等程度かそれ以下であるように設定される。高精度なカットオフ周波数の制御が求められる場合には制御用ＰＬＬ回路の位相器の次数とｇｍ−Ｃフィルタの次数を揃えることが考えられる。

以上、ＰＬＬ回路の位相器に１次のｇｍ−Ｃ ＬＰＦと３次バターワースｇｍ−Ｃ ＬＰＦを用いた場合を詳しく説明したが、同様にして、５次バターワースｇｍ−Ｃ ＬＰＦや７次バターワースｇｍ−Ｃ ＬＰＦを用いても４５°の位相差が得られ、本発明のＰＬＬ回路を実現できる。奇数次バターワースｇｍ−Ｃ ＬＰＦを用いる場合には、丁度４５°の位相差が得られるが、バターワースｇｍ−Ｃ ＬＰＦ以外でも、４５°前後の位相差が得られることより、本発明のＰＬＬ回路に用いる位相器はバターワースｇｍ−Ｃ ＬＰＦに限定される訳ではない。およそ奇数次のｇｍ−Ｃ ＬＰＦを位相器に用いることでその位相器に応じた位相差が得られ、その位相差に合わせて基準電圧値をＶＤＤ／２以下に設定すれば良いことは自明である。

同様に、３次バターワースｇｍ−Ｃ ＨＰＦ（High Pass Filter）も導ける。

例えば、入力抵抗（１Ω）と終端抵抗（１Ω）を持つ規格化された３次バターワースＬＰＦでは、Ｌ１＝１Ｈ、Ｃ２＝１／２Ｆ、Ｌ３＝１Ｈとなり、伝達特性は、

(13)
となる。

規格化した角周波数ωについては、

(14)
と表わされる。

図１７にシングルエンドの３次バターワースｇｍ−Ｃ ＨＰＦを示す。図１７を参照すると、入力端子（Ｖｉｎ）に非反転入力端子（＋）が接続され、反転入力端子（−）がグランド電位に接続されたＯＴＡ１と、反転入力端子（−）にＯＴＡ２の出力と、ＯＴＡ１の出力の共通接続点が接続され、非反転入力端子（＋）がグランド電位に接続されたＯＴＡ２と、非反転入力端子（＋）がＯＴＡ２の出力端子（容量Ｃ１を介して接地される）に接続され、反転入力端子（−）がグランド電位に接続されたＯＴＡ３と、非反転入力端子（＋）がグランド電位に接続され、反転入力端子（−）がＯＴＡ３の出力に接続され、出力がＯＴＡ３の非反転入力端子（＋）に接続されたＯＴＡ４と、出力がＯＴＡ３の出力と容量Ｃ２を介して接続され、非反転入力端子（＋）がグランド電位に接続されたＯＴＡ５と、反転入力端子（−）がグランド電位に接続され、非反転入力端子（＋）がＯＴＡ２の出力に接続されたＯＴＡ６と、非反転入力端子（＋）がグランド電位に接続され、反転入力端子（−）がＯＴＡ６の出力と出力端子Ｖｏｕｔの接続点（容量ＣＬ３を介して接地される）に接続されたＯＴＡ７を備えている。

したがって、振幅特性は図１８のように、位相特性は図１９のようになる。すなわち、良く知られているように、振幅は１８ｄＢ／Ｏｃｔで増加し、位相は０°から２７０°まで変化する。カットオフ周波数での振幅は周波数が∞時の振幅値に対して−３．０１ｄＢ（＝１／√２＝０．７０７１）となり、位相は１３５°（３π／４）だけ進む。したがって、位相器での位相の変化が大きい１３５°を位相量に設定する。この位相差は１８０°から見ると丁度４５°だけ位相が遅れていることになる。すなわち、上述した１次ＬＰＦの場合と同様に考えて良い。

このように、３次バターワースｇｍ−Ｃ ＨＰＦも本発明のＰＬＬ回路の位相器として所望の特性を有していることがわかる。

一般に、ＯＴＡ回路はシングルエンドで使用すると２次歪が大きくなる。同様に、図１７に示したシングルエンドの３次バターワースｇｍ−Ｃ ＨＰＦはいずれも図２０に示す全差動型に変更できる。

しかし、一般的に、ＰＬＬ回路などの制御回路の方が制御されるｇｍ−Ｃフィルタよりも回路規模や消費電流などが大きくなる場合は少なく、同等程度かそれ以下であるように設定される。高精度なカットオフ周波数の制御が求められる場合には、制御用ＰＬＬ回路の位相器の次数とｇｍ−Ｃフィルタの次数を揃えることが考えられる。たとえば、ＬＰＦ(Low Pass Filter)とＨＰＦ(High Pass Filter)を組み合わせて所定の次数のＢＰＦ(Band Pass Filter)とすることも可能である。

以上、ＰＬＬ回路の位相器に１次のｇｍ−Ｃ ＨＰＦと３次バターワースｇｍ−Ｃ ＨＰＦを用いた場合を詳しく説明したが、同様にして、５次バターワースｇｍ−Ｃ ＨＰＦや７次バターワースｇｍ−Ｃ ＨＰＦを用いても４５°の位相差が得られ、本発明のＰＬＬ回路を実現できる。

奇数次バターワースｇｍ−Ｃ ＨＰＦを用いる場合には、丁度４５°の位相差が得られるが、バターワースｇｍ−Ｃ ＨＰＦ以外でも４５°前後の位相差が得られることより、本発明のＰＬＬ回路に用いる位相器はバターワースｇｍ−Ｃ ＨＰＦに限定される訳ではない。およそ、奇数次のｇｍ−Ｃ ＨＰＦを位相器に用いることで、その位相器に応じた位相差が得られ、その位相差に合わせて、基準電圧値を、ＶＤＤ／２以下に設定すれば良いことは自明である。

次に、ＯＴＡ回路が、一般的な駆動電流を変化させると、その駆動電流の平方根（√）に比例して、トランスコンダクタンスｇｍの値が変化するものとする。上述した従来技術で用いられたＯＴＡ回路の例を除くと、ほとんど全てのＯＴＡ回路は、そのｇｍ値が、駆動電流（テール電流）の平方根（√）に比例して変化する。

例えば、図２１に示すＭＯＳ差動対、図２２に示すような入力電圧が大きくなるにしたがって、２つのトランジスタが線形領域から飽和領域に動作領域が変化しつつも、基本的にはデジェネレーション抵抗として動作するＯＴＡ回路が用いられる。また、図２３に示すように、２対の不平衡差動対が大きさ（サイズ）が大と小のトランジスタのゲートとドレインが互いに共通接続されてなる交叉接続対に、さらにＭＯＳ差動対の出力が逆に接続されてなる３対の複合差動対からなるＯＴＡ回路などが良く用いられる。図２３に示すＯＴＡ回路では、＋端子（電圧＝ＶＣＭ＋Ｖｉｎ／２）にゲートが共通接続され、ドレインが共通接続されて定電流源（電流値＝（ｎ＋１−ｄ）Ｉ０）に接続されたトランジスタＭ１、Ｍ３のＷ／Ｌ（ゲート幅／ゲート長）比は１：ｎとされ、−端子（電圧＝ＶＣＭ−Ｖｉｎ／２）にゲートが共通接続され、ドレインが共通接続されて定電流源（電流値＝（ｎ＋１−ｄ）Ｉ０）に接続されたトランジスタＭ２、Ｍ４のＷ／Ｌ（ゲート幅／ゲート長）比はｎ：１とされ、第１の差動対をなすトランジスタＭ１、Ｍ２のソースは共通接続され定電流源（電流値＝（ｎ＋１）Ｉ０）を介して電源ＶＤＤに接続され、第２の差動対をなすトランジスタＭ３、Ｍ４のソースは共通接続され定電流源（電流値＝（ｎ＋１）Ｉ０）を介して電源ＶＤＤに接続されている。さらにゲートが＋端子と、−端子に接続されソースが共通接続され定電流源（電流値＝（２ｄ）Ｉ０）を介して電源ＶＤＤに接続され、ドレインが、それぞれ、共通接続されたトランジスタＭ１、Ｍ３のドレイン、共通接続されたトランジスタＭ２、Ｍ４のドレインに接続され第３の差動対をなすトランジスタＭ５、Ｍ６を備えている。

このようなＯＴＡ回路を用いる場合には、制御電圧ＶＣＯＮを、制御電流ＩＣＯＮに変換するＶ／Ｉ変換器を介して１次フィルタを構成するＯＴＡ回路と、ｇｍ−Ｃフィルタを構成するＯＴＡ回路のそれぞれの駆動電流を制御して、所定のｇｍ値に設定しなければならない。

次に、本発明の別の実施例について説明する。図２４は、Ｖ／Ｉ変換器１１０を介して、制御電圧ＶＣＯＮを制御電流ＩＣＯＮに変換して電流制御でＯＴＡの駆動電流を可変して、ｇｍ値を設定するように変更したＰＬＬ回路である。このＶ／Ｉ変換器１１０は、例えばソース接地されたＭＯＳトランジスタでも良い。

良く知られているように、ＭＯＳトランジスタには製造バラツキがあり、ｇｍ値やスレッショルド電圧ＶＴなどがバラツクために、一定のゲート電圧が印加されても、ドレイン電流の値のバラツキは大となる。しかし、前段の差動増幅器の電圧利得ＧＶを大きく設定することで、このＭＯＳトランジスタには、バラツキの影響を１／ＧＶに圧縮することができる。動作原理は、これまでに詳しく説明した通りであり、同様に、上記した奇数次のｇｍ−Ｃフィルタを位相器に用いてＰＬＬ回路を実現できる。

ここで、フィルタの実現手法には、
（i） ＬＣＲラダー手法
（ii） バイクァッド(biquad)手法
の２つの手法が知られている。

このために、ｇｍ−Ｃフィルタで実現する手法のこれらに応じて
（i） ＬＣＲラダーフィルタをエミュレートする手法
（ii） バイクァッド手法
がある。

ＬＣＲラダーフィルタをエミュレートする手法は、ＬＣＲラダーフィルタの構成自体の素子感度が低く、製造バラツキに起因する素子バラツキに対して、フィルタの特性変動が小さく抑えられる。このように、ＬＣＲラダーフィルタを置き換えて実現するフィルタ回路は、回路素子の変動に対する感度が低く、このことは予見できないプロセスパラメータの変動や温度変動があるから、フィルタを集積化する場合には特に重要である。

一方、バイクァッド手法では、カスケードバイクァッドフィルタは、より一般的であり、伝達関数が２つの多項式の商で表わされる、ただし、分母の次数が分子の次数と等しいか高い、いかなるフィルタでも実現できる。

したがって、差動ｇｍ−Ｃフィルタとすれば、同一のバイクァッドブロックを繰り返し使うことができ、変更箇所も少なくレイアウトが簡単になる。特に、特定の零点や極をディジタル的に制御して所望の値にプログラム可能なフィルタに最適である。

回路規模や消費電流に関しては、バイクァッド手法を用いて実現する場合の方がＯＴＡの数は少なくなり有利になる。特に、ＬＣＲラダーフィルタでは、入力抵抗（Ｒ_ｉｎ）と出力の終端抵抗（Ｒ_ｏｕｔ）がある場合にはフィルタには挿入損失が生じるが、この挿入損失を補正するためにＯＴＡが追加されるか、入力初段のＯＴＡの駆動電流を増やしてｇｍ値を大きくするかが必要になる。

また、ほとんど認識されてはいないが、周波数特性に違いが生じる点である。一般的な増幅器では、一定のバイアス条件においては、利得（Ｇ）と周波数帯域（Ｂ）の積（ＧＢ積）が一定となることが知られているが、ＯＴＡを用いたｇｍ−Ｃフィルタにおいても、同様な現象が現れる。すなわち、駆動電流が一定のＯＴＡで構成しても、等しい入力抵抗と終端抵抗を持つ挿入損失が６ｄＢであるＣＲからなる１次ＬＰＦの帯域は、終端抵抗を持たない挿入損失が０ｄＢであるＣＲからなる１次ＬＰＦの帯域のほぼ２倍になっていると考えて良い。

具体的には、図２５に示すような、ｎ次バターワースＬＣＲラダーＬＰＦについて、ＬとＣの規格化素子定数値は、図２６のように表わされる。

すなわち、入力抵抗（Ｒ_ｉｎ）（、または終端抵抗（Ｒ_ｏｕｔ））の有り、無しでは、最小の素子定数値は丁度２倍異なる。すなわち、このことは、ｇｍ−Ｃフィルタにおいても同様に成り立ち、ＯＴＡ回路を共通として回路上付加される容量Ｃのうち、最小の容量値を等しくすると、この２つのｇｍ−Ｃフィルタのカットオフ周波数は丁度２倍異なることになる。

また、次数が高くなるに従ってこの最小の素子定数値は次第に小さくなっていくこともわかる。すなわち、入力抵抗（Rin）（、または終端抵抗（Rout））の有り、無し、ＰＬＬ回路の位相器の次数と制御されるｇｍ−Ｃフィルタの次数を異ならせることで、ＰＬＬ回路の位相器のカットオフ周波数と制御されるｇｍ−Ｃフィルタのカットオフ周波数を数倍程度異ならせても、配線容量等の寄生容量値の影響を小さくして、ｇｍ−Ｃフィルタのカットオフ周波数を高精度で自動チューニングすることが可能となる。

すなわち、回路上付加される容量Ｃが小さくなると、ＯＴＡにレイアウト上付く配線容量等の寄生容量の影響が特性に現れてくる。特に、回路上付加される容量Ｃが大きいと、相対的に配線容量等の寄生容量は小さな値となり、寄生容量の影響はもともと小さい。しかし、回路上付加される容量Ｃが小さくなると、相対的に配線容量等の寄生容量は大きな値となり、寄生容量の影響が顕著に現れる。

ここで、ＯＴＡ回路を共通として回路上付加される容量Ｃのうち、最小の容量値を等しくすると、この寄生容量の影響はＰＬＬ回路の位相器においても制御されるｇｍ−Ｃフィルタにおいてもほぼ同程度になるものと期待できる。また、入力抵抗（Ｒin）、または終端抵抗（Ｒout）の有り、無しについては、バイクァッド手法についても同様であり、バイクァッド手法で実現されたｇｍ−Ｃフィルタは挿入損失がないが、これは入力抵抗（Ｒin）か、または終端抵抗（Ｒout）が無い場合と等価である。

本実施例において、ＰＬＬループ内の位相器１０１を構成している奇数次フィルタ（マスタフィルタ）と制御されるべきｇｍ-Cフィルタ（スレーブフィルタ）の２つの特性が揃うようにするためには、こうした寄生容量等の影響を考慮する必要がある。すなわち、回路上付加される容量Ｃが小さくなると、ＯＴＡにレイアウト上付く配線容量等の寄生容量値の影響が特性に現れてくるからである。

マスタフィルタのカットオフ周波数とスレーブフィルタの周波数帯域が同一の帯域内にある場合には、次数は異なるにせよ、同一形式のｇｍ−Ｃフィルタにすれば、寄生容量等の影響は無視できる程度に小さくできるものと期待できる。

しかし、マスタフィルタのカットオフ周波数とスレーブフィルタの周波数帯域を異ならせる場合には、寄生容量等の影響を慎重に考慮する必要がある。一般的には、制御用の基準周波数は、フィルタの阻止帯域(stop band)に持ってゆき、スレーブフィルタへのクロックスルーが小さくなるようにして、スレーブフィルタのＳ／Ｎ比を取り、スレーブフィルタへの特性劣化を防ぎたい。しかし、マスタフィルタのカットオフ周波数をスレーブフィルタの周波数帯域よりも何倍も高くすると、マスタフィルタとスレーブフィルタとではＯＴＡの特性を合わせるのが必須であり、マスタフィルタのカットオフ周波数を高くすればするだけ、スレーブフィルタの容量値に対してマスタフィルタの容量値を小さな容量値にする必然性があり、レイアウト上付く配線容量等の寄生容量値がもはや無視できない程度の容量値として見えてくる。

この対策としては、マスタフィルタのＯＴＡのｇｍ値を高くなったカットオフ周波数に応じて、その分大きくすれば良いのであるが、バイポーラＯＴＡであれば、駆動電流に比例してｇｍ値が増えるが、ＭＯＳＯＴＡでは駆動電流値の平方根（√）に比例してしかｇｍ値が増えない。

例えば、ｇｍ値を２倍にするためには、駆動電流を４倍に、ｇｍ値を３倍にするためには駆動電流を９倍にする必要がある。

一方、ＯＴＡを、２個あるいは３個並列接続することで、ｇｍ値を２倍あるいは３倍にすることができる。この場合には、駆動電流の総和（回路電流）は２倍あるいは３倍にしか増えない。

ＯＴＡをｎ個並列接続することで、ｇｍ値をｎ倍にする手法は、電流効率の面から見ると魅力的ではある。しかし、ＯＴＡのレイアウト上付く配線容量等の寄生容量値も、ｎ倍になり、回路上付加する容量値に対する寄生容量値の比が無視できない程度に大きくなり、寄生容量の影響が現れてくる。

それに対し、スレーブフィルタではＯＴＡを並列接続することはなく、単独で用いており、周波数帯域も低いために回路上付加される容量値も大きくなっており、回路上付加される容量値に対する寄生容量値の比は無視できる程度に小さく、寄生容量の影響はおよそ無視できる。

特に、回路の低電流化を推進していくと、ＯＴＡの駆動電流も減らしていく必要があり、ＯＴＡのｇｍ値もフィルタの実現上最小限の値になり、回路上付加される容量値もｇｍ値に応じて小さくなって行く。

したがって、こうした寄生容量によるフィルタ特性への影響は大きくなる。なかでも、周波数が高く設定されるマスタフィルタでは尚更であり、スレーブフィルタとの特性を合わせることが次第に困難になりつつある。

以上を考慮すると、マスタフィルタのカットオフ周波数と、スレーブフィルタの周波数帯域を２倍程度異ならせる場合に、上述したＬＣＲラダー手法とバイクァッド手法、あるいは、ＬＣＲラダー手法で挿入損失が６ｄＢと０ｄＢのフィルタ回路を、それぞれマスタフィルタとスレーブフィルタに適用することで、駆動電流が等しく同一回路のＯＴＡを用いてもマスタフィルタで回路上付加する容量値と、スレーブフィルタで回路上付加する容量値を、ほぼ同様な容量値にできることがわかる。

寄生容量の影響は、回路上付加される容量値が小さくなると顕著に現れる。したがって、回路上付加される容量値のうち最小となる容量値をマスタフィルタとスレーブフィルタで等しくすることで、寄生容量の影響を最小限に限定できる。

このことにより、ＰＬＬループ内の位相器を構成している奇数次フィルタ（マスタフィルタ）と制御されるべきｇｍ−Ｃフィルタ（スレーブフィルタ）の２つの特性が揃うようにすることができ、製造バラツキ等に起因する素子バラツキに対してフィルタの特性変動を小さく抑えることができる。

したがって、終端抵抗を持ち挿入損失が６ｄＢの奇数次ＬＰＦあるいはＨＰＦを位相器に用いることで、２倍前後の周波数特性を確保でき、基準周波数をスレーブフィルタであるｇｍ−Ｃフィルタのカットオフ周波数の２倍前後に設定しても、ｇｍ−Ｃフィルタを構成する容量値をマスタフィルタの容量値Ｃとほぼ同一の容量値で実現できる。したがって、ＯＴＡにレイアウト上付く配線容量等の寄生容量値が無視できる程度までマスタフィルタとスレーブフィルタの特性を揃えられ、製造バラツキ等に起因する素子バラツキに対してフィルタの特性変動を小さく抑えることができるようになる。また、入力抵抗と終端抵抗の比を異ならせることで容易に周波数特性を変えることができるために、スレーブフィルタであるｇｍ−Ｃフィルタの容量値Ｃとの一致性を高めることができる。

以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例のＰＬＬ回路の構成を示す図である。 本発明のＰＬＬ回路図の位相器に用いるシングルエンド型１次ｇｍ−Ｃ ＬＰＦの回路構成を示す図である。 １次ｇｍ−Ｃ ＬＰＦの振幅特性を示す図である。 １次ｇｍ−Ｃ ＬＰＦの位相特性を示す図である。 本発明のアクティブＰＩ（proportional + integral）ループフィルタの回路構成を示す図である。 全差動型１次ｇｍ−Ｃ ＬＰＦの回路構成を示す図である。 本発明のＰＬＬ回路図の位相器に用いるシングルエンド型１次ｇｍ−Ｃ ＨＰＦの回路構成を示す図である。 １次ｇｍ−Ｃ ＨＰＦの振幅特性を示す図である。 １次ｇｍ−Ｃ ＨＰＦの位相特性を示す図である。 全差動型１次ｇｍ−Ｃ ＨＰＦの回路構成を示す図である。 本発明のＰＬＬ回路図の位相器に用いるシングルエンド型３次ｇｍ−Ｃ ＬＰＦの回路構成を示す図である。 本発明のＰＬＬ回路図の位相器に用いる他のシングルエンド型３次ｇｍ−Ｃ ＬＰＦの回路構成を示す図である。 ３次ｇｍ−Ｃ ＬＰＦの振幅特性を示す図である。 ３次ｇｍ−Ｃ ＬＰＦの位相特性を示す図である。 全差動型３次ｇｍ−Ｃ ＬＰＦの回路構成を示す図である。 擬似差動型３次ｇｍ−Ｃ ＬＰＦの回路構成を示す図である。 本発明のＰＬＬ回路図の位相器に用いるシングルエンド型３次ｇｍ−Ｃ ＨＰＦの回路構成を示す図である。 ３次ｇｍ−Ｃ ＨＰＦの振幅特性を示す図である。 ３次ｇｍ−Ｃ ＨＰＦの位相特性を示す図である。 全差動型３次ｇｍ−Ｃ ＨＰＦの回路構成を示す図である。 ＯＴＡ回路の第１の例を示す図である。 ＯＴＡ回路の第２の例を示す図である。 ＯＴＡ回路の第３の例を示す図である。 本発明の第二の実施例のＰＬＬ回路の構成を示す図である。 ｎ次ＲＬＣラダーＬＰＦの回路構成を示す図である。 ｎ次ＲＬＣラダーＬＰＦ（入力抵抗有り無し）の規格化された素子値を示す図である。 本発明の実施例の変形例のＰＬＬ回路の構成を示す図である。 従来のＰＬＬ回路の構成を示す図である。 ＯＴＡ回路の例を示す図である。 ２次ＬＰＦの振幅特性を示す図である。 ２次ＬＰＦの位相特性を示す図である。 従来のアクティブＰＩ（proportional+integral）ループフィルタの回路構成を示す図である。 シングルエンド型２次ｇｍ−Ｃフィルタの回路構成を示す図である。

符号の説明

１０１ １次ｇｍ−Ｃフィルタ（マスタフィルタ）
１０２ ｇｍ−Ｃフィルタ（スレーブフィルタ）
１０３、１０４ インタフェース回路
１０５ ＸＮＯＲ回路
１０６ インバータ
１０７ ループフィルタ
１０８ 増幅器
１０９ スイッチ
１１０ Ｖ−Ｉ変換器
１１１ ２次ｇｍ−Ｃフィルタ（マスタフィルタ）
１１２ ｇｍ−Ｃフィルタ（スレーブフィルタ）
１１３、１１４ インタフェース回路
１１５ ＸＮＯＲ回路
１１６ インバータ
１１７ ループフィルタ

Claims (13)

1. 所定の周波数の交流信号を入力信号として入力し、複数のトランスコンダクタンスアンプ（「ＯＴＡ」という）と容量から構成され、前記入力信号を所定の位相だけ可変させた信号を出力する位相器と、
   前記位相器への前記入力信号と前記位相器からの出力信号とを入力とし、入力した信号間の位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力信号の直流電圧を増幅する増幅器と、
   を備え、
   前記増幅器の出力電圧を制御信号として、前記位相器を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させることで、前記位相器での位相差が一定値になるように制御されるフェーズロックドループ（ＰＬＬ）を有する、ことを特徴とするＰＬＬ回路。
2. 所定の周波数の交流信号を入力信号として入力し、複数のトランスコンダクタンスアンプ（「ＯＴＡ」という）と容量から構成され、前記入力信号を所定の位相だけ可変させた信号を出力する位相器と、
   前記位相器への前記入力信号と前記位相器からの出力信号とを入力とし、入力した信号間の位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力信号の直流電圧を増幅する増幅器と、
   前記増幅器の出力電圧を電流に変換する電圧−電流変換器と、
   を備え、
   前記電圧-電流変換器の出力電流を制御信号として、前記位相器を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を変化させることで、前記位相器での位相差が一定値になるように制御するフェーズロックドループ（ＰＬＬ）を有する、ことを特徴とするＰＬＬ回路。
3. 前記位相器が、奇数次のフィルタからなる、ことを特徴とする請求項１又は２記載のＰＬＬ回路。
4. 前記増幅器が、前記直流電圧と入力された基準電圧とを差動増幅する差動増幅器よりなる、ことを特徴とする請求項３記載のＰＬＬ回路。
5. 前記基準電圧は電源電圧の半分以下の電圧に設定されている、ことを特徴とする請求項４記載のＰＬＬ回路。
6. 前記基準電圧は、前記電源電圧の１／４に設定される、ことを特徴とする請求項５記載のＰＬＬ回路。
7. 前記位相比較器の出力を平滑化するフィルタを前記差動増幅器に一体に備えてなる、ことを特徴とする請求項４記載のＰＬＬ回路。
8. 複数のトランスコンダクタンスアンプ（「ＯＴＡ」という）と容量から構成される奇数次のフィルタよりなり、所定の周波数の交流信号を入力信号として入力し前記入力信号を所定位相シフトした信号を出力する位相器と、
   前記位相器への前記入力信号と、前記位相器から出力される信号とを入力とし、入力した信号間の位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力信号を受け直流電圧を出力するループフィルタと、
   前記ループフィルタの出力電圧と、入力される基準電圧とを差動増幅する差動増幅器と、
   を備え、
   前記差動増幅器の出力電圧、又は前記出力電圧を電圧−電流変換回路で電流に変換した信号を、制御信号として前記位相器に帰還入力し、前記制御信号により、前記位相器を構成する少なくとも１つのＯＴＡのトランスコンダクタンス（ｇｍ）を可変させ前記位相器での位相差が一定値になるように制御するフェーズロックドループ（ＰＬＬ）を有し、
   前記基準電圧は、電源電圧の半分以下とされる、ことを特徴とするＰＬＬ回路。
9. 前記位相器は位相を４５度シフトし、前記基準電圧は電源電圧の１／４とされる、ことを特徴とする請求項８記載のＰＬＬ回路。
10. 前記位相比較器の出力信号を受け前記直流電圧を出力するループフィルタを構成する少なくとも１つの容量を充電する充電手段を有し、
    前記充電手段により、前記容量が前記基準電圧とほぼ等しい電圧に充電される、ことを特徴とする請求項４乃至９のいずれか一に記載のＰＬＬ回路。
11. 前記充電手段が、前記ループフィルタを構成する少なくとも１つの容量と前記基準電圧との接続をオン・オフ制御するスイッチ回路を含む、ことを特徴とする請求項１０記載のＰＬＬ回路。
12. 請求項１乃至１１のいずれか一に記載のＰＬＬ回路を備え、
    ＯＴＡと容量より構成され、前記ＰＬＬ回路からの前記制御信号により、前記位相器と共通に制御されるＯＴＡを有するフィルタ（「ｇｍ−Ｃフィルタ」という）を備えている、ことを特徴とする周波数設定回路。
13. 前記位相器の容量値は、前記ｇｍ−Ｃフィルタに用いる容量値とほぼ同じ値に合わされる、ことを特徴とする請求項１２に記載の周波数設定回路。

Images