CN110113024B - 一种多相滤波电路 - Google Patents

一种多相滤波电路 Download PDF

Info

Publication number
CN110113024B
CN110113024B CN201910311122.5A CN201910311122A CN110113024B CN 110113024 B CN110113024 B CN 110113024B CN 201910311122 A CN201910311122 A CN 201910311122A CN 110113024 B CN110113024 B CN 110113024B
Authority
CN
China
Prior art keywords
capacitor
filter circuit
resistor
node
polyphase filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910311122.5A
Other languages
English (en)
Other versions
CN110113024A (zh
Inventor
盖伟新
向潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Information Technology Institute (tianjin Binhai)
Original Assignee
Peking University Information Technology Institute (tianjin Binhai)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Information Technology Institute (tianjin Binhai) filed Critical Peking University Information Technology Institute (tianjin Binhai)
Priority to CN201910311122.5A priority Critical patent/CN110113024B/zh
Publication of CN110113024A publication Critical patent/CN110113024A/zh
Application granted granted Critical
Publication of CN110113024B publication Critical patent/CN110113024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/03—Frequency selective two-port networks comprising means for compensation of loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请公开了一种多相滤波电路，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号。所述多相滤波电路还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。通过在输入节点和中间节点之间插入RC电路，生成能反映RC参数变化的中间节点电压VINT，用所述电压VINT补偿第一多相滤波电路的中间节点，能够显著降低输出时钟的误差并减少时钟的幅度衰减。

Description

一种多相滤波电路
技术领域
本申请涉及高速有线通信技术领域，尤其涉及一种多相滤波电路。
背景技术
随着近年来数据量的迅速增长，以及高带宽应用如物联网和云计算的涌现，有线传输系统的数据率不断提高。四分之一速率的时钟架构具有能够放松时序约束的优势，正逐渐取代半速率的时钟架构，成为系统时钟通路的首选。在超高速数据传输中，时钟的抖动和功耗性能对于整个系统极为关键。多相滤波电路凭借其无源的性质，具有低抖动和低功耗的优点，成为超高速收发机中产生四分之一速率架构所需的正交时钟的重要方案。
现有的多相滤波电路有两种，分别称为类型一和类型二，如图1所示，显示了其两级结构图，所有电阻和电容有相同取值。两者第二级结构完全相同，用于补偿工艺变化导致的幅度或相位误差。级联三级甚至更多能够进一步提高补偿效果，但是每额外增加一级会带来3dB的插入损耗。在大多数情况下，两级多相滤波即可满足性能要求。
类型一多相滤波电路的优势在于可以保证输出时钟相位差为准确的90°，如图1(b)中矢量图所示。但是，它存在两个问题：第一，中间节点与输入信号的共模电压(Vcm)相连，由于共模电压几乎是直流值，所以不会对输出时钟的幅度有所贡献，造成幅度的明显衰减。第二，输出正交时钟因工艺变化会产生幅度差异，后级电路幅度统一后会转化为相位误差。类型二多相滤波电路将中间节点和输入节点短接，输出可视为类型一正交时钟的叠加，从而幅度有效增加。然而，如图1(d)中矢量图所示，正交时钟相位关于类型一输出呈镜像对称，对工艺波动极其敏感，可能造成极大的相位误差。
综上所述，现有的多相滤波技术有两个缺点：首先，对于类型一多相滤波电路，输出时钟的幅度差随工艺变化波动明显，对于类型二多相滤波电路，输出时钟的相位差随工艺变化波动明显；其次，多相滤波会引入插入损耗，使时钟幅度降低，从而增加驱动后级的功耗，因此，需要提供一种能够降低输出时钟的误差并且减小时钟的幅度衰减的多相滤波电路。
发明内容
为解决以上问题，本申请提出了一种多相滤波电路，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号。
优选地，所述RC电路包括第一电阻、第二电阻、第一电容和第二电容，所述第一电阻、第一电容、第二电阻、第二电容依次串联，所述第二电容和第一电阻相连接，形成环路，所述第一电阻和第一电容相连接的节点与第一多相滤波电路的第二中间节点相连接，所述第一电容和第二电阻相连接的节点与第一多相滤波电路的第二输入节点相连接，所述第二电阻和第二电容相连接的节点与第一多相滤波电路的第一中间节点相连接，所述第二电容和第一电阻相连接的节点与第一多相滤波电路的第一输入节点相连接。
优选地，所述第一多相滤波电路包括：第三电阻、第四电阻、第五电阻、第六电阻、第三电容、第四电容、第五电容、第六电容，所述第三电容、第三电阻、第四电容、第四电阻、第五电容、第五电阻、第六电容、第六电阻依次串联，所述第六电阻与第三电容相连接，形成环路，第一多相滤波电路的第二中间节点为第三电容和第三电阻相连的节点，第一多相滤波电路的第二输入节点为第四电容和第四电阻相连的节点，第一多相滤波电路的第一中间节点为第五电容和第五电阻相连的节点，第一多相滤波电路的第一输入节点为第六电容和第六电阻相连的节点。
优选地，还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。
优选地，所述第二多相滤波电路包括：第七电阻、第八电阻、第九电阻、第十电阻、第七电容、第八电容、第九电容、第十电容，所述第七电阻、第七电容、第八电阻、第八电容、第九电阻、第九电容、第十电阻、第十电容依次串联，所述第十电容与第七电阻相连接，形成环路，所述第七电阻与第十电容相连的节点与第六电阻与第三电容相连的节点相连接，所述第七电容与第八电阻相连的节点与第三电阻与第四电容相连的节点相连接，所述第八电容与第九电阻相连的节点与第四电阻与第五电容相连的节点相连接，所述第九电容与第十电阻相连的节点与第五电阻与第六电容相连的节点相连接。
本申请的优点在于：通过RC电路补偿第一多相滤波电路的中间节点，能够显著降低输出时钟的误差并减少时钟的幅度衰减。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选事实方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：
图1是现有的两种多相滤波电路的电路图和矢量图；
图2是本申请提供的一种多相滤波电路的电路图；
图3是一级类型一多相滤波电路的矢量图；
图4是一级类型二多相滤波电路的矢量图；
图5是本申请提供的一种多相滤波电路的矢量图；
图6是本申请提供的另一种多相滤波电路的电路图；
图7是本申请提供的一种多相滤波电路与类型一和类型二多相滤波电路的性能比较图。
附图标记说明
IN第一输入节点 INB第二输入节点
INT第一中间节点 INTB第二中间节点
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本申请的实施方式，提出一种多相滤波电路，如图2所示，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号。
所述RC电路包括第一电阻、第二电阻、第一电容和第二电容，所述第一电阻、第一电容、第二电阻、第二电容依次串联，所述第二电容和第一电阻相连接，形成环路，所述第一电阻和第一电容相连接的节点与第一多相滤波电路的第二中间节点相连接，所述第一电容和第二电阻相连接的节点与第一多相滤波电路的第二输入节点相连接，所述第二电阻和第二电容相连接的节点与第一多相滤波电路的第一中间节点相连接，所述第二电容和第一电阻相连接的节点与第一多相滤波电路的第一输入节点相连接。
所述第一多相滤波电路包括：第三电阻、第四电阻、第五电阻、第六电阻、第三电容、第四电容、第五电容、第六电容，所述第三电容、第三电阻、第四电容、第四电阻、第五电容、第五电阻、第六电容、第六电阻依次串联，所述第六电阻与第三电容相连接，形成环路，第一多相滤波电路的第二中间节点为第三电容和第三电阻相连的节点，第一多相滤波电路的第二输入节点为第四电容和第四电阻相连的节点，第一多相滤波电路的第一中间节点为第五电容和第五电阻相连的节点，第一多相滤波电路的第一输入节点为第六电容和第六电阻相连的节点。
如图3所示，一级类型一多相滤波电路仅仅借助RC高通或低通滤波器的相移产生II和QI信号，通常会导致一定幅度差异。如图4所示，一级类型二多相滤波电路通过“II+QBI”和“II+QI”的组合，得到III和QII信号，消除了幅度误差，但是带来了
Figure BDA0002031487550000041
的相位误差。
图2所示的本申请的实施方式通过在输入节点和中间节点之间插入RC电路，用于生成能反映RC参数变化的中间节点电压VINT。
如图5所示，VINT产生IINT和QINT，通过“II+IINT”和“QI+QINT”的混合，获得IP和QP信号。因为大幅度的II和小幅度的IINT相加，IP和QP的幅度更加均衡；同时，IP和QP由两对垂直信号(II和QI，IINT和QINT)混合而成，它们的相位差更接近90°。
如图6所示，本申请的实施方式还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。
所述第二多相滤波电路包括：第七电阻、第八电阻、第九电阻、第十电阻、第七电容、第八电容、第九电容、第十电容，所述第七电阻、第七电容、第八电阻、第八电容、第九电阻、第九电容、第十电阻、第十电容依次串联，所述第十电容与第七电阻相连接，形成环路，所述第七电阻与第十电容相连的节点与第六电阻与第三电容相连的节点相连接，所述第七电容与第八电阻相连的节点与第三电阻与第四电容相连的节点相连接，所述第八电容与第九电阻相连的节点与第四电阻与第五电容相连的节点相连接，所述第九电容与第十电阻相连的节点与第五电阻与第六电容相连的节点相连接。
决定多相滤波电路性能的是目标角频率ω、实际电阻R和实际电容C的乘积。定义参数n＝ωRC，其中n＝1反映产生准确正交时钟的情况。RC标准是指RC设计值，但集成电路工艺往往会造成电阻和电容的实际值偏离所述RC设计值。参考典型集成电路工艺，电阻值有±20％的波动，电容值有±10％的波动，导致n取值在0.72-1.32之间。
如图7所示为本申请的实施方式与两级类型一多相滤波电路和两级类型二多相滤波电路的性能比较。具体指标有相位误差、幅度误差和放大倍数。当n处于0.72至1.32范围内时，图6所示的本申请的实施方式仅存在0.33°的最大相位误差和1.8％的最大幅度误差。如图7(a)和图7(b)所示，当n处于0.72至1.32范围内时，在n＝0.72时，本申请的实施方式的相位误差和幅度误差最大，所以所述0.33°的最大相位误差和所述1.8％的最大幅度误差在n＝0.72时。相比之下，两级类型一多相滤波电路存在5.2％的幅度误差，两级类型二多相滤波电路存在3.04°的相位误差。此外，如图7(c)所示，本申请的实施方式在输出放大倍数上，相比两级类型一和两级类型二多相滤波电路，分别有49.6％和7.1％的提升。在两级类型一多相滤波电路(图1)中，VI_2为II_2点的电压，VQ_2为QI_2点的电压，Vin为输入节点IN的电压。在两级类型二多相滤波电路(图1)中，VI_2为III_2点的电压，VQ_2为QII_2点的电压，Vin为输入节点IN的电压。在本申请的实施方式(图6)中，VI_2为IP_2点的电压，VQ_2为QP_2点的电压，Vin为输入节点IN(第一输入节点)的电压。
本申请的实施方式中，通过在输入节点和中间节点之间插入RC电路，生成能反映RC参数变化的中间节点电压VINT，用所述电压VINT补偿第一多相滤波电路的中间节点，能够显著降低输出时钟的误差并减少时钟的幅度衰减。
以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种多相滤波电路，其特征在于，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号；所述RC电路包括第一电阻、第二电阻、第一电容和第二电容，所述第一电阻、第一电容、第二电阻、第二电容依次串联，所述第二电容和第一电阻相连接，形成环路，所述第一电阻和第一电容相连接的节点与第一多相滤波电路的第二中间节点相连接，所述第一电容和第二电阻相连接的节点与第一多相滤波电路的第二输入节点相连接，所述第二电阻和第二电容相连接的节点与第一多相滤波电路的第一中间节点相连接，所述第二电容和第一电阻相连接的节点与第一多相滤波电路的第一输入节点相连接。
2.如权利要求1所述的一种多相滤波电路，其特征在于，所述第一多相滤波电路包括：第三电阻、第四电阻、第五电阻、第六电阻、第三电容、第四电容、第五电容、第六电容，所述第三电容、第三电阻、第四电容、第四电阻、第五电容、第五电阻、第六电容、第六电阻依次串联，所述第六电阻与第三电容相连接，形成环路，第一多相滤波电路的第二中间节点为第三电容和第三电阻相连的节点，第一多相滤波电路的第二输入节点为第四电容和第四电阻相连的节点，第一多相滤波电路的第一中间节点为第五电容和第五电阻相连的节点，第一多相滤波电路的第一输入节点为第六电容和第六电阻相连的节点。
3.如权利要求2所述的一种多相滤波电路，其特征在于，还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。
4.如权利要求3所述的一种多相滤波电路，其特征在于，所述第二多相滤波电路包括：第七电阻、第八电阻、第九电阻、第十电阻、第七电容、第八电容、第九电容、第十电容，所述第七电阻、第七电容、第八电阻、第八电容、第九电阻、第九电容、第十电阻、第十电容依次串联，所述第十电容与第七电阻相连接，形成环路，所述第七电阻与第十电容相连的节点与第六电阻与第三电容相连的节点相连接，所述第七电容与第八电阻相连的节点与第三电阻与第四电容相连的节点相连接，所述第八电容与第九电阻相连的节点与第四电阻与第五电容相连的节点相连接，所述第九电容与第十电阻相连的节点与第五电阻与第六电容相连的节点相连接。
CN201910311122.5A 2019-04-18 2019-04-18 一种多相滤波电路 Active CN110113024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910311122.5A CN110113024B (zh) 2019-04-18 2019-04-18 一种多相滤波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910311122.5A CN110113024B (zh) 2019-04-18 2019-04-18 一种多相滤波电路

Publications (2)

Publication Number Publication Date
CN110113024A CN110113024A (zh) 2019-08-09
CN110113024B true CN110113024B (zh) 2023-06-09

Family

ID=67485712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910311122.5A Active CN110113024B (zh) 2019-04-18 2019-04-18 一种多相滤波电路

Country Status (1)

Country Link
CN (1) CN110113024B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008399A (ja) * 2001-04-20 2003-01-10 Nec Microsystems Ltd 移相器
JP2007312315A (ja) * 2006-05-22 2007-11-29 Mitsubishi Electric Corp ポリフェーズフィルタ回路、イメージリジェクションミクサ及び直交変調器
CN101111996A (zh) * 2005-08-22 2008-01-23 联发科技股份有限公司 主动式多相滤波器以及信号产生方法
EP2685636A1 (en) * 2012-07-13 2014-01-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA A low frequency amplitude self-tuning circuit of high frequency generated quadrature signals
US9281888B1 (en) * 2014-12-02 2016-03-08 Telefonaktiebolaget L M Ericsson (Publ) Quadrature signal generator, beamforming arrangement, communication device and base station
CN109150113A (zh) * 2018-08-23 2019-01-04 西安邮电大学 一种射频信号收发机芯片中的镜像抑制混频器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778374B2 (ja) * 2006-07-12 2011-09-21 富士通株式会社 移相器回路
US8554267B2 (en) * 2009-12-26 2013-10-08 Motorola Solutions, Inc. Broadband input frequency adaptive technique for filter tuning and quadrature generation
US9077307B2 (en) * 2012-12-20 2015-07-07 St-Ericsson Sa Polyphase filter for MM-wave frequencies featuring symmetric layout
US9391571B2 (en) * 2014-01-20 2016-07-12 Semiconductor Components Industries, Llc Chopper-stabilized amplifier and method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008399A (ja) * 2001-04-20 2003-01-10 Nec Microsystems Ltd 移相器
CN101111996A (zh) * 2005-08-22 2008-01-23 联发科技股份有限公司 主动式多相滤波器以及信号产生方法
JP2007312315A (ja) * 2006-05-22 2007-11-29 Mitsubishi Electric Corp ポリフェーズフィルタ回路、イメージリジェクションミクサ及び直交変調器
EP2685636A1 (en) * 2012-07-13 2014-01-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA A low frequency amplitude self-tuning circuit of high frequency generated quadrature signals
US9281888B1 (en) * 2014-12-02 2016-03-08 Telefonaktiebolaget L M Ericsson (Publ) Quadrature signal generator, beamforming arrangement, communication device and base station
CN109150113A (zh) * 2018-08-23 2019-01-04 西安邮电大学 一种射频信号收发机芯片中的镜像抑制混频器

Also Published As

Publication number Publication date
CN110113024A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
US7400183B1 (en) Voltage controlled oscillator delay cell and method
US9048849B2 (en) Supply regulated voltage controlled oscillator including active loop filter and phase locked loop using the same
US9705515B1 (en) Digital phase locked loop and method of driving the same
US8669810B2 (en) Time difference amplifier and amplification method using slew rate control
CN109120243B (zh) 时钟驱动电路
US10164574B2 (en) Method for generating a plurality of oscillating signals with different phases and associated circuit and local oscillator
US7705649B1 (en) Duty cycle correction circuit with small duty error and wide frequency range
JPH04348614A (ja) 電気的に制御可能な発振回路
US10090815B2 (en) Common-mode feedback for differential amplifier
US10205445B1 (en) Clock duty cycle correction circuit
US20120314816A1 (en) Envelope detector and associated method
WO2008067504A2 (en) Voltage controlled oscillator
CN110058638B (zh) 时钟分配电路
JP2005328272A (ja) Ｐｌｌ回路およびそれを用いた周波数設定回路
CN110113024B (zh) 一种多相滤波电路
US6424230B1 (en) Loop stabilization technique in a phase locked loop (PLL) with amplitude compensation
US20070171112A1 (en) Robust reference generation circuit for D/A converter
JP5571932B2 (ja) フィルタ回路
CN107786185B (zh) 相位内插器
EP3744005A1 (en) Temperature compensated oscillator
JPH09223965A (ja) クロック発生回路
WO2018177195A1 (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质
WO2024195184A1 (ja) クロック制御装置
US20190181868A1 (en) Clock and data recovery (cdr) circuit
CN117908627B (zh) 一种基于反向器原理的负压基准厚膜混合集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant